專利名稱：一種復(fù)位時(shí)間可調(diào)的復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路設(shè)計(jì)領(lǐng)域，具體涉及一種復(fù)位電路。
背景技術(shù)：
在集成電路的設(shè)計(jì)中，為了保證整個電路所有狀態(tài)的確定性，需要對內(nèi)部電路進(jìn)行復(fù)位，復(fù)位電路是集成電路必不可少的組成部分；在復(fù)位電路的設(shè)計(jì)中，需要有足夠長的復(fù)位時(shí)間來確保內(nèi)部電路都能復(fù)位。一般的復(fù)位電路通過一個用PMOS管對電容器進(jìn)行充電，利用電容器的兩端電壓不能突變的原理，上電時(shí)電容器的電壓為零，電源通過PMOS管對電容器充電的時(shí)間就是復(fù)位時(shí)間，要保證復(fù)位時(shí)間足夠長，需要增大電容器或增大PMOS管形成的電阻，會導(dǎo)致芯片成本提高，同時(shí)由于制造工藝的不確定性，電容器和PMOS管隨工藝變化較大，會導(dǎo)致芯片的復(fù)位時(shí)間不穩(wěn)定，影響芯片的工作效率。
發(fā)明內(nèi)容本實(shí)用新型要解決的問題是提供一種復(fù)位時(shí)間可調(diào)的復(fù)位電路，可以解決現(xiàn)有技術(shù)延長復(fù)位電路的復(fù)位時(shí)間會導(dǎo)致芯片成本提高以及復(fù)位時(shí)間不穩(wěn)定的問題。本實(shí)用新型通過以下技術(shù)方案實(shí)現(xiàn):一種復(fù)位時(shí)間可調(diào)的復(fù)位電路，包括源極與電源相連的PMOS管，所述PMOS管的漏極分別與一端接地的電容器以及反相器串聯(lián)構(gòu)成的放大電路相連，所述放大電路的輸出端與外電路相連，所述PMOS管的柵極與分壓電路的輸出端相連，所述分壓電路輸入一端與電源相連，輸入另一端與開關(guān)管相連，所述開關(guān)管與放大電路的輸出端相連。本實(shí)用新型的進(jìn)一步方案是，分壓電路由A電阻和B電阻串聯(lián)構(gòu)成，所述A電阻的一端與電源相連，所述B電阻的一端與開關(guān)管相連，所述A電阻和B電阻的相連點(diǎn)與PMOS管的柵極相連。本實(shí)用新型的進(jìn)一步方案是，所述開關(guān)管為增強(qiáng)型NMOS管，所述增強(qiáng)型NMOS管的漏極與B電阻的一端相連，源極接地，柵極與放大電路的輸出端相連。本實(shí)用新型與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:一、通過調(diào)整分壓電路兩電阻的阻值比例，對PMOS管柵極所加電壓進(jìn)行調(diào)整，從而實(shí)現(xiàn)復(fù)位時(shí)間的可調(diào)，以適應(yīng)不同的復(fù)位時(shí)間要求的電路；二、采用電流對電流的充電方式，可以減小PMOS管的尺寸，降低芯片成本。

圖1為現(xiàn)有技術(shù)的復(fù)位電路的電路結(jié)構(gòu)圖。圖2為本實(shí)用新型所述的復(fù)位時(shí)間可調(diào)的復(fù)位電路的電路結(jié)構(gòu)圖。
具體實(shí)施方式
如圖1所示的現(xiàn)有技術(shù)的復(fù)位電路，包括源極與電源6相連的PMOS管1，所述PMOS管I的漏極分別與一端接地的電容器2以及反相器3、4、5串聯(lián)構(gòu)成的放大電路相連，所述放大電路的輸出端7與外電路相連，所述PMOS管I的柵極接地。如圖1所示的復(fù)位電路，只有通過加大電容器或者增加PMOS管的電阻值，會造成芯片成本的提高，還會因?yàn)橹圃旃に嚨牟淮_定性造成復(fù)位時(shí)間不穩(wěn)定。如圖2所示的復(fù)位時(shí)間可調(diào)的復(fù)位電路的電路結(jié)構(gòu)圖，與圖1相比的區(qū)別在于:PMOS管I的柵極與由A電阻8和B電阻9串聯(lián)構(gòu)成的分壓電路的輸出端相連，所述A電阻8的一端與電源6相連，所述B電阻9的一端與開關(guān)管10相連，所述開關(guān)管10與放大電路的輸出端7相連。如圖2所示的開關(guān)管相連10相連為增強(qiáng)型NMOS管，所述增強(qiáng)型NMOS管的漏極與B電阻相連9相連的一端相連，源極接地，柵極與放大電路的反相器相連5相連輸出端相連。A電阻8和B電阻9組成的分壓電路給PMOS管I提供偏置電壓，產(chǎn)生一個偏置電流，偏置電壓越高，偏置電流越小，對電容器充電的時(shí)間越長，形成的復(fù)位時(shí)間越長；改變A電阻8和B電阻9的阻值比例，可以調(diào)整PMOS管I的偏置電壓，從而實(shí)現(xiàn)不同的復(fù)位時(shí)間；NMOS管10可以保證復(fù)位結(jié)束后，A電阻8和B電阻9的電流通路斷開，降低芯片的功耗，延長芯片的使用壽命。
權(quán)利要求1.一種復(fù)位時(shí)間可調(diào)的復(fù)位電路，包括源極與電源(6)相連的PMOS管(I )，所述PMOS管(I)的漏極分別與一端接地的電容器(2)以及反相器(3、4、5)串聯(lián)構(gòu)成的放大電路相連，所述放大電路的輸出端(7)與外電路相連，其特征在于:所述PMOS管(I)的柵極與分壓電路的輸出端相連，所述分壓電路輸入一端與電源(6)相連,輸入另一端與開關(guān)管(10)相連，所述開關(guān)管(10)與放大電路的輸出端(7)相連。
2.如權(quán)利要求1所述的復(fù)位時(shí)間可調(diào)的復(fù)位電路，其特征在于:所述分壓電路由A電阻(8)和B電阻(9)串聯(lián)構(gòu)成，所述A電阻(8)的一端與電源(6)相連，所述B電阻(9)的一端與開關(guān)管(10)相連，所述A電阻(8)和B電阻(9)的相連點(diǎn)與PMOS管(I)的柵極相連。
3.如權(quán)利要求1或2所述的復(fù)位時(shí)間可調(diào)的復(fù)位電路，其特征在于:所述開關(guān)管(10)為增強(qiáng)型NMOS管，所述增強(qiáng)型NMOS管的漏極與B電阻(9)的一端相連，源極接地，柵極與放大電路的反相器(5)輸出端相連。
專利摘要本實(shí)用新型公開了一種復(fù)位時(shí)間可調(diào)的復(fù)位電路，包括源極與電源相連的PMOS管，所述PMOS管的漏極分別與一端接地的電容器以及反相器串聯(lián)構(gòu)成的放大電路相連，所述放大電路的輸出端與外電路相連，所述PMOS管的柵極與分壓電路的輸出端相連，所述分壓電路輸入一端與電源相連，輸入另一端與開關(guān)管相連，所述開關(guān)管與放大電路的輸出端相連。本實(shí)用新型通過調(diào)整分壓電路兩電阻的阻值比例，對PMOS管柵極所加電壓進(jìn)行調(diào)整，從而實(shí)現(xiàn)復(fù)位時(shí)間的可調(diào)，以適應(yīng)不同的復(fù)位時(shí)間要求的電路；采用電流對電流的充電方式，可以減小PMOS管的尺寸，降低芯片成本。
文檔編號H03K17/22GK202940784SQ201220620738
公開日2013年5月15日 申請日期2012年11月22日 優(yōu)先權(quán)日2012年11月22日
發(fā)明者謝衛(wèi)國 申請人:江蘇格立特電子有限公司