專利名稱：時鐘饋通和串擾減少方法
時鐘饋通和串擾減少方法相關申請的交叉引用本申請要求2010年3月22日遞交的名稱為“Clock Feedthrough and CrosstalkReduction Method”的美國臨時專利申請No. 61/316, 183的權益,該美國臨時專利申請通過引用被結合于此。
背景技術：
本公開一般地涉及電子設備，并且更具體而言，涉及用于減少這樣的設備的時鐘饋通和串擾的技術。本部分旨在向讀者介紹可能與以下描述和/或要求保護的本公開的各個方面有關的技術的各個方面。相信該論述有助于向讀者提供背景信息以幫助更好地理解本公開的各個方面。相應地，應當理解，這些陳述僅僅鑒于此進行解讀并且不是承認為現(xiàn)有技術。 液晶顯示器(LCD)通常用作各種電子設備的屏幕或顯示器，所述電子設備包括諸如電視機、計算機和手持設備(例如蜂窩電話、音頻和視頻播放器、游戲系統(tǒng)等)之類的消費電子設備。這樣的LCD設備通常以適合于在各種電子商品中使用的相對薄并且重量較輕的包裝提供平板顯示器。另外，這樣的LCD設備通常比相當?shù)娘@示技術使用更少的電力，使得它們適合在電池供電的設備或其中期望最小化電力使用的其他情境中使用。LCD設備通過包括以矩陣布置的多個單位像素。IXD設備通常包括以行(也稱為“掃描線”)和列(也稱為“數(shù)據(jù)線”)的矩陣布置的數(shù)千(或數(shù)萬)圖片元素，即像素。對于LCD設備的任何給定像素，LCD上看得到的光量依賴于驅送給該像素的電壓。通常，IXD包括數(shù)據(jù)線電路系統(tǒng)，其用于將數(shù)字圖像數(shù)據(jù)轉換成模擬電壓值，模擬電壓值可以供應給LCD的像素中的晶體管。晶體管柵極可以被掃描線電路系統(tǒng)激活來將數(shù)據(jù)信號存儲在像素的電極中。由像素電極和公共電極之間的電壓差產(chǎn)生電場，該電場使得相鄰液晶層內(nèi)的液晶分子配準來調制通過LCD面板的光透射。驅送給像素的數(shù)據(jù)信號可能受到像素晶體管的某些特征和/或IXD面板內(nèi)的數(shù)據(jù)線的配置的影響。例如，與晶體管相關聯(lián)的寄生電容會導致存儲在像素電極中的數(shù)據(jù)信號的電壓降低(voltage drop)，稱為“時鐘饋通”，這會呈現(xiàn)為所顯示的圖像上的諸如偽影和/或閃爍之類的顯示錯誤。此外，由于當前的LCD設備具有密集的像素矩陣，因此，像素矩陣中的相鄰晶體管的切換可能會導致串擾，這也會引起顯示錯誤。

發(fā)明內(nèi)容
以下闡述這里公開的某些實施例的概要。應當理解，介紹這些方面僅僅用來向讀者提供某些實施例的簡要概述并且這些方面不旨在限制本公開的范圍。實際上，本公開可以涵蓋以下未闡述的各種方面。本公開一般地涉及用于控制施加于電子組件中的晶體管的柵極信號的技術。一個實施例包括減小施加于晶體管柵極的柵極信號的上升沿和/或下降沿的轉換速率(skewrate)來減小數(shù)據(jù)信號誤差的效果。減小柵極信號下降沿的轉換速率可以減小晶體管的時鐘饋通效果。更具體而言，通過晶體管傳送的數(shù)據(jù)信號的電壓降低可以被減小，有可能提高數(shù)據(jù)信號的完整性。此外，減小柵極信號上升沿的轉換速率可以減小電子組件中的多于一個的晶體管和/或多于一個的數(shù)據(jù)線之間的串擾效果?？梢酝ㄟ^一開始將柵極信號的激活電壓驅動至更高的電壓(稱為先強調)來操縱柵極信號的下降沿轉換速率，以使得柵極信號會要更長時間去降低至去活電壓電平。此外，可以通過在激活時段的稍后部分將激活電壓驅動得更高來操縱上升沿轉換速率，以使得柵極信號會要更長時間上升至激活電壓電平。


閱讀以下詳細描述并參考附圖，可以更好地理解本公開的各個方面，在附圖中圖I是圖示出根據(jù)本公開各個方面的電子設備的示例性組件的框圖；圖2是根據(jù)本公開各個方面的計算機的示圖；圖3是根據(jù)本公開各個方面的手持電子設備的正視圖； 圖4是示出根據(jù)本公開各個方面的可以與LCD顯示面板結合使用的切換和顯示電路系統(tǒng)的電路圖；圖5是示出根據(jù)本公開各個方面的晶體管的電路圖；圖6圖示出根據(jù)本公開各個方面的施加于晶體管柵極的柵極信號和施加于晶體管漏極的數(shù)據(jù)信號的對應電壓電平的示例；圖7是圖不出根據(jù)本公開各個方面的兩個晶體管并具有寄生電容的電路圖；圖8圖示出根據(jù)本公開各個方面的施加于晶體管柵極的柵極信號和施加于晶體管漏極的數(shù)據(jù)信號的對應電壓電平的示例；圖9是示出根據(jù)本公開各個方面的柵極信號發(fā)生器的電路圖；圖10是圖示出根據(jù)本公開各個方面的可以使用圖9中示出的電路圖來產(chǎn)生的具有緩慢下降沿的柵極信號的一組示圖；圖11是圖示出根據(jù)本公開各個方面的可以使用圖9中示出的電路圖來產(chǎn)生的具有緩慢上升沿的另一柵極信號的一組示圖；圖12是圖示出根據(jù)本公開各個方面的可以使用圖9中示出的柵極信號發(fā)生器的模擬等同物的電路圖；以及圖13是圖示出根據(jù)本公開各個方面的響應于圖12中示出的電路的不同輸入而產(chǎn)生的信號的示圖。具體實施例的詳細描述以下，將描述一個或多個具體實施例。為了提供對這些實施例的簡明描述，在說明書中并沒有描述實際實施方式的全部特征。應當理解，在開發(fā)任何這樣的實際實施方式時，如任何工程或設計項目一樣，必須進行大量特定于實施方式的決策來實現(xiàn)開發(fā)者的具體目標，諸如與系統(tǒng)相關的或商業(yè)相關的約束的兼容性，這些約束可以根據(jù)不同的實施方式而不同。此外，應當理解，這樣的開發(fā)努力可能是復雜的并且費時的，然而卻是已受益于本公開的普通技術人員進行設計、構造和制造的例行任務。當介紹以下描述的各個實施例的元素時，詞語“一個(a)”、“一個(an)”和“該(the)”旨在表示存在所述元素中的一個或多個。術語“包含(comprising)”、“包括(including)”和“具有(having)”旨在是開放式的和包含性的并且表示可以存在除了列出的元素以外的另外的元素。另外，應當理解，對“一個實施例”、“實施例”、“一些實施例”等的提及并不旨在被解釋為排除也并入了所公開的特征的另外的實施例的存在。如以下將論述的，本公開一般地針對實現(xiàn)切換晶體管的電子設備和組件。更具體而言，本技術包括控制施加于這樣的晶體管的柵極的電壓以使得可以減少諸如時鐘饋通和/或串擾之類的不期望的效果的方法。盡管貫穿本公開給出的示例可以一般地施加于特別是電子顯示設備，但是本公開不限于顯示設備。用于通過控制晶體管柵極電壓來減少時鐘饋通和串擾的技術可以應用于涉及晶體管的激活和去活(deactivation)的各種電子組件和系統(tǒng)。牢記這些前述特征，以下提供根據(jù)本公開各個方面的可以實施晶體管柵極信號修改的合適電子系統(tǒng)的示例。在圖I中，提供圖示出可以存在于適于使用本技術的電子設備中的各種組件的框圖。在圖2中，圖示出在這里作為手持電子設備提供的合適電子設備的一個示例。在圖3中，圖示出在這里作為計算機系統(tǒng)提供的合適電子設備的另一示例。這
些類型的電子設備和提供相當?shù)娘@示能力的其他電子設備可以結合本技術使用。合適電子設備的示例可以包括對設備的功能有貢獻的各種內(nèi)部的和/或外部的組件。圖I是圖示出可以存在于這樣的電子設備10中并且可以允許設備10根據(jù)在此論述的技術工作的組件的框圖。本領域技術人員將理解，圖I中所示出的各種功能模塊可以包括硬件元件(包括電路系統(tǒng))、軟件元件(包括存儲在計算機可讀介質上的計算機代碼)或硬件和軟件元件的組合。還應當注意，圖I僅僅是具體實施方式
的一個示例并且僅僅旨在圖示出可以存在于設備10中的各種組件。例如，在當前所圖示的實施例中，這些組件可以包括顯不器12、I/O端口 14、輸入結構16、一個或多個處理器18、存儲器設備20、非易失性存儲裝置22、(一個或多個)擴展卡24、聯(lián)網(wǎng)設備26和電源28。顯示器12可以用來顯示由電子設備10生成的各種圖像。在一個實施例中，顯示器12可以是液晶顯示器(IXD)。例如，顯示器12可以是采用邊緣場切換(FFS)、面內(nèi)切換(IPS)或用于操作這樣的IXD設備的其他技術的IXD。另外，在電子設備10的某些實施例中，顯示器12可以是與觸摸敏感元件結合提供的，觸摸敏感元件例如是觸摸屏，其可以用作設備10的控制接口的一部分。顯示器12可以包括像素矩陣和用于調制通過每個像素的光透射的電路系統(tǒng)以用于顯示圖像。在圖4中提供這樣的顯示電路系統(tǒng)的更詳細示例。在某些實施例中，輸入結構16和顯示器12可以是一起提供的，例如，在其中與顯示器12相結合地提供觸摸敏感機構的觸摸屏的情況中。在這樣的實施例中，用戶可以經(jīng)由觸摸敏感機構來選擇所顯示的界面元素或與之交互。以這種方式，所顯示的界面可以提供交互式功能，允許用戶通過觸摸顯示器12來導航所顯示的界面。例如，用戶與輸入結構16的交互，諸如與顯示器12上所顯示的用戶或應用界面的交互，可以生成指示該用戶輸入的電信號。這些輸入信號可以經(jīng)由合適的路徑(諸如輸入集線器或數(shù)據(jù)總線)而被路由至一個或多個處理器18以進行進一步的處理。圖2圖示出計算機30形式的電子設備10的實施例。計算機30可以包括一般是便攜式的計算機(諸如膝上型計算機、筆記本計算機、平板計算機和手持計算機)以及一般在一個地方使用的計算機(例如傳統(tǒng)的桌面計算機、工作站和/或服務器)。在某些實施例中，計算機形式的電子設備10可以是可從加利福尼亞州庫勃狄諾的蘋果公司獲得的
MacBook 、MacBook Pr()、MacBook Air 、iMac 、Mac Mini或Mac Pro 的模型。所圖示的計算機30包括外殼或外罩33、顯示器12、1/0端口 14和輸入結構16。顯示器12可以與計算機30集成(例如，諸如膝上型計算機的顯示器)或者可以是使用I/o端口 14之一(諸如經(jīng)由顯示端口、DVI、高清晰多媒體接口(HDMI)或模擬(D-子)接口)與計算機30交互的單獨的顯示器。例如，在某些實施例中，這樣的單獨的顯示器12可以是可從蘋果公司獲得的Apple Cinema Disp.IayOi)的模型。電子設備10也可以采用其他類型的設備的形式，諸如移動電話、媒體播放器、個人數(shù)據(jù)組織器、手持游戲平臺、相機和/或這樣的設備的組合。例如，如圖3中所一般地圖示的，可以以包括各種功能(諸如拍攝圖片、進行電話呼叫、訪問因特網(wǎng)、用電子郵件通信、記錄音頻和/或視頻、收聽音樂、播放游戲、連接至無線網(wǎng)絡等的能力)的手持電子設備32的形式提供設備10。通過示例方式，手持設備32可以是可從蘋果公司獲得的iPod 、iPod Touch成iPhone 的模型。
在所圖示的實施例中，手持設備32包括顯示器12，顯示器12可以是IXD34形式的。IXD34可以顯示由手持設備32生成的各種圖像，諸如具有一個或多個圖標40的圖形用戶界面(GUI) 38。在另一實施例中，電子設備10也可以以便攜式多功能平板計算設備(未示出)的形式提供。在某些實施例中，該平板計算設備可以提供媒體播放器、網(wǎng)絡瀏覽器、蜂窩電話、游戲平臺、個人數(shù)字組織器等中的兩個或更多個的功能。僅通過示例方式，平板計算設備可以是可從蘋果公司獲得的iPad ^板計算機的模型。牢記前述論述，可以理解，手持設備30 (圖2)形式或計算機50 (圖3)形式的電子設備10可以設置有IXD 34形式的顯示設備10。如上所述，IXD 34可被用于顯示在電子設備10上運行的相應操作系統(tǒng)和/或應用圖形用戶界面和/或用于顯示各種數(shù)據(jù)文件，包括可以與電子設備10的操作相關聯(lián)的文本、圖像、視頻數(shù)據(jù)或任何其他類型的視覺輸出數(shù)據(jù)?，F(xiàn)在繼續(xù)到圖4，示出可以在IXD 34中找到的像素驅動電路系統(tǒng)的示意電路表示。如圖所示，每一個可以按照圖4中示出的單位像素60構成的多個單位像素60可以置于限定多個單位像素行列的像素陣列或矩陣中，這些單位像素集體構成LCD 34的圖像顯示區(qū)域。在這樣的陣列中，每個單位像素60可以用行列的交點限定，行和列可以分別由圖示的數(shù)據(jù)(或“源極”)100和掃描(或“柵極”)線102限定。盡管在本示例中為了簡明的目的僅示出6個單位像素(分別用標號60a_60f指代)，然而，應當理解，在實際的LCD實施方式中，每條數(shù)據(jù)線100和掃描線102可以包括數(shù)百甚至數(shù)千的單位像素。通過示例方式，在具有960x640的顯示分辨率的彩色IXD面板34中，每條數(shù)據(jù)線100可以限定像素陣列的一列，并且可以包括640個單位像素，而每條掃描線102可以限定像素陣列的一行，并且可以包括960個像素組，其中，每組具有紅像素、藍像素和綠像素，因此，每條掃描線102總共2880個單位像素。在本示圖中，單位像素組60a-60c可以表示具有紅像素(60a)、藍像素(60b)和綠像素(60c)的像素組。單位像素組60d-60f可以按照類似方式布置。如本示圖中所示，每個單位像素60包括像素電極110和用于切換像素電極110的薄膜晶體管(TFT)112。在所圖示的實施例中，每個TFT 112的源極114被電連接到從相應的數(shù)據(jù)線驅動電路系統(tǒng)120延伸出的數(shù)據(jù)線100。類似地，在圖示的實施例中，每個TFT 112的柵極122被電連接到從相應掃描線驅動電路系統(tǒng)124延伸的掃描線或柵極線102。如將進一步說明的，掃描線驅動電路系統(tǒng)124可以包括柵極信號發(fā)生器220，其用于生成驅送至到每個TFT 112的柵極線102的柵極信號。在圖示的實施例中，像素電極110被電連接到相應TFT 112的漏極128。在一個實施例中，數(shù)據(jù)線驅動電路系統(tǒng)120可以經(jīng)由相應的數(shù)據(jù)線100發(fā)送圖像信號(也稱為數(shù)據(jù)信號)給像素60。這樣的圖像信號可以按照線路順序施加。即，數(shù)據(jù)線100(限定列)在LCD 34的操作期間可以被順次激活。掃描線102 (定義行)可以將來自掃描線驅動電路系統(tǒng)124的掃描信號施加于每個TFT 112的、連接至相應掃描線102的相應柵極122。這樣的掃描信號可以以脈沖方式和/或以預定定時按照線路順序被施加。每個TFT 112用作可以基于TFT 112的柵極122處的掃描信號的相應存在或不存在而在預定時段被激活和去活(例如，接通和關斷)的切換元件。在實施例中，掃描(柵極)信號的電壓電平可以將掃描信號的存在或不存在表征為激活或去活TFT 112。當被激活時， TFT 112可以以預定定時將經(jīng)由相應數(shù)據(jù)線100接收的圖像信號存儲為像素電極110中的電荷。像素電極110所存儲的圖像信號可以用來產(chǎn)生相應像素電極110與公共電極(在圖4中未示出)之間的電場。這樣的電場可以使液晶層(未示出)內(nèi)的液晶分子配準以調制通過液晶層的光透射。如所論述的，像素電極110對圖像信號的存儲可能受到TFT 112的寄生電容的影響。這樣的寄生電容會在圖像信號被存儲在像素電極中之前引起圖像信號的電壓降低，這會導致像素60的光透射不準確。在一些實施例中，可以與在像素電極110和公共電極之間形成的液晶電容器并列地提供存儲電容器(未示出)來防止像素電極110所存儲的圖像信號的泄漏。例如，這樣的存儲電容器可以設置在相應TFT 112的漏極128和分離的電容器線之間。圖5是圖示出會經(jīng)歷通過晶體管傳送的數(shù)據(jù)信號的電壓降低和/或劣化的電子組件的晶體管的電路圖。盡管圖5的示圖已經(jīng)被編號為使用圖4的晶體管112 (即TFT 112)作為示例，但是應當注意，電壓降低可能出現(xiàn)在任何電子組件的晶體管節(jié)點上，并且控制施加于晶體管的柵極的電壓的技術可以應用于任何這樣的電子組件，而不僅僅是顯示像素60的晶體管112。如圖5中所示，晶體管112可以在源極114處接收數(shù)據(jù)信號(例如，從數(shù)據(jù)線100接收被源極放大器150放大的數(shù)據(jù)信號)。晶體管112可以在柵極122處具有電容(Cg)，并且可以在漏極128處連接到存儲電容器(Cs) 152。存儲電容器(Cs) 152通常可以具有小電容(例如約200cF)。晶體管112也可以具有柵極122和漏極128的結(junction)之間的電容(Cgs)154。電容(Cgs)154不是被額外地配置給晶體管112的而是從通過晶體管112傳送的信號吸取電荷的柵極122和漏極128的結之間的內(nèi)部電容。這樣，電容(Cgs) 154可以稱為寄生電容(Cgs)154并且用虛線表示為連接至晶體管112的柵極122和漏極128。寄生電容(Cgs) 154通?？梢跃哂屑s5-10cF的電容。傳送至晶體管112的源極114的數(shù)據(jù)信號在基于施加于晶體管柵極122的電壓而切換(例如激活和去活)晶體管112期間會受到寄生電容(Cgs) 154的影響。更具體而言，當傳送至晶體管112的數(shù)據(jù)信號的電荷散失到寄生電容(Cgs) 154時，會導致稱為“時鐘饋通”的情況，使得數(shù)據(jù)信號會在漏極128處經(jīng)歷電壓降低。圖6圖示出施加于晶體管112的柵極122的典型時鐘信號(稱為柵極信號160)和傳送至晶體管112的源極114的數(shù)據(jù)信號(稱為數(shù)據(jù)信號170)。柵極信號160和數(shù)據(jù)信號170可以關于時間都表示為電壓(分別具有Ve和Vd的幅度)。晶體管112的切換可以發(fā)生在柵極信號160達到閾值電壓電平時。例如，柵極信號160可以具有激活電壓電平162和去活電壓電平164。在一些實施例中，晶體管112可以以接近激活電壓電平162的閾值電壓電平被激活，如標記晶體管112接通(即被激活)或關斷(被去活)的時間的虛線所示。如圖所示，柵極信號160可能不是完美方波，而是會花費時間(例如改變時間166)來上升至激活電壓電平162或下降至去活電壓電平164。從激活電壓電平162下降至去活電壓電平164的速率可以稱為下降沿168的轉換速率。當柵極信號達到激活電壓電平162時，進入晶體管112的源極114的數(shù)據(jù)信號170也可以自動達到最大電壓值172。例如，數(shù)據(jù)信號170電壓電平會相對于柵極信號160較緩慢地傾斜，并且在柵極信號已經(jīng)激活晶體管112 —些時間之后達到最大電壓電平172。然而，在柵極信號去活晶體管112之后，數(shù)據(jù)信號170可能經(jīng)歷到比最大電壓電平172低的較低電壓電平174的電壓降低(AV) 176。該較低電壓電平174也稱為經(jīng)采樣電壓電平174， 可以是數(shù)據(jù)信號170被采樣(例如，被數(shù)字化，被存儲，被輸出等等)時的電壓電平。然而，在電壓電平已經(jīng)從最大電壓電平172顯著降低之后對數(shù)據(jù)信號170進行采樣可能導致采樣誤差或不完整的數(shù)據(jù)。例如，再次參考使用電子顯示器的示例，晶體管112漏極128處的電壓降低176會導致較低(即劣化)的電壓電平174，該電壓電平被存儲為像素電極110中的數(shù)據(jù)。被存儲到像素電極110的劣化的數(shù)據(jù)可以導致像素60 (如圖4)的像素電極110和公共電極之間的電場的不準確生成，這會引起液晶層中的液晶分子的失準和/或通過液晶層的光透射的不準確調制。這樣的效果會表現(xiàn)為所顯示的圖像上的偽影和/或閃爍。因此，對于一些電子組件，電壓降低(AV) 176在理想情況下可以很小以減少對數(shù)據(jù)信號170進行采樣時的誤差(例如，在將數(shù)據(jù)信號保存到像素電極110時的誤差)。當晶體管112的柵極122和漏極128之間的電容(Cgs) 154 (圖5)相對于存儲電容(Cs) 152小時，電壓降低(AV)可以是更小，如以下等式(I)所示
CΔ = — s—— J, g式(I)
Lgs +然而，實際上，柵極122和漏極128之間的電容(Cgs)154會變成是晶體管112寄生的并且對最大電壓172和經(jīng)采樣的電壓174之間的電壓降低(AV) 176有貢獻。電壓降低(AV) 176、存儲電容(Cs) 152、寄生電容(Cgs) 154、柵極122 (Vg)處的電壓、和漏極(Vd)處采樣的電壓之間的關系用以下等式(I)來逼近=Fd)等式(2)
Cgs +Cs2Cs其中，第一項表示由于寄生電容(Cgs) 154引起的時鐘饋通貢獻。等式(2)的第二項表示晶體管112的去活，其也會通過減小經(jīng)采樣的電壓(Vd) 174的電壓電平和增大電壓降低(AV)176對時鐘饋通有貢獻。更具體而言，下降沿168的高轉換速率，或柵極信號160的電壓電平\從激活電壓電平162下降至去活電壓電平164時的快速速率可以對電壓降低(Λ V) 176有貢獻。然而，在本技術的一些實施例中，被施加來切換晶體管112的柵極信號160可以被操縱來減小柵極信號160的下降沿的轉換速率168，從而最小化第二項并且限制經(jīng)采樣的數(shù)據(jù)信號170的電壓降低(AV) 176，如用等式(3)所示
CAF = gS ·&等式(3)
Cgs + Cs例如并且如將進一步論述的，這樣的技術可以涉及一開始增大柵極信號160的電壓電平來延長從激活電壓電平162到去活電壓電平164的降低，從而增大電壓電平之間的時間和減小轉換速率168。除了可以劣化傳送給電子組件中的晶體管或從其傳送的數(shù)據(jù)信號的時鐘饋通效果之外，在具有一個或多個并列的晶體管的電子組件中，信號容易遭受串擾。更具體而言， 當電子組件包括被配置使得通過一個電路(例如，數(shù)據(jù)線和/或晶體管)傳送的數(shù)據(jù)信號由于兩個電路之間的電容耦合而影響通過另一電路傳送的數(shù)據(jù)信號的電路系統(tǒng)時，會發(fā)生串擾，也稱為耦合。圖7是圖示出兩個晶體管1121和1122經(jīng)由柵極線102通過各自的柵極并聯(lián)的電路圖。如圖所示，盡管圖7的示圖已經(jīng)被編號為使用圖4的晶體管112 (BP TFT 112)作為示例，但是應當注意，串擾可以出現(xiàn)在相對接近地配置的任何電子電路系統(tǒng)中，并且控制施加于晶體管柵極的電壓來激活這樣的電路系統(tǒng)的本技術可以應用于任何這樣的電子組件，而不僅限于顯示像素60的晶體管112。如圖7中所示，每條數(shù)據(jù)線IOO1或IOO2根據(jù)數(shù)據(jù)線IOO1或IOO2的特點和/或功能而具有不同的電阻(即分別為電阻器182i*電阻器1822，)。使用其中晶體管1121和1122各自在不同像素60中(如圖4)的電子顯示器的示例，電阻器182i和1822可以表示數(shù)據(jù)線IOO1和IOO2的到不同彩色單位像素(例如，紅、藍、綠)的電阻。例如，數(shù)據(jù)線IOO1到紅像素的電阻可以約是IOk Ω。如針對圖4所論述的，每組像素60可以包括紅、藍和綠像素，并且解復用器(未示出)可以基于數(shù)據(jù)線驅動電路系統(tǒng)120和/或柵極線驅動電路系統(tǒng)124按照時間復用順序針對各時段選擇到不同顏色的特定單位像素60的數(shù)據(jù)線。例如，從數(shù)據(jù)線驅動電路系統(tǒng)120開始的數(shù)據(jù)信號路徑可以根據(jù)所選擇的單位像素的顏色來將要被傳送的數(shù)據(jù)信號(Vil或Vi2)解復用到具有不同電阻的數(shù)據(jù)線(IOO1或1002)。從晶體管112jP 11 采樣的信號可以分別是經(jīng)采樣的電壓V1和^。然而，至少部分由于(分別用數(shù)據(jù)線^(^和IOO2表示的)兩個數(shù)據(jù)信號路徑之間的電容耦合，通過每個數(shù)據(jù)線IOO1或IOO2傳送的數(shù)據(jù)信號的信號完整性可能受到影響。例如，當通過一個數(shù)據(jù)線IOO1傳送的數(shù)據(jù)信號由于數(shù)據(jù)線IOO1或IOO2中的相鄰電極像素110 (圖7中未示出)之間的電容耦合而影響另一數(shù)據(jù)線IOO2中的信號時，出現(xiàn)串擾。例如，這樣的電容耦合可以表征為寄生電容，其用電容器184和1842表示。例如，寄生電容通?？梢允羌s20-30pF。每個數(shù)據(jù)線IOO1和IOO2之間的電阻(例如Rn188n和R1218812)在理想情況下可以是無限的以減少數(shù)據(jù)線IOO1和IOO2之間的寄生耦合和串擾效果。然而，實際上，電阻Rn188n和R1218812會是有限的，這會使能數(shù)據(jù)信號通過寄生電容(例如由電容器181和1842表示)的電荷分發(fā)，導致電壓V11和V12。例如，電阻Rn188n和R1218812通?？梢跃哂屑sIOk Ω的電阻。由每個數(shù)據(jù)信號路徑的寄生電容(例如電容器18七和電容器1842)引起的電壓V11和V12會導致針對每個數(shù)據(jù)信號從晶體管112i和1122采樣的電壓V1和V2的電壓降低。圖8圖不出施加于晶體管IU1或1122的柵極的信號(稱為柵極信號160)、施加于晶體管IU1或1122的數(shù)據(jù)信號(稱為數(shù)據(jù)信號V1)和電壓V11和V12 (稱為電壓損失)之間的關系。如所論述的，對數(shù)據(jù)信號V1的“采樣”可以是指從晶體管IU1或1122的數(shù)據(jù)信號的任何輸出，包括例如，數(shù)據(jù)信號V1到像素電極110的存儲。如圖8所示，電壓損失V11和V12可以以柵極信號160的上升沿從基電壓電平192n和19212分別升至峰電壓值194n和19412。電壓損失V11和V12可以表示例如從數(shù)據(jù)信號V1的電壓損失。在電壓損失V11和V12已經(jīng)下降至約基電壓電平19211和19212時對數(shù)據(jù)信號V1進行采樣可以提供具有更高信號完整性(例如較低電壓降低204)的經(jīng)采樣的數(shù)據(jù)信號Vp然而，在數(shù)據(jù)信號V1被采樣時，電壓損失V11和V12可以還沒有完全下降到基電壓電平192n和19212，如電壓電平196ijP 19612所示，其可以高于相應的基電壓電平。在電壓損失V11和V12處于電壓電平196n和19612時對數(shù)據(jù)信號V1進行采樣可以導致在較低電壓電平202對數(shù)據(jù)信號V1采樣，較低電壓電平202具有從信號V1的最大電壓電平200的電壓降低204。
電壓損失V11和V12可以用以下等式(4)和(5)表示V11=R11I^V12等式(4)V12=R12等式(5)其中I1和i2表示通過每個數(shù)據(jù)信號路徑(數(shù)據(jù)線IOO1或IOO2)的電流并且可以用以下等式(6)和(7)表示
_ dVLI = C1 -等式(6)
1 ' dt. P dVLI, = C1-^等式(7 ) ·
-dt如等式(4)和(5)所示，電壓損失V11和V12可以通過減小通過每個數(shù)據(jù)信號路徑(例如，通過數(shù)據(jù)線IOO1和晶體管112i和通過數(shù)據(jù)線IOO2和晶體管1122)的電流G1和i2)而被降低。此外，如等式(6)和(7)所示，通過每個數(shù)據(jù)信號路徑的電流^和12可以通過減慢數(shù)據(jù)信號Vil和Vi2到每個晶體管IU1和1122的輸入而被減小，因為通過每個信號路徑的電流I1和i2直接與輸入信號Vil和Vi2的改變速率相關。由于柵極電壓160的電壓電平(例如活動電壓電平162)可以激活晶體管1121和1122，并且，可以通過修改柵極信號160從去活后電壓電平164到激活后電壓電平162的上升而調節(jié)數(shù)據(jù)信號通過晶體管IU1和1122的傳送、輸入信號Vil和Vi2的改變速率。換而言之，在一個實施例中，并且如將進一步論述的，柵極信號160的上升沿190的轉換速率可以被減小以減小電壓損失V11和V12，這會導致對具有更低電壓降低204和/或更高信號完整性的數(shù)據(jù)信號V1的采樣。如所論述的，本實施例包括用于減小柵極信號160的下降沿168 (圖6)的轉換速率以便減小晶體管112中的時鐘饋通的技術，其中，時鐘饋通可以是指由于晶體管112的寄生電容引起的輸出的(例如，經(jīng)采樣的，被存儲的)數(shù)據(jù)信號170的劣化(例如信號損失或電壓降低)。此外，實施例還包括用于減小柵極信號160的上升沿190 (圖8)的轉換速率以減少由于兩個數(shù)據(jù)信號路徑之間的電容耦合引起的、通過兩個晶體管112jP1122傳送的數(shù)據(jù)信號V1和V2之間的串擾。在一個實施例中，柵極線驅動電路系統(tǒng)124 (圖4)可以包括諸如用于生成具有減小的下降沿轉換和/或減小的上升沿轉換的柵極信號160的柵極信號發(fā)生器220之類的電路系統(tǒng)。例如，用圖9中示出的電路圖示出的柵極信號發(fā)生器220a的一個實施例可以輸出在下降沿和/或上升沿處具有減小的轉換速率的柵極信號。在一個實施例中，柵極信號發(fā)生器220a可以在柵極線驅動電路系統(tǒng)124中并且可以具有到一條或多條柵極線102的輸出236。柵極信號發(fā)生器220a可以包括三個晶體管，其中兩個是PMOS晶體管222和226和一個是NMOS晶體管224。諸如晶體振蕩器之類的一個或多個合適的振蕩器可以提供信號輸入給柵極信號發(fā)生器220a。根據(jù)施加于輸入節(jié)點230和PMOS晶體管226的柵極232的信號，從輸出節(jié)點236輸出的柵極信號可以被操縱來形成在下降沿和/或上升沿處具有減小的轉換速率的柵極信號。在圖10中提供圖示出(通過使用圖9的柵極信號發(fā)生器220a生成的)具有減小的轉換速率的下降沿的柵極信號的一組示圖。首先開始說明從柵極信號發(fā)生器220a輸出中等柵極信號242 (例如，沒有下降沿轉換速率或上升沿轉換速率的減小)，可以通過驅送高電壓給PMOS晶體管226的柵極232使PMOS晶體管226被去活。在PMOS晶體管226被去 活并處于高電阻狀態(tài)的情況下，施加于輸入節(jié)點230的信號240的電壓電平將或者激活或者去活PMOS晶體管222和NMOS晶體管224。輸入節(jié)點230處的高電壓電平可以導致PMOS晶體管222中的高電阻狀態(tài)和NMOS晶體管224中的低電阻狀態(tài)。由于電壓可以被PMOS晶體管222阻止和被NMOS晶體管224傳遞，所以電壓可以被向地吸取，使得對施加于輸入節(jié)點230的高電壓信號的輸出響應可以是從輸出節(jié)點236輸出的低電壓。這可以由時鐘信號240的上升沿250和輸出中等柵極信號242的對應下降沿252指示。輸入節(jié)點230處的低電壓電平可以導致PMOS晶體管222中的低電阻狀態(tài)和NMOS晶體管224中的高電阻狀態(tài)。由于電壓可以被NMOS晶體管224阻止和被PMOS晶體管222傳遞，所以電壓可以從電源線218流到輸出節(jié)點236，使得對低電壓信號的輸出響應可以是從節(jié)點236輸出的高電壓輸出。該關系可以由(到輸入節(jié)點230的)輸出信號240的(低電壓電平的)下降沿254和由柵極信號發(fā)生器220a生成的中等柵極信號242的對應上升沿256進一步示出。在一個實施例中，具有減小的轉換速率的下降沿的柵極信號可以是通過先強調(pre-emphasize)信號的上升沿(即生成先強調的柵極信號)來生成的。先強調上升沿260可以是指在激活時段期間一開始增大被先強調的柵極信號246的電壓電平。通過先強調上升沿260，柵極信號246的電壓電平越高會需要越長的時間來下降，導致減小的下降沿262轉換速率。為了先強調上升沿260，可以從電源線218吸取額外的電壓以一開始增大被先強調的柵極信號246的電壓電平。先強調的柵極信號理論上可以用信號246A表示，這可以更清楚地示出通過初始電壓增大產(chǎn)生的先強調。先強調的柵極信號也可以以信號246B的形式提供，其逼近實際的先強調的柵極信號波形，因為柵極信號可能不總是具有方波和/或直邊沿。上升沿260和下降沿262已經(jīng)被類似地編號以用于先強調的柵極信號246A和246B兩者的表示并且以下說明將僅參考先強調的柵極信號246。為了一開始增大先強調的柵極信號246的電壓電平，PMOS晶體管226的激活可以與PMOS晶體管222的激活同步，如分別進入節(jié)點230和PMOS晶體管226的柵極232的輸入信號240和244的下降沿所示。PMOS晶體管226的激活可以比PMOS晶體管222的激活(時間段266)針對更短的持續(xù)時間(時間段264)。對PMOS晶體管226的更短的激活可以對先強調的柵極信號246的邏輯高電平的初始部分(時間段264)期間的增大電壓268有貢獻。可以通過驅送施加于PMOS晶體管226的柵極232的信號244中的低輸出電壓(用下降沿258示出)使PMOS晶體管226而被激活。作為結果產(chǎn)生的電壓可以產(chǎn)生具有減小的下降沿262轉換速率的先強調的柵極信號246。例如，先強調的柵極信號246的下降沿262可以具有比中等柵極信號242的下降沿252更低的轉換速率。類似地，如圖11中示出的一組圖所示，可以通過強調柵極信號的下降沿282產(chǎn)生具有減小的轉換速率的上升沿的柵極信號。強調下降沿282，也稱為后強調(post-emphasize)的柵極信號270，可以指在柵極信號的激活時段結束附近增大柵極信號的電壓電平。通過強調下降沿282，后強調的柵極信號270的電壓電平越高，會需要越長的時間來上升，導致減小的上升沿280轉換速率。后強調的柵極信號理論上可以用信號270A表示，信號270A可以更清楚地示出通過信號的激活時段結束附近的電壓增大產(chǎn)生的后強調。后強調的柵極信號也以信號270B的形式提供，信號270B逼近實際的后強調的柵極信
號波形，因為柵極信號可能不總是具有方波和/或直邊沿。上升沿280和下降沿282已經(jīng)被類似地編號以用于表示先強調的柵極信號270A和270B兩者，并且隨后的說明將僅僅參考先強調的柵極信號270。為了強調下降沿270，PM0S晶體管226的激活可以與PMOS晶體管222的激活時段的結束同步發(fā)生，如(進入節(jié)點230的)輸入信號240的下降沿254和(PM0S晶體管226的柵極232)輸入信號264的隨后的下降沿272所示。PMOS晶體管226的激活可以比PMOS晶體管222的激活(時間段276)針對更短的持續(xù)時間(時間段274)。PMOS晶體管226的更短的激活可以對后強調的柵極信號270的邏輯高電平的稍后部分的增大的電壓278有貢獻?？梢酝ㄟ^驅送施加于PMOS晶體管226的柵極232的信號264中的低輸入電壓(由下降沿272指示)使PMOS晶體管226被激活。作為結果產(chǎn)生的電壓可以產(chǎn)生具有減小的上升沿280轉換速率的后強調的柵極信號270。例如，后強調的柵極信號270的上升沿280可以比中等柵極信號242 (圖10)的上升沿256具有更低的轉換速率。應當注意，在實施例中，柵極信號的形狀可以改變。例如，柵極信可以具有方波、梯形波形，或者可以不具有直降或直升邊沿。例如，柵極信號波形可以是彎曲的或正弦曲線的，并且可以受噪聲和/或劣化的影響。此外，不同頻率的輸入信號可以用來生成和輸出不同柵極信號。柵極信號發(fā)生器可以輸出不同柵極信號，其根據(jù)輸入信號的頻率、輸入信號的幅度和/或柵極信號發(fā)生器220a的配置而在上升沿或下降沿處具有不同轉換速率。例如，輸入信號240可以輸入到柵極信號發(fā)生器220a的節(jié)點230并且輸入信號282可以輸入到PMOS晶體管226的柵極232 (圖9)。此外，根據(jù)減小上升沿和/或下降沿轉換速率以減小時鐘饋通和/或串擾的本技術產(chǎn)生的柵極信號也可以使用不同的電路系統(tǒng)生成。例如，除了柵極信號發(fā)生器220A以夕卜，圖12中示出的電路示出可以生成具有減小的上升沿和/或下降沿轉換速率的柵極信號的另一柵極信號發(fā)生器220B。圖12可以是圖9中圖示的柵極信號發(fā)生器220A的模擬等同電路220B。由模擬時鐘發(fā)生器220B產(chǎn)生的信號302在圖13中示出。模擬時鐘發(fā)生器220B可以包括被配置為選擇各種電壓電平的復用器296。復用器輸出298可以是到放大器300的輸入,放大器300可以產(chǎn)生柵極信號輸出302,諸如信號304。復用器296的輸入Vi+k可以產(chǎn)生信號298的強調部分的輸出302 (圖12)，輸入Vi可以產(chǎn)生具有輸出柵極信號302的邏輯高電平的電壓電平的輸出302并且輸AVj可以是輸出柵極信號302的邏輯低電平的電壓。例如，在一些實施例中，例如，在一些實施例中，輸入Vi+k可以用在柵極信號的初始部分和/柵極信號的稍后部分來生成先強調的和/或后強調的柵極信號。在一些實施例中，先強調的柵極信號可以具有減小的下降沿轉換速率，這可以減小電子組件的晶體管中的時鐘饋通，并且后強調的柵極信號可以具有減小的上升沿轉換速率，這可以減小電子組件中的晶體管和/或數(shù)據(jù)線中的串擾。 已經(jīng)通過示例方式示出了以上描述的具體實施例，但是應當理解，這些實施例可以是容易有各種修改和更改形式的。還應當理解，權利要求并不旨在被限制于所公開的具體形式，而是涵蓋落在本公開的精神和范圍內(nèi)的所有修改例、等同例和更改例。
權利要求
1.一種控制施加于電子組件中的晶體管的柵極的柵極信號的方法，該方法包括基于通過晶體管傳送的數(shù)據(jù)信號的電壓降低來控制所述柵極信號的下降沿轉換速率。
2.如權利要求I所述的方法，包括基于當所述晶體管工作時所述晶體管的柵極到漏極的結電容來控制所述柵極信號的下降沿轉換速率。
3.如權利要求I所述的方法，其中控制所述下降沿轉換速率包括先強調所述柵極信號來生成先強調的柵極信號。
4.如權利要求3所述的方法，其中先強調所述柵極信號包括 在所述柵極信號的活動時段期間輸出第一電壓；以及 在所述活動時段期間輸出第二電壓，其中，所述第二電壓低于所述第一電壓。
5.如權利要求4所述的方法，其中，當所述晶體管通過所述先強調的柵極信號被激活時所傳送的數(shù)據(jù)信號的電壓降低低于當所述晶體管通過未被先強調的柵極信號激活時所傳送的數(shù)據(jù)信號的電壓降低。
6.如權利要求4所述的方法，其中當所述晶體管通過所述先強調的柵極信號被激活時所述晶體管的結電容低于當所述晶體管通過未被先強調的柵極信號激活時所述晶體管的結電容。
7.如權利要求4所述的方法，其中，所述先強調的柵極信號包括比未被先強調的柵極信號的下降沿轉換速率低的下降沿轉換速率。
8.如權利要求I所述的方法，包括基于通過所述晶體管傳送的數(shù)據(jù)信號的電壓降低來控制所述柵極信號的上升沿轉換速率。
9.一種控制施加于電子組件中的晶體管的柵極的柵極信號的方法，該方法包括基于通過所述晶體管傳送的數(shù)據(jù)信號的電壓降低來控制所述柵極信號的上升沿轉換速率。
10.如權利要求9所述的方法，包括基于所述晶體管與一個或多個相鄰晶體管之間的柵極電容耦合來控制所述柵極信號的上升沿轉換速率。
11.如權利要求9所述的方法，其中控制所述上升沿轉換速率包括后強調柵極信號來生成后強調的柵極信號。
12.如權利要求9所述的方法，其中，后強調所述柵極信號包括 在所述柵極信號的活動時段期間輸出第一電壓；以及 在所述活動時段期間輸出第二電壓，其中，所述第二電壓高于第一電壓。
13.如權利要求12所述的方法，其中，當所述晶體管通過所述后強調的柵極信號被激活時所傳送的數(shù)據(jù)信號的電壓降低低于當所述晶體管通過未被后強調的柵極信號被激活時所傳送的數(shù)據(jù)信號的電壓降低。
14.如權利要求12所述的方法，其中，所述后強調的柵極信號包括比未被后強調的柵極信號的上升沿轉換速率低的上升沿轉換速率。
15.如權利要求12所述的方法，其中，通過施加后強調的柵極信號而通過所述晶體管傳送的數(shù)據(jù)信號相比于通過施加未被后強調的柵極信號而傳送的數(shù)據(jù)信號具有更高的信號完整性。
16.—種電子系統(tǒng),包括 柵極線驅動電路系統(tǒng)，所述柵極線驅動電路系統(tǒng)包括以下裝置中的至少一者 用于通過第一晶體管傳送第一數(shù)據(jù)信號的裝置；用于基于通過所述第一晶體管的所述第一數(shù)據(jù)信號的電壓降低來生成驅送至所述第一晶體管的第一柵極信號的裝置； 用于通過第二晶體管來傳送第二數(shù)據(jù)信號的裝置；以及 用于基于通過所述第二晶體管的所述第二數(shù)據(jù)信號的電壓降低來生成驅送至所述第二晶體管的第二柵極信號的裝置。
17.如權利要求16所述的系統(tǒng)，其中，用于生成所述第一柵極信號的裝置包括相對于所述第一柵極信號的激活時段的稍后部分在所述激活時段的初始部分期間增大所述第一柵極信號的電壓。
18.如權利要求16所述的系統(tǒng)，其中，用于生成所述第二柵極信號的裝置包括相對于所述第二柵極信號的激活時段的初始部分在所述激活時段的稍后部分期間增大所述第二柵極信號的電壓。
19.如權利要求18所述的系統(tǒng)，其中，所述第一柵極信號包括具有第一電壓電平和第二電壓電平的激活時段，其中，在所述激活時段期間，所述第一電壓電平在所述第二電壓電平之前，并且其中，所述第一電壓電平高于所述第二電壓電平。
20.如權利要求18所述的系統(tǒng)，其中，所述第二柵極信號包括具有第一電壓電平和第二電壓電平的后強調的激活時段，其中，在所述激活時段期間，所述第一電壓電平在所述第二電壓電平之前，并且其中，所述第一電壓電平低于所述第二電壓電平。
21.如權利要求20所述的系統(tǒng)，其中，與當不包括所述后強調的激活時段的柵極信號被驅送給所述第二晶體管時的耦合效果相比，用于生成所述第二柵極信號的裝置減小所述第一數(shù)據(jù)信號和所述第二數(shù)據(jù)信號之間的耦合效果。
22.一種顯不系統(tǒng)，包括 像素矩陣，每一個所述像素包括晶體管； 柵極線驅動電路系統(tǒng)，配置為傳送柵極信號給每個所述像素的晶體管的柵極，其中，所述柵極線驅動電路系統(tǒng)包括 柵極信號發(fā)生器，配置為在所述柵極信號的激活時段的初始 部分和所述柵極信號的所述激活時段的稍后部分中的至少一者期 間增大電壓；以及 數(shù)據(jù)線驅動電路系統(tǒng)，配置為傳送數(shù)據(jù)信號給每個所述像素的晶體管的源極，其中，在所述激活時段的所述初始部分和所述激活時段的所述稍后部分期間增大所述電壓基于所述晶體管上的所述數(shù)據(jù)信號的電壓降低。
23.如權利要求22所述的顯示系統(tǒng)，所述柵極信號發(fā)生器配置為在所述激活時段的所述初始部分期間增大所述電壓來控制所述晶體管的時鐘饋通效果。
24.如權利要求22所述的顯示系統(tǒng)，其中，所述柵極信號發(fā)生器配置為在所述激活時段的所述稍后部分期間增大所述電壓來控制所述晶體管的串擾效果。
25.如權利要求22所述的顯示系統(tǒng)，其中，所述柵極信號發(fā)生器配置為選擇一個或多個電壓來生成所述柵極信號，其中，所述一個或多個電壓包括 第一電壓； 比所述第一電壓低的第二電壓；以及 比所述第二電壓低的第三電壓。
26.如權利要求25所述的顯示系統(tǒng)，其中，所述柵極信號發(fā)生器配置為基于所述晶體管上的所述數(shù)據(jù)信號的電壓降低來輸出先強調的信號，其中，所述先強調的信號包括所述第一電壓，所述第一電壓后隨所述第二電壓，所述第二電壓后隨所述第三電壓。
27.如權利要求25所述的顯示系統(tǒng)，其中所述柵極信號發(fā)生器配置為基于所述晶體管上的所述數(shù)據(jù)信號的電壓降低來輸出后強調的信號，其中，所述后強調的信號包括所述第二電壓，所述第二電壓后隨所述第一電壓，所述第一電壓后隨所述第三電壓。
全文摘要
本公開的系統(tǒng)和方法一般涉及用于控制施加于電子組件中的晶體管的柵極信號的技術。一個實施例包括減小柵極信號的上升沿和/或下降沿處的轉換速率來減小數(shù)據(jù)信號誤差的效果。減小柵極信號下降沿轉換速率可以減小晶體管的時鐘饋通效果，而減小柵極信號上升沿轉換速率可以減小電子組件中多于一個的數(shù)據(jù)路徑之間的串擾效果?？梢酝ㄟ^一開始將柵極信號的激活電壓增大至更高電壓來操縱下降沿轉換速率，以使得柵極信號可以用更長時間來下降。可以通過在激活時段期間稍后增大電壓來操縱上升沿轉換速率，以使得柵極信號可以用更長時間來上升。
文檔編號H03K4/02GK102823132SQ201180016477
公開日2012年12月12日 申請日期2011年2月28日 優(yōu)先權日2010年3月22日
發(fā)明者李永萬 申請人:蘋果公司