專利名稱：Adc采樣電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及采樣電路領(lǐng)域，更具體地涉及一種ADC采樣電路。
背景技術(shù)：
在ADC (Analog-to-Digital Converter,模數(shù)變換器)電路中，為了保證 ADC 的精度與速度，輸入采樣端需要采用柵壓自舉結(jié)構(gòu)以保證輸入采樣開關(guān)的線性度同時(shí)以擴(kuò)大信號(hào)輸入范圍。但是采用柵壓自舉結(jié)構(gòu)的采樣電路時(shí)，時(shí)鐘饋通所引入的誤差與輸入信號(hào)相關(guān)，由此引入了非線性誤差，并且采用全差分結(jié)構(gòu)的放大器不能消除時(shí)鐘饋通的影響。其中，請(qǐng)參考

圖1，現(xiàn)有的ADC采樣電路包括時(shí)鐘電路、采樣電路及電容CO ;時(shí)鐘電路產(chǎn)生時(shí)鐘脈沖并通過其輸出端KO輸出至采樣電路，以通過時(shí)鐘脈沖控制采樣電路的采樣操作。采樣電路包括柵壓自舉單元與場(chǎng)效應(yīng)管Ml，柵壓自舉單元的兩輸入端分別與時(shí)鐘電路的輸出端KO及外部輸入端連接,外部輸入端輸入信號(hào)VIN至柵壓自舉單兀的一個(gè)輸入端，從而當(dāng)KO輸出為高電平時(shí)，柵壓自舉單元的輸出VO與輸入信號(hào)VIN之間的電勢(shì)差為恒定電壓VC，即V0=VIN+VC，以提高VO的輸出電壓；而當(dāng)KO為低電平時(shí)，V0=0，即輸出VO為低電平，也即通過時(shí)鐘電路控制輸入信號(hào)VIN經(jīng)柵壓自舉單元后的輸出電壓V0。柵壓自舉單元的輸出端與場(chǎng)效應(yīng)管Ml的柵極連接，場(chǎng)效應(yīng)管Ml的源極與外部輸入端連接，當(dāng)VO為高電平時(shí)，場(chǎng)效應(yīng)管Ml對(duì)外部輸入端的輸入信號(hào)VIN進(jìn)行采樣，并通過其漏極輸出V0UT。電容CO的一端與場(chǎng)效應(yīng)管Ml的漏極連接，另一端接地，以將場(chǎng)效應(yīng)管Ml采樣獲得的信號(hào)的電壓保持，也即當(dāng)時(shí)鐘電路的輸出端KO輸出低電平而使VO為低電平時(shí)，場(chǎng)效應(yīng)管Ml已采樣獲得的信號(hào)不會(huì)受影響，而由電容CO保持。在上述過程中，設(shè)定外部輸入的正向輸入為VIN1，反向輸入為VIN2。當(dāng)為正向輸入VINl且KO的輸出由高電平轉(zhuǎn)換為低電平時(shí)，此時(shí)的VO電壓由高電平VIN+VC降到0，使得場(chǎng)效應(yīng)管Ml引入了時(shí)鐘饋 通，其對(duì)采樣信號(hào)電壓的影響為
δ W = - Cp^D^r(vim+vc)(I)
^ P GD Ml 十[ Ο式中CP—eD—mi為正向輸入時(shí)場(chǎng)效應(yīng)管Ml柵漏間的寄生電容。當(dāng)電路采用全差分結(jié)構(gòu)時(shí)，反向輸入與正向輸入的結(jié)構(gòu)相同，則反向輸入VIN2
時(shí)，對(duì)采樣信號(hào)電壓的影響為
^Volttn=- C'N-GD-^ (VIN2 + VC)(2)
^ N GD MI 十 Iq式中由于時(shí)間脈沖由高電平轉(zhuǎn)變?yōu)榈碗娖?，cNJ；D—M1為反向輸入時(shí),場(chǎng)效應(yīng)管Ml柵漏間的寄生電容，因?yàn)檎蜉斎肱c反向輸入時(shí)采樣電路的結(jié)構(gòu)相同，所以Cn eD M1 = Cp gd mi =
CgD—Ml。結(jié)合(I)式及(2)式,貝U差分米樣輸出信號(hào)的動(dòng)態(tài)電壓為
權(quán)利要求1.一種ADC米樣電路,其特征在于,包括一外部輸入端,一與所述外部輸入端相連的米樣電路和輔助電路，一與所述采樣電路相連的時(shí)鐘電路和外部輸出端，一與所述輔助電路相連的時(shí)鐘饋通電路，所述時(shí)鐘饋通電路還分別與所述時(shí)鐘電路和外部輸出端相連。
2.如權(quán)利要求1所述的ADC采樣電路，其特征在于， 所述時(shí)鐘電路具有第一輸出端與第二輸出端，且所述第一輸出端與第二輸出端輸出互補(bǔ)的時(shí)鐘脈沖； 所述米樣電路在所述時(shí)鐘電路的第一輸出端輸出的時(shí)鐘脈沖的控制下，對(duì)所述外部輸入端輸入的信號(hào)進(jìn)行采樣，并將采樣獲得的信號(hào)輸出至所述外部輸出端； 所述輔助電路在所述采樣電路的控制下對(duì)所述外部輸入端輸入的信號(hào)進(jìn)行采樣，并將采樣獲得的信號(hào)保存； 所述時(shí)鐘饋通補(bǔ)償電路在所述時(shí)鐘電路的第二輸出端輸出的時(shí)鐘控制下，將輔助電路采樣獲得的信號(hào)進(jìn)行處理，而產(chǎn)生一個(gè)與采樣電路中的動(dòng)態(tài)電壓方向相反的暫態(tài)補(bǔ)償電壓，并將所述暫態(tài)補(bǔ)償電壓輸出至外部輸出端。
3.如權(quán)利要求2所述的ADC采樣電路，其特征在于，還包括第一電容，所述第一電容的一端與所述第一場(chǎng)效應(yīng)管的漏極連接，另一端接地，以將所述采樣電路采樣獲得的信號(hào)及電壓保存。
4.如權(quán)利要求3所述的ADC采樣電路，其特征在于，所述采樣電路包括第一柵壓自舉單元與第一場(chǎng)效應(yīng)管，所述第一柵壓自舉單元的兩輸入端分別與所述時(shí)鐘電路的第一輸出端及外部輸入端連接，所述第一柵壓自舉單元的輸出端與所述第一場(chǎng)效應(yīng)管的柵極連接，所述第一場(chǎng)效應(yīng)管的源極與外部輸入端連接，所述第一場(chǎng)效應(yīng)管的漏極輸出采樣后的信號(hào)。
5.如權(quán)利要求4所述的ADC采樣電路，其特征在于，所述輔助電路包括第二場(chǎng)效應(yīng)管與第二電容，所述第二場(chǎng)效應(yīng)管的柵極與所述第一場(chǎng)效應(yīng)管的柵極連接，其源極與外部輸入端連接，所述第二場(chǎng)效應(yīng)管在所述采樣電路的控制下對(duì)外部輸入端輸入的信號(hào)進(jìn)行采樣，所述第二電容一端與所述第二場(chǎng)效應(yīng)管的漏極連接，另一端接地，以保存所述第二場(chǎng)效應(yīng)管采樣獲得的信號(hào)及其電壓。
6.如權(quán)利要求5所述的ADC采樣電路，其特征在于，所述時(shí)鐘饋通補(bǔ)償電路包括第三場(chǎng)效應(yīng)管與第二柵壓自舉單元，所述第二柵壓自舉單元的兩輸入端分別與所述時(shí)鐘電路的第二輸出端及第二電容的一端連接，所述第二柵壓自舉單元輸出端與所述第三場(chǎng)效應(yīng)管的柵極連接，所述第三場(chǎng)效應(yīng)管的漏極與源極均與輸出端連接。
7.如權(quán)利要求6所述的ADC采樣電路，其特征在于，所述第一場(chǎng)效應(yīng)管與第二場(chǎng)效應(yīng)管具有相同的參數(shù)。
8.如權(quán)利要求6所述的ADC采樣電路，其特征在于，所述第三場(chǎng)效應(yīng)管的柵漏寄生電容與柵源寄生電容之和與第一場(chǎng)效應(yīng)管的柵漏寄生電容相等。
專利摘要本實(shí)用新型公開了一種ADC采樣電路，其包括一外部輸入端，一與所述外部輸入端相連的采樣電路和輔助電路，一與所述采樣電路相連的時(shí)鐘電路和外部輸出端，一與所述輔助電路相連的時(shí)鐘饋通電路，所述時(shí)鐘饋通電路還分別與所述時(shí)鐘電路和外部輸出端相連。本實(shí)用新型的ADC采樣電路減小了時(shí)鐘饋通效應(yīng)對(duì)信號(hào)采樣的影響，提高了采樣場(chǎng)效應(yīng)管的線性度，降低了ADC采樣電路的諧波失真度，并提高了采樣速度，提高了ADC采樣電路的采樣精度。
文檔編號(hào)H03M1/12GK202906877SQ201220542598
公開日2013年4月24日 申請(qǐng)日期2012年10月23日 優(yōu)先權(quán)日2012年10月23日
發(fā)明者楊保頂 申請(qǐng)人:四川和芯微電子股份有限公司