專(zhuān)利名稱(chēng)：一種用于高壓集成電路的脈沖發(fā)生電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高壓集成電路(HVIC)，尤其涉及高壓集成電路中的信號(hào)從低壓模塊轉(zhuǎn) 移到高壓模塊時(shí)所需的脈沖發(fā)生電路。
背景技術(shù)：
高壓集成電路是一種帶有欠壓保護(hù)、邏輯控制等功能的柵極驅(qū)動(dòng)電路，它將電 力電子與半導(dǎo)體技術(shù)結(jié)合，逐漸取代傳統(tǒng)的分立元件，越來(lái)越多地被應(yīng)用在IGBT、大功率 MOSFET的驅(qū)動(dòng)領(lǐng)域。高壓集成電路的核心部分是通過(guò)控制高壓DMOS的通斷實(shí)現(xiàn)的電平轉(zhuǎn) 換電路，該電路的功能是在同一晶圓上將對(duì)地0 15V的信號(hào)轉(zhuǎn)換成對(duì)地600V 615V的信號(hào)。如圖1所示，電平轉(zhuǎn)換電路的高壓側(cè)供電電源的負(fù)端VS會(huì)對(duì)GND在OV 600V之 間變化，此時(shí)正端VB會(huì)相應(yīng)地對(duì)GND在15V 615V變化，即對(duì)VS保持15V基本不變；通常 不能直接用輸入信號(hào)來(lái)控制高壓DMOS的通斷，而要通過(guò)脈沖發(fā)生器產(chǎn)生脈沖信號(hào)來(lái)控制， 因?yàn)楫?dāng)VS的電壓較高時(shí)，如果高壓DMOS在輸入信號(hào)的整個(gè)高電平時(shí)間內(nèi)都導(dǎo)通，會(huì)造成功 耗過(guò)大，一方面是供電條件不允許，另一方面也很可能造成電路過(guò)熱燒毀。目前應(yīng)用于高壓集成電路的脈沖發(fā)生電路包括上升沿脈沖發(fā)生電路和下降沿脈 沖發(fā)生電路，如圖1所示，為了方便說(shuō)明脈沖發(fā)生電路的工作原理，圖1中還包含了后續(xù)的 電平轉(zhuǎn)換電路所述上升沿脈沖發(fā)生電路101由低壓側(cè)電源供電，所述低壓側(cè)電源的正端為VCC、 負(fù)端為GND，輸入信號(hào)VIN連接非門(mén)104的輸入，所述非門(mén)104的輸出端接PMOS管106、NM0S 管105的柵極、非門(mén)108的輸入端；所述PMOS管106的襯底與源極相連并接到VCC，所述 NMOS管105的襯底與源極相連并接到GND，PMOS管106與NMOS管105的漏極相連并接到 電容107的一端和非門(mén)109的輸入端；所述電容107的另一端與GND相連，所述非門(mén)108的 輸出端、非門(mén)109的輸出端分別連接與非門(mén)110的兩輸入端；所述與非門(mén)110的輸出端同非 門(mén)111的輸入端相連；所述下降沿脈沖發(fā)生電路102由低壓側(cè)電源供電，輸入信號(hào)VIN經(jīng)過(guò)所述非門(mén) 104、非門(mén)108后進(jìn)入PMOS管114、NM0S管113的柵極、非門(mén)118的輸入端；所述PMOS管114 的襯底與源極相連并接到VCC，所述NMOS管113的襯底與源極相連并接到GND，PMOS管114 與NMOS管113的漏極相連并接到電容115的一端和非門(mén)116的輸入端；所述電容115的另 一端與GND相連，所述非門(mén)118的輸出端、非門(mén)116的輸出端分別連接與非門(mén)117的兩輸入 端；所述與非門(mén)117的輸出端同非門(mén)119的輸入端相連。所述電平轉(zhuǎn)換電路由高壓DMOS管112、高壓DMOS管120和高壓區(qū)電路103組成； 所述非門(mén)111的輸出端與所述高壓DMOS管112的柵極相連，高壓DMOS管112的襯底和源 極相連接GND、漏極進(jìn)入高壓區(qū)103 ；所述非門(mén)119的輸出端與所述高壓DMOS管120的柵極 相連，高壓DMOS管120的襯底和源極相連接GND、漏極進(jìn)入高壓區(qū)103 ；所述高壓區(qū)103由 高壓電源供電，所述高壓電源的正端為VB、負(fù)端為VS ；電阻121的一端與所述高壓DMOS管112的漏極、二極管122的陰極、非門(mén)123的輸入端相連；所述電阻121的另一端與VB相連， 所述二極管122的陽(yáng)極與VS相連，所述非門(mén)123的輸出記為0N_0UT ；電阻124的一端與所 述高壓DMOS管120的漏極、二極管125的陰極、非門(mén)126的輸入端相連；所述電阻124的另 一端與VB相連，所述二極管125的陽(yáng)極與VS相連，所述非門(mén)126的輸出記為0FF_0UT。圖1所示的脈沖發(fā)生電路及其后續(xù)電平轉(zhuǎn)換電路的工作方式為(1)當(dāng)VIN開(kāi)始變?yōu)楦唠娖?，上升沿到?lái)，經(jīng)過(guò)所述非門(mén)104的輸出端產(chǎn)生迅速下 降的下降沿；①這時(shí)所述PMOS管106導(dǎo)通而所述NMOS管105截止，由于電容107的存在，可在 V202得到相對(duì)緩慢的上升沿，可在V204得到下降沿滯后于VIN的上升沿?cái)?shù)百納秒的低電 平，記這段時(shí)間為PLUSE_0N;而所述V201迅速下降的下降沿也同時(shí)進(jìn)入所述非門(mén)108，并在 V203處得到幾乎與VIN同步的高電平；V203和V204的信號(hào)經(jīng)過(guò)所述與非門(mén)110后的輸出 V205，會(huì)在PLUSE_0N時(shí)間內(nèi)產(chǎn)生低電平，其余時(shí)間為高電平；V205的信號(hào)經(jīng)過(guò)所述非門(mén)111 后，得到持續(xù)時(shí)間為PLUSE_0N的高電平脈沖，使所述高壓DMOS管112在PLUSE_0N時(shí)間內(nèi) 導(dǎo)通，從而在V207產(chǎn)生相對(duì)于高壓側(cè)電源的低電平脈沖，經(jīng)過(guò)所述非門(mén)123后，就在0N_0UT 產(chǎn)生相對(duì)于高壓側(cè)電源的高電平脈沖。②V203處得到幾乎與VIN同步的高電平使所述PMOS管114截止而所述NMOS管 113導(dǎo)通，雖然有電容115的存在，仍可在V109得到迅速的下降沿，可在V210得到上升沿 幾乎和VIN的上升沿同步的高電平；而所述V203迅速上升的上升沿也同時(shí)進(jìn)入所述非門(mén) 118，并在V208處得到幾乎與VIN同步的低電平；V210和V208的信號(hào)經(jīng)過(guò)所述與非門(mén)117 后，在V211得到的是持續(xù)的高電平，再經(jīng)過(guò)所述非門(mén)119，在V212得到持續(xù)的低電平，從而 使所述高壓DMOS管120在VIN的上升沿以及高電平的持續(xù)時(shí)間內(nèi)都保持截止?fàn)顟B(tài)，V213持 續(xù)為相對(duì)于高壓側(cè)電源的高電平，經(jīng)過(guò)所述非門(mén)126后，0FF_0UT的輸出為相對(duì)于高壓側(cè)電 源的持續(xù)低電平。(2)當(dāng)VIN開(kāi)始變?yōu)榈碗娖?，下升沿到?lái)，經(jīng)過(guò)所述非門(mén)104，V201產(chǎn)生迅速上升 的上升沿；①這時(shí)所述PMOS管106截止而所述NMOS管105導(dǎo)通，雖然有電容107的存在，仍 可在V202得到迅速的下降沿，可在V204得到上升沿幾乎和VIN的下降沿同步的高電平；而 所述V201迅速上升的上升沿也同時(shí)進(jìn)入所述非門(mén)108，并在V203處得到幾乎與VIN同步的 低電平；V203和V204的信號(hào)經(jīng)過(guò)所述與非門(mén)110后，在V205得到的是持續(xù)的高電平，再經(jīng) 過(guò)所述非門(mén)111，在V206得到持續(xù)的低電平，從而使所述高壓DMOS管112在VIN的下降沿 以及低電平的持續(xù)時(shí)間內(nèi)都保持截止?fàn)顟B(tài)，V207持續(xù)為相對(duì)于高壓側(cè)電源的高電平，經(jīng)過(guò) 所述非門(mén)123后，0N_0UT的輸出為相對(duì)于高壓側(cè)電源的持續(xù)低電平。②V203處得到幾乎與VIN同步的低電平使所述PMOS管114導(dǎo)通而所述NMOS管 113截止，由于電容115的存在，可在V209得到相對(duì)緩慢的上升沿，可在V210得到下降沿滯 后于VIN的下降沿?cái)?shù)百納秒的低電平，記這段時(shí)間為PLUSE_0FF ；而所述V203迅速下降的 下降沿也同時(shí)進(jìn)入所述非門(mén)118，并在V208處得到幾乎與VIN同步的高電平；V208和V209 的信號(hào)經(jīng)過(guò)所述與非門(mén)117后的輸出V211，會(huì)在PLUSE_0FF時(shí)間內(nèi)產(chǎn)生低電平，其余時(shí)間為 高電平；V211的信號(hào)經(jīng)過(guò)所述非門(mén)119后，得到持續(xù)時(shí)間為PLUSE_0FF的高電平脈沖，使所 述高壓DMOS管120在PLUSE_0FF時(shí)間內(nèi)導(dǎo)通，從而在V213產(chǎn)生相對(duì)于高壓側(cè)電源的低電平脈沖，經(jīng)過(guò)所述非門(mén)126后，就在0FF_0UT產(chǎn)生相對(duì)于高壓側(cè)電源的高電平脈沖。所描述的信號(hào)從VIN傳送到0N_0UT的波形變化如圖2所示，信號(hào)從VIN傳送到 0FF_0UT的波形變化如圖3所示。從上面的分析可見(jiàn)，目前流行的脈沖發(fā)生電路起作用的關(guān)鍵是脈沖到達(dá)高壓DMOS 的柵極時(shí)，能夠使高壓DMOS導(dǎo)通并在高壓島內(nèi)的非門(mén)輸入端產(chǎn)生相對(duì)于高壓側(cè)電源的低 電平。對(duì)于VS在對(duì)GND在OV 600V變化的場(chǎng)合，是可以做到這一點(diǎn)的。但我們?cè)趹?yīng)用過(guò) 程中發(fā)現(xiàn)，在某些場(chǎng)合，當(dāng)VIN的上升沿到來(lái)的時(shí)候，VS的值不在OV以上，而會(huì)從一個(gè)小于 0(最小可達(dá)-25V左右)的值逐漸上升。這時(shí)就可能出現(xiàn)雖然脈沖已經(jīng)到達(dá)高壓DMOS管， 高壓DMOS也已經(jīng)導(dǎo)通，但是高壓島內(nèi)的非門(mén)輸入端無(wú)法得到低電平的情況。圖4和圖5描述了上述情況。VBS保持在15V，VS與GND(即高壓DMOS的SOURCE) 的壓差VSG有可能大于0，也有可能小于0。圖4表示的是當(dāng)VSG彡0時(shí)的情況高壓DMOS的柵極GATE (V206)產(chǎn)生高電平脈沖信號(hào)時(shí)(通常為15V)，高壓DMOS的 漏極DRAIN(V207)電壓從VB下降VTH，只要使得VTH低于后續(xù)非門(mén)123的低電平閾值(該 閾值一般設(shè)計(jì)為低于VB與VS的中間值)，即可將高壓DMOS的柵極脈沖信號(hào)V206傳進(jìn)高壓 區(qū)內(nèi)。圖5表示的是VSG < 0時(shí)的情況高壓DMOS的柵極GATE (V206)產(chǎn)生高電平脈沖時(shí)，高壓DMOS的漏極DRAIN(V207) 電壓從VB下降VTH，但如圖5所示，此時(shí)的VTH最低也不能低于VB與SOURCE (GND)的電壓 差，當(dāng)VS低于某臨界值VMIN時(shí)，VTH就很可能達(dá)不到后續(xù)非門(mén)123的低電平閾值，導(dǎo)致高 壓DMOS的柵極脈沖信號(hào)V206無(wú)法傳進(jìn)高壓區(qū)內(nèi)。

發(fā)明內(nèi)容
本發(fā)明旨在解決現(xiàn)有技術(shù)的不足，提供一種用于高壓集成電路的脈沖發(fā)生電路， 該電路可以確保在高壓集成電路的高壓側(cè)電源負(fù)端VS小于零的場(chǎng)合，低壓區(qū)信號(hào)也能夠 傳送至高壓區(qū)，從而提高高壓集成電路的可靠性。用于高壓集成電路的脈沖發(fā)生電路，包括上升沿脈沖發(fā)生電路、上升沿VS電壓檢 測(cè)電路、下降沿脈沖發(fā)生電路、電平轉(zhuǎn)換電路輸入信號(hào)VIN連接非門(mén)4的輸入，所述非門(mén)的 輸出連接上升沿脈沖發(fā)生電路；所述上升沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，所述低 壓側(cè)電源的正端為VCC、負(fù)端為GND，上升沿脈沖發(fā)生電路的輸出端一連接下降沿脈沖發(fā)生 電路，上升沿脈沖發(fā)生電路的輸出端二連接上升沿VS電壓檢測(cè)電路；所述上升沿VS電壓檢 測(cè)電路由低壓側(cè)電源進(jìn)行供電，并且與高壓側(cè)電源的負(fù)端VS相連，上升沿VS電壓檢測(cè)電路 的輸出端連接電平轉(zhuǎn)換電路；所述下降沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，其輸出端 連接電平轉(zhuǎn)換電路。其中所述上升沿脈沖發(fā)生電路在輸入信號(hào)VIN的上升沿產(chǎn)生一個(gè)脈沖PLUSE_0N ；所述上升沿VS電壓檢測(cè)電路當(dāng)VS的電壓低于VMIN時(shí)，所述上升沿VS電壓檢測(cè) 電路每經(jīng)過(guò)TPL時(shí)間間隔，就會(huì)向后續(xù)電平轉(zhuǎn)換電路傳送與PLUSE_0N脈沖寬度相同的新脈 沖信號(hào)，直到VS高于某臨界值VMIN ；當(dāng)VS的電壓高于VMIN時(shí)，所述上升沿VS電壓檢測(cè)電路對(duì)后續(xù)電平轉(zhuǎn)換電路的工作不產(chǎn)生影響；所述VMIN是一個(gè)臨界值，VMIN可以通過(guò)以下公式確定VMIN = VINV-VBS+0. 5其中，VINV為非門(mén)723和非門(mén)726的低電平閾值電壓，VBS是高壓側(cè)電源正端VB 與負(fù)端VS的電壓差。VMIN通常是一個(gè)負(fù)值。所述下降沿脈沖發(fā)生電路602在輸入信號(hào)VIN的下升沿產(chǎn)生一個(gè)脈沖PLUSE_ OFF ；一般來(lái)說(shuō)，所述輸入信號(hào)VIN的寬度為10μS量級(jí)，而產(chǎn)生的脈沖PLUSE_0N和 PLUSE_0FF的寬度為IOOns量級(jí)；所述電平轉(zhuǎn)換電路將低壓區(qū)的信號(hào)傳向高壓區(qū)。本發(fā)明提出的用于高壓集成電路的脈沖發(fā)生電路可以確保在高壓集成電路的高 壓側(cè)電源負(fù)端VS小于零的場(chǎng)合，低壓區(qū)信號(hào)也能夠傳送至高壓區(qū)，從而提高高壓集成電路 的可靠性。


圖1傳統(tǒng)的脈沖發(fā)生電路圖2傳統(tǒng)的脈沖發(fā)生電路信號(hào)從VIN傳送到0N_0UT的波形變化圖2傳統(tǒng)的脈沖發(fā)生路信號(hào)從VIN傳送到0FFN_0UT的波形變化圖4傳統(tǒng)的脈沖發(fā)生電路中，VSG彡0時(shí)的情況圖5傳統(tǒng)的脈沖發(fā)生電路中，VSG < 0時(shí)的情況圖6本發(fā)明的新型脈沖發(fā)生電路圖7本發(fā)明的新型脈沖發(fā)生電路具體實(shí)施例圖8本發(fā)明的新型脈沖發(fā)生路信號(hào)從VIN傳送到高壓區(qū)的波形變化
具體實(shí)施例以下結(jié)合附圖7對(duì)本發(fā)明內(nèi)容進(jìn)一步說(shuō)明。附圖7是附圖6的具體實(shí)施例中的一種。用于高壓集成電路的脈沖發(fā)生電路，包括上升沿脈沖發(fā)生電路601、上升沿VS檢 測(cè)電路600，下降沿脈沖發(fā)生電路602、電平轉(zhuǎn)換電路604 所述上升沿脈沖發(fā)生電路601由低壓側(cè)電源供電，所述低壓側(cè)電源的正端為VCC、 負(fù)端為GND，輸入信號(hào)VIN連接非門(mén)704的輸入，所述非門(mén)704的輸出端接PMOS管706、NM0S 管705的柵極、非門(mén)708的輸入端；所述PMOS管706的襯底與源極相連并接到VCC，所述 NMOS管705的襯底與源極相連并接到GND，PMOS管706與NMOS管705的漏極相連并接到 電容707的一端和非門(mén)709的輸入端；所述電容707的另一端與GND相連，所述非門(mén)708的 輸出端、非門(mén)709的輸出端分別連接與非門(mén)710的兩輸入端；所述與非門(mén)710的輸出端同非 門(mén)711的輸入端相連；所述下降沿脈沖發(fā)生電路)602由低壓側(cè)電源供電，輸入信號(hào)VIN經(jīng)過(guò)所述非門(mén) 704、非門(mén)708后進(jìn)入PMOS管714,NMOS管713的柵極、非門(mén)718的輸入端；所述PMOS管714 的襯底與源極相連并接到VCC，所述NMOS管113的襯底與源極相連并接到GND，PM0S管714與NMOS管713的漏極相連并接到電容715的一端和非門(mén)716的輸入端；所述電容715的另 一端與GND相連，所述非門(mén)718的輸出端、非門(mén)716的輸出端分別連接與非門(mén)717的兩輸入 端；所述與非門(mén)717的輸出端同非門(mén)719的輸入端相連。所述上升沿VS檢測(cè)電路600由低壓電源供電，所述非門(mén)711的輸出端同時(shí)連接或 非門(mén)727和或非門(mén)729的一端，所述或非門(mén)727和所述或非門(mén)729的另一端同時(shí)連接延時(shí) 電路734的輸出端；所述或非門(mén)727的輸出端和非門(mén)728的輸入端相連；所述或非門(mén)729的 輸出端和非門(mén)730的輸入端相連，所述非門(mén)730的輸出端與高壓DMOS 731的柵極相連，所 述高壓DM0S731的襯底接地，源極接到電阻732的一端和電壓比較器733的負(fù)端，所述電阻 732的另一端與所述電壓比較器733的正端相連并接到VMIN ；電壓比較器733的輸出端接 到所述延時(shí)電路734的輸入端；所述電平轉(zhuǎn)換電路由高壓DMOS管712、高壓DMOS管720和高壓區(qū)電路703組成； 所述非門(mén)728的輸出端與所述高壓DMOS管712的柵極相連，高壓DMOS管712的襯底和源 極相連接GND、漏極進(jìn)入高壓區(qū)603 ；所述非門(mén)719的輸出端與所述高壓DMOS管720的柵極 相連，高壓DMOS管720的襯底和源極相連接GND、漏極進(jìn)入高壓區(qū)603 ；所述高壓區(qū)603由 高壓電源供電，所述高壓電源的正端為VB、負(fù)端為VS ；電阻721的一端與所述高壓DMOS管 712的漏極、二極管722的陰極、非門(mén)723的輸入端相連；所述電阻721的另一端與VB相連， 所述二極管722的陽(yáng)極與VS相連，所述非門(mén)723的輸出記為0N_0UT ；電阻724的一端與所 述高壓DMOS管720的柵極、二極管725的陰極、非門(mén)726的輸入端相連；所述電阻724的另 一端與VB相連，所述二極管725的陽(yáng)極與VS相連，所述非門(mén)726的輸出記為0FF_0UT。關(guān)于上升沿、下降沿脈沖發(fā)生電路和電平轉(zhuǎn)換電路的工作原理在背景技術(shù)中已經(jīng) 闡述，本處重點(diǎn)說(shuō)明上升VS電壓檢測(cè)電路的工作原理當(dāng)上升沿脈沖發(fā)生電路602產(chǎn)生高脈沖信號(hào)PLUSE_0N(即V814有一個(gè)高脈沖)， 設(shè)計(jì)或非門(mén)727和或非門(mén)729尺寸一致，則無(wú)論V716點(diǎn)的電壓如何，都可使或非門(mén)727和 或非門(mén)729的輸出同時(shí)產(chǎn)生低脈沖，設(shè)計(jì)非門(mén)728和非門(mén)730尺寸一致，可使非門(mén)728和非 門(mén)730的輸出同時(shí)產(chǎn)生高脈沖，從而使高壓DMOS管712和高壓DMOS管731導(dǎo)通情況1、當(dāng)VS的電壓高于VMIN時(shí)高壓DMOS管712的導(dǎo)通使低壓區(qū)的脈沖信號(hào) 傳到高壓區(qū)(這一點(diǎn)前面已經(jīng)說(shuō)明)；此時(shí)上升沿VS檢測(cè)電路的存在對(duì)后續(xù)電平轉(zhuǎn)換電路 不產(chǎn)生影響，原理如下高壓DMOS管731的導(dǎo)通使電流從VS流向VMIN，從而使電壓比較器 733負(fù)端的電壓高于正端，電壓比較器733的輸出為低電平，經(jīng)過(guò)延時(shí)電路734延時(shí)TPL時(shí) 間后，在延時(shí)電路734的輸出端輸出低電平，由于V814在高脈沖過(guò)后也為低電平，所以或非 門(mén)727和或非門(mén)729的輸出同時(shí)為高電平、非門(mén)728和非門(mén)730的輸出同時(shí)為低電平；高壓 DMOS管712和高壓DMOS管731保持截至。情況2、當(dāng)VS的電壓低于VMIN時(shí)高壓DMOS管712導(dǎo)通后在V807處產(chǎn)生的壓降 VTHl不能使低壓區(qū)的脈沖信號(hào)傳到高壓區(qū)(這一點(diǎn)前面已經(jīng)說(shuō)明)，由于上升沿VS檢測(cè)電 路的存在，只要VS低于VMIN，則每經(jīng)過(guò)TPL時(shí)間，就會(huì)產(chǎn)生新的高脈沖信號(hào)PLUSE_0N，直到 VS高于VMIN，原理如下高壓DMOS管731的導(dǎo)通使電流從VMIN流向VS，從而使電壓比較 器733正端的電壓高于負(fù)端，電壓比較器733的輸出為高電平，經(jīng)過(guò)延時(shí)電路734延時(shí)TPL 后，在延時(shí)電路的輸出端輸出高電平，所以或非門(mén)727和或非門(mén)729的輸出同時(shí)為低電平、 非門(mén)728和非門(mén)730的輸出同時(shí)為高電平；高壓DMOS管714和高壓DMOS管731經(jīng)過(guò)TPL后再次導(dǎo)通，在V807處產(chǎn)生的壓降VTH2，如果此時(shí)的VS已經(jīng)上升到VMIN以上，則低壓區(qū)的 脈沖信號(hào)可以傳到高壓區(qū)，而上升沿VS檢測(cè)電路則進(jìn)入所述情況1的工作過(guò)程，圖8的波 形描述了這個(gè)過(guò)程。
權(quán)利要求
用于高壓集成電路的脈沖發(fā)生電路，其特征在于包括上升沿脈沖發(fā)生電路、上升沿VS電壓檢測(cè)電路、下降沿脈沖發(fā)生電路、電平轉(zhuǎn)換電路輸入信號(hào)VIN連接非門(mén)的輸入，所述非門(mén)的輸出連接上升沿脈沖發(fā)生電路；所述上升沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，所述低壓側(cè)電源的正端為VCC、負(fù)端為GND，上升沿脈沖發(fā)生電路的輸出端一連接下降沿脈沖發(fā)生電路，上升沿脈沖發(fā)生電路的輸出端二連接上升沿VS電壓檢測(cè)電路；所述上升沿VS電壓檢測(cè)電路由低壓側(cè)電源進(jìn)行供電，并且與高壓側(cè)電源的負(fù)端VS相連，上升沿VS電壓檢測(cè)電路的輸出端連接電平轉(zhuǎn)換電路；所述下降沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，其輸出端連接電平轉(zhuǎn)換電路。
2.如權(quán)利要求1所述脈沖發(fā)生電路，其特征在于所述上升沿脈沖發(fā)生電路在輸入信號(hào)VIN的上升沿產(chǎn)生一個(gè)脈沖PLUSE_0N ； 所述上升沿VS電壓檢測(cè)電路當(dāng)VS的電壓低于VMIN時(shí)，所述上升沿VS電壓檢測(cè)電路 每經(jīng)過(guò)TPL時(shí)間間隔，就會(huì)向后續(xù)電平轉(zhuǎn)換電路傳送與PLUSE_0N脈沖寬度相同的新脈沖信 號(hào)，直到VS高于某臨界值VMIN ；當(dāng)VS的電壓高于VMIN時(shí)，所述上升沿VS電壓檢測(cè)電路對(duì) 后續(xù)電平轉(zhuǎn)換電路的工作不產(chǎn)生影響；所述下降沿脈沖發(fā)生電路在輸入信號(hào)VIN的下升沿產(chǎn)生一個(gè)脈沖PLUSE_0FF ； 所述電平轉(zhuǎn)換電路將低壓區(qū)的信號(hào)傳向高壓區(qū)。
全文摘要
用于高壓集成電路的脈沖發(fā)生電路，包括上升沿脈沖發(fā)生電路、上升沿VS電壓檢測(cè)電路、下降沿脈沖發(fā)生電路、電平轉(zhuǎn)換電路輸入信號(hào)VIN連接非門(mén)的輸入，非門(mén)輸出連接上升沿脈沖發(fā)生電路；上升沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，上升沿脈沖發(fā)生電路輸出端一連接下降沿脈沖發(fā)生電路，上升沿脈沖發(fā)生電路輸出端二連接上升沿VS電壓檢測(cè)電路；上升沿VS電壓檢測(cè)電路由低壓側(cè)電源進(jìn)行供電，并且與高壓側(cè)電源負(fù)端相連，上升沿VS電壓檢測(cè)電路輸出端連接電平轉(zhuǎn)換電路；下降沿脈沖發(fā)生電路由低壓側(cè)電源進(jìn)行供電，其輸出端連接電平轉(zhuǎn)換電路。該脈沖發(fā)生電路可以確保在高壓集成電路的高壓側(cè)電源負(fù)端小于零的場(chǎng)合，低壓區(qū)信號(hào)也能夠傳送至高壓區(qū)。
文檔編號(hào)H03K19/0175GK101969304SQ20101027728
公開(kāi)日2011年2月9日 申請(qǐng)日期2010年9月9日 優(yōu)先權(quán)日2010年9月9日
發(fā)明者馮宇翔, 吳美飛 申請(qǐng)人:杭州士蘭微電子股份有限公司