專利名稱：采用運(yùn)算放大器共享的低功耗流水線模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路技術(shù)領(lǐng)域，具體涉及一種采用運(yùn)算放大器共享的低功耗流水線模數(shù) 轉(zhuǎn)換器 背景技術(shù)高速度、低功耗模數(shù)轉(zhuǎn)換器的設(shè)計(jì)是如今混合信號(hào)系統(tǒng)芯片設(shè)計(jì)中的總體發(fā)展趨勢(shì)， 它在數(shù)據(jù)通信、液晶顯示驅(qū)動(dòng)、SOC系統(tǒng)、10/100兆以太網(wǎng)等方面都有著廣泛的應(yīng)用。在眾多種類的模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)中，流水線結(jié)構(gòu)以其在速度、精度和功耗方面的折衷優(yōu)勢(shì) 而成為首要選擇。流水線結(jié)構(gòu)的基本思想是把總體的轉(zhuǎn)換精度要求平均分配到每一級(jí)，再將每級(jí)輸出合并成為最終的轉(zhuǎn)換結(jié)果。圖1是一個(gè)傳統(tǒng)每級(jí)1.5位的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖，流水線每一級(jí)的結(jié)構(gòu)和功能都相同。每一級(jí)子模塊都將前一級(jí)的輸出作為本級(jí)子模數(shù)轉(zhuǎn)換器的輸入，并同時(shí)量化出2位的數(shù)字信號(hào)。每級(jí)量化的數(shù)字信號(hào)一方面作為本級(jí)的輸出，另一方面作為數(shù)模轉(zhuǎn)換器(DAC)的輸入，使得DAC的輸出產(chǎn)生對(duì)應(yīng)于這2位數(shù)字信號(hào)的模擬信號(hào)，然后從本級(jí)的輸入信號(hào)中減去DAC的輸出信號(hào)，再乘以2倍因子作為本級(jí)輸出，也即下一級(jí)的輸入。每級(jí)的傳輸曲線有兩個(gè)量化閾值電壓，分別為正負(fù)參考電壓的1/4倍(+VR/4和-VR/4)，通過(guò)兩個(gè)比較器產(chǎn)生兩位的數(shù)字輸出，系統(tǒng)每級(jí)的余量轉(zhuǎn)移曲線如圖2所示。2位輸出數(shù)據(jù)中有1位冗余，這l位冗余數(shù)字輸出用于校正比較器的輸入失調(diào)，提高模數(shù)轉(zhuǎn)換器的精度。對(duì)于傳統(tǒng)的1.5比特每級(jí)流水線模數(shù)轉(zhuǎn)換器，要求達(dá)到n比特轉(zhuǎn)換精度的話，需要流水線n-l級(jí)和一個(gè)采樣保持級(jí)。 一般最后一級(jí)流水線用兩位全并行模數(shù)轉(zhuǎn)換器，這樣傳統(tǒng)的n位模數(shù)轉(zhuǎn)換器就需要n-1個(gè)運(yùn)算放大器，并且前后兩級(jí)的運(yùn)算放大器是交替工作的，他們占據(jù)了整個(gè)模數(shù)轉(zhuǎn)換器的主要功耗。為了減少功耗，可以將流水線中前后兩級(jí)的運(yùn)算放大器共享。在兩相互不交迭的時(shí)鐘控制下分別交替地為前后兩級(jí)工作。不過(guò)共享運(yùn)算放大器會(huì)積累電荷，影響精度，增加了設(shè)計(jì)難度。 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種采用運(yùn)算放大器共享的低功耗高速流水線模數(shù)轉(zhuǎn)換器，以 克服現(xiàn)有高速模數(shù)轉(zhuǎn)換器的功耗大的問(wèn)題。本發(fā)明設(shè)計(jì)的模數(shù)轉(zhuǎn)換器，由輸入采樣保持電路7， 6級(jí)余量增益電路8、 9、 10、 11，1級(jí)2位全并行模數(shù)轉(zhuǎn)換器12，用于運(yùn)算放大器共享的切換開(kāi)關(guān)l、 2、 4、 5， l'、 2'、 4'、 5'， 6個(gè)子模數(shù)轉(zhuǎn)換器17、 18、 19、 20， 6個(gè)子數(shù)模轉(zhuǎn)換器13 16，流水線輸出時(shí)鐘同步 電路21和數(shù)字校正電路22構(gòu)成，其結(jié)構(gòu)見(jiàn)圖3所示，圖中電路系統(tǒng)中間的流水線結(jié)構(gòu)省 略。采樣保持電路7和6級(jí)余量增益電路依次相連，最后一級(jí)為2位全并模數(shù)轉(zhuǎn)換器12 每級(jí)余量增益電路的輸入端依次與各級(jí)子模數(shù)轉(zhuǎn)換器相連，各級(jí)子模數(shù)轉(zhuǎn)換器又依次分別 與對(duì)應(yīng)的各級(jí)子數(shù)模轉(zhuǎn)換器相連，各子模數(shù)轉(zhuǎn)換器均有兩個(gè)閾值電壓，得到2位數(shù)字輸出， 經(jīng)過(guò)后級(jí)數(shù)據(jù)校正，從而得到實(shí)際結(jié)果。6個(gè)子模數(shù)轉(zhuǎn)換器只需要3個(gè)運(yùn)算放大器，連續(xù) 的兩級(jí)共用一個(gè)運(yùn)算放大器，如第8、 9級(jí)共用運(yùn)算放大器3，第10、 ll級(jí)共用運(yùn)算放大 器6，共產(chǎn)生12位需校正的數(shù)據(jù)，與最后一級(jí)2位全并行模數(shù)轉(zhuǎn)換器12的2位輸出一起 經(jīng)過(guò)輸出時(shí)鐘同步電路21后得到14位數(shù)據(jù)，這14位數(shù)據(jù)經(jīng)過(guò)數(shù)字校正電路22進(jìn)行數(shù)字 校正，得到最后的8位量化輸出。采樣保持電路7在流水線結(jié)構(gòu)最前端，對(duì)輸入信號(hào)進(jìn)行 采樣，提高模數(shù)轉(zhuǎn)換器處理高頻信號(hào)的能力，保持信號(hào)成為階梯的穩(wěn)定值，從而降低對(duì)第 1級(jí)余量增益電路和比較器的要求，同時(shí)調(diào)整信號(hào)幅度以便于后級(jí)量化。本發(fā)明中，采樣保持電路7采用柵壓自舉的采樣開(kāi)關(guān)技術(shù)和電荷充分布式采樣保持結(jié) 構(gòu)，以提高信號(hào)輸入的共模電壓范圍和線性度。圖4是采樣保持電路結(jié)構(gòu)示意圖，電路在 雙相非交疊時(shí)鐘下工作。在前半周期時(shí)鐘內(nèi)，開(kāi)關(guān)23 28導(dǎo)通，開(kāi)關(guān)29、 30、 35斷開(kāi)， 通過(guò)開(kāi)關(guān)23、 24對(duì)輸入信號(hào)進(jìn)行采樣，電荷存儲(chǔ)到電容31、 32上；后半周期時(shí)鐘內(nèi)，開(kāi) 關(guān)23 28斷開(kāi)，開(kāi)關(guān)29、 30、 35導(dǎo)通，電容31、 32上的電荷轉(zhuǎn)移分布到電容33、 34上， 存儲(chǔ)在電容上的電荷使運(yùn)放為閉環(huán)工作狀態(tài)，對(duì)輸入信號(hào)進(jìn)行保持處理。柵壓自舉MOS管開(kāi)關(guān)23、 24的性能決定了信號(hào)的采樣精度和輸入帶寬。對(duì)于輸入信 號(hào)頻率高的采樣情況，需要保證足夠大的RC輸入帶寬，以及高頻輸入信號(hào)下的采樣線性 度。若采用一般的MOS管作為采樣開(kāi)關(guān)，在其導(dǎo)通時(shí)，輸入信號(hào)經(jīng)源極通過(guò)溝道流至漏 極，其導(dǎo)通電阻與柵源電壓有關(guān)；當(dāng)輸入信號(hào)幅度變化時(shí)，柵源電壓隨之發(fā)生改變，導(dǎo)通 電阻不恒定，引起信號(hào)的非線性失真，嚴(yán)重影響了電路性能。因此，本發(fā)明采用了創(chuàng)新的 柵壓自舉采樣開(kāi)關(guān)的技術(shù)，如圖5所示。通過(guò)電荷泵自舉使得采樣開(kāi)關(guān)51的柵極電壓踉 隨著輸入電壓(源極電壓)而變化，保持柵源電壓的恒定，使得導(dǎo)通電阻幾乎不隨輸入電 壓變化而改變，減小電路的非線性失真，極大改進(jìn)了高頻輸入信號(hào)的動(dòng)態(tài)性能。這里相對(duì) 傳統(tǒng)的柵壓自舉采用開(kāi)關(guān)如圖6，增加了兩個(gè)MOS管52、 53，這兩個(gè)管子主要為了提高 開(kāi)關(guān)的導(dǎo)通速度，在MOS管46、 50還沒(méi)導(dǎo)通時(shí)MOS管52和53先導(dǎo)通，加快了 MOS 管50、 51柵端電壓的升高，從而使MOS管51的導(dǎo)通速度相對(duì)傳統(tǒng)圖6自舉采樣開(kāi)關(guān)提 高了 0.02至0.3ns，這對(duì)于100MHz以上采用速率的模數(shù)轉(zhuǎn)換器來(lái)說(shuō)相當(dāng)可觀。運(yùn)放36的增益和帶寬決定了信號(hào)的保持精度。全差分輸入的增益自舉折疊式共源共柵結(jié)構(gòu)的運(yùn)放在較低功耗下可以達(dá)到大帶寬、高增益、穩(wěn)定的頻率特性以及半周期內(nèi)的建立時(shí)間和建立精度等性能要求。采用全差分運(yùn)算放大器56、 57代替?zhèn)鹘y(tǒng)的四個(gè)套筒式共源共柵結(jié)構(gòu)運(yùn)算放大器作為自舉運(yùn)算放大器，在面積和功耗上得到了一定量的減小。


圖l傳統(tǒng)流水線模數(shù)轉(zhuǎn)換器概念的結(jié)構(gòu)框圖。圖2流水線模數(shù)轉(zhuǎn)換的轉(zhuǎn)換曲線。圖3本發(fā)明中的流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)圖。圖4本發(fā)明中流水線模數(shù)轉(zhuǎn)換器的采樣保持電路。圖5本發(fā)明中采樣保持電路使用的柵壓自舉的采樣開(kāi)關(guān)。圖6傳統(tǒng)采樣保持電路使用的柵壓自舉的采樣開(kāi)關(guān)。圖7采樣保持電路中使用的帶增益自舉折疊式共源共柵運(yùn)放。圖中標(biāo)號(hào)1 2， 4 5為共享運(yùn)算放大器3、 6的切換開(kāi)關(guān)，7為采樣保持電路，8 11為余量增益電路，12為兩位全并行模數(shù)轉(zhuǎn)換電路，13 16為子數(shù)模轉(zhuǎn)換器，17 20為子模數(shù)轉(zhuǎn)換器，21為時(shí)鐘同步電路，22為數(shù)字校正電路，23 30為開(kāi)關(guān)，31 34為采樣保持電容，36為采樣保持電路中的運(yùn)算放大器，35、 37 53、 58 66、 69 70、 76 85、86 95為MOS管，54 55為時(shí)鐘信號(hào)，56 57為增益自舉電路。
具體實(shí)施方式
下面結(jié)合附圖進(jìn)一步描述本發(fā)明。模數(shù)轉(zhuǎn)換器71由輸入采樣保持電路7，用于共享運(yùn)算放大器3、6的切換開(kāi)關(guān)1 2，4 5， 6級(jí)余量增益電路8 11， 1級(jí)兩位全并行模數(shù)轉(zhuǎn)換器12，子模數(shù)轉(zhuǎn)換器17 20，子數(shù) 模轉(zhuǎn)換器13 16，流水線輸出同步電路21和數(shù)字校正電路22構(gòu)成，其電路框圖如圖3所 示。位于輸入端的采樣保持電路7通過(guò)柵壓自舉開(kāi)關(guān)采樣輸入信號(hào)后，釆用閉環(huán)增益為1 的運(yùn)放進(jìn)行信號(hào)保持，其輸出由子模數(shù)轉(zhuǎn)換器14量化產(chǎn)生兩位數(shù)字輸出；同時(shí)余量增益 電路8也采樣這一輸出，將采樣電壓放大兩倍后與子數(shù)模轉(zhuǎn)換器13的轉(zhuǎn)換結(jié)果相減作為 下一級(jí)余量增益電路和子模數(shù)轉(zhuǎn)換器的輸入。子模數(shù)轉(zhuǎn)換器17在產(chǎn)生兩位量化數(shù)字輸出 的同時(shí)還生成3位的控制信號(hào)用以選擇子模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換電壓。后面5級(jí)流水線結(jié)構(gòu)與 第一級(jí)子電路結(jié)構(gòu)和功能均相同。最后一級(jí)12為標(biāo)準(zhǔn)的兩位全并行模數(shù)轉(zhuǎn)換器，包括三 個(gè)閾值電壓，產(chǎn)生兩位不帶校正的輸出；而前面各級(jí)的子模數(shù)轉(zhuǎn)換器只有兩個(gè)閾值電壓， 產(chǎn)生的兩位輸出，其中有一位是冗余量，用以進(jìn)行數(shù)字校正。產(chǎn)生的14位數(shù)據(jù)通過(guò)時(shí)鐘 同步電路21實(shí)現(xiàn)同步數(shù)據(jù)。最后，由數(shù)字校正電路22得到最終8位數(shù)據(jù)。其中，采樣保持電路72由開(kāi)關(guān)23 30, 35，電容31 34，運(yùn)算放大器36構(gòu)成。其結(jié) 構(gòu)框圖如圖4所示。前半時(shí)鐘相位有效時(shí)，輸入共模電壓通過(guò)開(kāi)關(guān)25、 26與運(yùn)放36的輸 入端連接，并同時(shí)連接電容31 34的頂極板，輸出共模電壓通過(guò)開(kāi)關(guān)27、 28與電容33、 34底級(jí)板相連，輸入信號(hào)通過(guò)開(kāi)關(guān)23、 24輸入，將電荷存儲(chǔ)在電容31、 32上；開(kāi)關(guān)25、 26比開(kāi)關(guān)23、 24提早關(guān)斷，使得電容31、 32的頂極板懸空，這樣可以消除MOS開(kāi)關(guān)固 有的電荷注入和時(shí)鐘饋通效應(yīng)。后半時(shí)鐘相位有效時(shí)，開(kāi)關(guān)23 28斷開(kāi)，電容33、 34通 過(guò)導(dǎo)通的開(kāi)關(guān)29、 30連接到輸出端，從而進(jìn)行信號(hào)的保持處理。采樣保持電路中開(kāi)關(guān)23、 24是柵壓自舉的開(kāi)關(guān)，如圖5所示。NMOS管37的源端、 NMOS管44的源端、NMOS管54的源端接地，PMOS管39的漏端、PMOS管38的漏端、 PMOS管42的漏端、NMOS管49的柵端、NMOS管49的柵端和NMOS管53的漏端接 正電源，NMOS管37的漏和PMOS管39的源以及電容40的底級(jí)板相連，NMOS管37 的柵級(jí)、PMOS管39的柵極、PMOS管43的柵極、NMOS管45的柵級(jí)、NMOS管53的 柵級(jí)與時(shí)鐘輸入54相連，NMOS管44的柵端、PMOS管52的柵端、NMOS管48的柵端 與時(shí)鐘輸入55相連，時(shí)鐘54和時(shí)鐘55是兩相不交疊時(shí)鐘，PMOS管42的柵、PMOS 管38的源和電容40的上極板相連，PMOS管42的源端、PMOS管46的源端及襯底和電 容41的上極板相連，NMOS管45的源端、NMOS管44的漏端、NMOS管47的源端、 NMOS管50的漏端和PMOS管52的源端相連，PMOS管43的漏端、NMOS管45的漏端、 NMOS管47的漏端和PMOS管46的柵端相連，PMOS管46的漏端、NMOS管53的漏端、 NMOS管50的柵端、NMOS管的柵端相連，PMOS管52的漏端、NMOS管50的源端、 NMOS管51的漏端和輸入信號(hào)相連，NMOS管53的源端、NMOS管49的源端和NMOS 管48的漏端相連，NMOS管51的源端作為輸出端，NMOS管37、 38、 42、 44、 45、 47、 48 51、 53的襯底接地，PMOS管39、 43、 52的襯底接正電源。柵壓自舉開(kāi)關(guān)73中，時(shí) 鐘信號(hào)54、 55為與采樣保持電路相同的雙相不交疊時(shí)鐘。在時(shí)鐘54有效時(shí)，開(kāi)關(guān)37、 38 導(dǎo)通，將電容32充電至VDD;時(shí)鐘55有效時(shí)，開(kāi)關(guān)37斷開(kāi)，開(kāi)關(guān)39、 42導(dǎo)通，通過(guò)電 容40將MOS管42的柵極電壓自舉到兩倍VDD，使MOS管42導(dǎo)通，從而在電容41的 兩極板間累積VDD的電壓，在下一個(gè)時(shí)鐘55有效時(shí)，MOS管50、 52、 53導(dǎo)通，使MOS 管50、 51的柵極通過(guò)MOS管49立即上升到VDD,同時(shí)將輸入信號(hào)VIN加在電容41的底 極板，再通過(guò)導(dǎo)通的PMOS管46將采樣管51的柵極電壓抬高到VIN+VDD，從而保證柵 源電壓值基本恒定在VDD，不受輸入信號(hào)的影響。為了克服MOS管42、 44、 46管的寄 生電容及采樣MOS管51、 50的柵電容影響，MOS管41要取較大的電容值以保證足夠的 自舉電壓。MOS管47、 49是基于器件可靠性的考慮而加入的，不影響電路的功能。MOS管44的溝道長(zhǎng)度可以取較大值以減小放電通路的導(dǎo)通電阻，MOS管49溝道長(zhǎng)度不能取 的過(guò)小，以免由于漏源電壓過(guò)大而擊穿的可能性。采樣保持電路中，運(yùn)算放大器為增益自舉的折疊式共源共柵運(yùn)放，由P型負(fù)載管58、 65、 66,差分輸入對(duì)管69 70， N型負(fù)載管61、 62，共柵管59 60， 63 64，以及自舉電 路56、 57組成，管67連接固定偏置電壓，管68連接共模反饋電壓。自舉電路56、 57也 是折疊差分運(yùn)算放大器，它通過(guò)與共刪管59、 64和60、 63組成封閉反饋環(huán)路以進(jìn)一步增 加輸出阻抗，使得總運(yùn)算放大器以較低功耗實(shí)現(xiàn)了高增益和大帶寬的要求，保證了整體電 路的采樣保持精度。自舉電路56由MOS管76 85組成，其中PMOS管76、 77、 81、 82的襯底全部接正 電源電壓，NMOS管78 80、 83 85的襯底全部接地。NMOS管83的源端、NMOS管 84的源端和NMOS管85的源端與地相連。PMOS管76的源端、PMOS管77的源端、PMOS 管80的源端與正電源電壓相連。NMOS管78-80的源端和NMOS管84的漏端相連，PMOS 管77的漏端、NMOS管78的漏端和PMOS管81的源端相連，PMOS管76的漏端、NMOS 管79的漏端和PMOS管82的源端相連，NMOS管83、 85的漏端分別與PMOS管81、 82 的漏端相連作為兩端輸出，NMOS管83 85的柵級(jí)、PMOS管80的柵級(jí)、PMOS管81、 82的柵級(jí)各連接不同的固定偏置電壓，NMOS管78和79作為輸入對(duì)管其柵級(jí)連接輸入信 號(hào)。自舉電路57由MOS管86 95組成，其中PMOS管86~88、 91 93的襯底全部接正 電源電壓，NMOS管89、 90、 94、 95的襯底全部接地。NMOS管94的源端、NMOS管 95、 PMOS管92的漏端與地相連。PMOS管86的源端、PMOS管87的源端、PMOS管 88的源端與正電源電壓相連。PMOS管91-93的源端和PMOS管86的漏端相連，NMOS 管94的漏端、PMOS管90的漏端和NMOS管89的源端相連，NMOS管95的漏端、NMOS 管90的源端和PMOS管91的漏端相連，NMOS管89、 90的漏端分別與PMOS管87、 88 的漏端相連作為兩端輸出，PMOS管86 88的柵級(jí)、PMOS管92的柵級(jí)、PMOS管89、 卯的柵級(jí)各連接不同的固定偏置電壓，NMOS管90和91作為輸入對(duì)管其柵級(jí)連接輸入信 號(hào)
權(quán)利要求
1、一種采用運(yùn)算放大器共享的低功耗流水線模數(shù)轉(zhuǎn)換器，其特征在于由輸入采樣保持電路(7)，6級(jí)余量增益電路(8、9、10、11)，1級(jí)2位全并行模數(shù)轉(zhuǎn)換器(12)，用于運(yùn)算放大器共享的切換開(kāi)關(guān)(1、2、4、5，1’、2’、4’、5’)，6個(gè)子模數(shù)轉(zhuǎn)換(17、18、19、20)，6個(gè)子數(shù)模轉(zhuǎn)換器(13～16)，流水線輸出時(shí)鐘同步電路(21)和數(shù)字校正電路(22)構(gòu)成；采樣保持電路(7)和6級(jí)余量增益電路依次相連，最后一級(jí)為2位全并模數(shù)轉(zhuǎn)換器(12)，每級(jí)余量增益電路的輸入端依次與各級(jí)子模數(shù)轉(zhuǎn)換器相連，各級(jí)子模數(shù)轉(zhuǎn)換器又依次分別與對(duì)應(yīng)的各級(jí)子數(shù)模轉(zhuǎn)換器相連，各子模數(shù)轉(zhuǎn)換器均有兩個(gè)閾值電壓，得到2位數(shù)字輸出，經(jīng)過(guò)后級(jí)數(shù)據(jù)校正，從而得到實(shí)際結(jié)果；6個(gè)子模數(shù)轉(zhuǎn)換器只需要3個(gè)運(yùn)算放大器，連續(xù)的兩級(jí)共用一個(gè)運(yùn)算放大器，共產(chǎn)生12位需校正的數(shù)據(jù)，與最后一級(jí)2位全并行模數(shù)轉(zhuǎn)換器(12)的2位輸出一起經(jīng)過(guò)輸出時(shí)鐘同步電路(21)后得到14位數(shù)據(jù)，這14位數(shù)據(jù)經(jīng)過(guò)數(shù)字校正電路(22)進(jìn)行數(shù)字校正，得到最后的8位量化輸出。
2、 根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于所述采樣保持電路(72)由開(kāi)關(guān)(23 30， 35)，電容(31 34)，運(yùn)算放大器(36)構(gòu)成；前半時(shí)鐘相位有效時(shí)，輸入共模電壓 通過(guò)開(kāi)關(guān)(25、 26)與運(yùn)放(36)的輸入端連接，并同時(shí)連接電容(31 34)的頂極板， 輸出共模電壓通過(guò)開(kāi)關(guān)(27、 28)與電容(33、 34)底級(jí)板相連，輸入信號(hào)通過(guò)開(kāi)關(guān)(23、 24)輸入，將電荷存儲(chǔ)在電容(31、 32)上；開(kāi)關(guān)(25、 26)比開(kāi)關(guān)(23、 24)提早關(guān)斷， 使得電容(31、 32)的頂極板懸空；后半時(shí)鐘相位有效時(shí)，開(kāi)關(guān)(23 28)斷開(kāi)，電容(33、 34)通過(guò)導(dǎo)通的開(kāi)關(guān)(29、 30)連接到輸出端，從而進(jìn)行信號(hào)的保持處理。
3、 根據(jù)權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其特征在于所述的開(kāi)關(guān)(23、 24)為柵壓自舉 的開(kāi)關(guān)，其中，剛0S管(37)的源端、NM0S管(44)的源端、NM0S管(54)的源端接地， PM0S管(39)的漏端、PM0S管(38)的漏端、PM0S管(42)的漏端、NM0S管(49)的柵 端、NM0S管(49)的柵端和NM0S管(53)的漏端接正電源，NM0S管(37)的漏和PM0S 管(39)的源以及電容(40)的底級(jí)板相連，陋0S管(37)的柵級(jí)、PMOS管(39)的柵 極、PM0S管(43)的柵極、醒OS管(45)的柵級(jí)、麗OS管(53)的柵級(jí)與時(shí)鐘輸入(54) 相連，麗0S管(44)的柵端、PMOS管(52)的柵端、NM0S管(48)的柵端與時(shí)鐘輸入(55) 相連，時(shí)鐘(54)和時(shí)鐘((55))是兩相不交疊時(shí)鐘，PMOS管(42)的柵、PMOS管(38) 的源和電容(40)的上極板相連，PM0S管(42)的源端、PMOS管(46)的源端及襯底和 電容(41)的上極板相連，薩OS管(45)的源端、NMOS管(44)的漏端、NM0S管(47) 的源端、NM0S管(50)的漏端和PMOS管(52)的源端相連，PMOS管(43)的漏端、NMOS 管(45)的漏端、NM0S管(47)的漏端和PM0S管(46)的柵端相連，PMOS管(46)的漏端、函0S管(53)的漏端、固0S管(50)的柵端、NMOS管的柵端相連，PM0S管(52)的 漏端、NM0S管(50)的源端、NM0S管(51)的漏端和輸入信號(hào)相連，蘭OS管(53)的源 端、蘭0S管(49)的源端和NMOS管(48)的漏端相連，剛OS管(51)的源端作為輸出端， 麗0S管(37、 38、 42、 44、 45、 47、 48 51、 53)的襯底接地，PMOS管(39、 43、 52) 的襯底接正電源。
4、根據(jù)權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其特征在于所述的運(yùn)算放大器(3)為增益自 舉的折疊式共源共柵運(yùn)放，由P型負(fù)載管(58、 65、 66),差分輸入對(duì)管(69 70)， N型 負(fù)載管(61、 62)，共柵管(59 60， 63 64)，以及自舉電路(56、 57)組成，管(67) 連接固定偏置電壓，管(68)連接共模反饋電壓，自舉電路(56、 57)也是折疊差分運(yùn)算 放大器，它通過(guò)與共刪管(59、 64和60、 63)組成封閉反饋環(huán)路。
全文摘要
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體為一種采用運(yùn)算放大器共享的低功耗流水線模數(shù)轉(zhuǎn)換器。該模數(shù)轉(zhuǎn)換器由輸入采樣保持電路，6級(jí)余量增益電路，1級(jí)2位全并行模數(shù)轉(zhuǎn)換器，用于運(yùn)算放大器共享的切換開(kāi)關(guān)，6個(gè)子模數(shù)轉(zhuǎn)換器，6個(gè)子數(shù)模轉(zhuǎn)換器，流水線輸出時(shí)鐘同步電路和數(shù)字校正電路構(gòu)成；采樣保持電路和6級(jí)余量增益電路依次相連，最后一級(jí)為2位全并模數(shù)轉(zhuǎn)換器每級(jí)余量增益電路的輸入端依次與各級(jí)子模數(shù)轉(zhuǎn)換器相連；連續(xù)的兩級(jí)共用一個(gè)運(yùn)算放大器；經(jīng)過(guò)輸出時(shí)鐘同步電路后得到14位數(shù)據(jù)，再經(jīng)過(guò)數(shù)字校正電路進(jìn)行數(shù)字校正，得到最后的8位量化輸出。本模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)高速度、低功耗。
文檔編號(hào)H03F3/45GK101277112SQ20081003744
公開(kāi)日2008年10月1日 申請(qǐng)日期2008年5月15日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者任俊彥, 聯(lián) 李, 范明俊, 俊 許 申請(qǐng)人:復(fù)旦大學(xué)