專利名稱：時(shí)鐘合成方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)中的時(shí)鐘技術(shù)，特別涉及一種時(shí)鐘合成方法及系統(tǒng)。
背景技術(shù)：
隨著測(cè)試測(cè)量技術(shù)的發(fā)展，對(duì)于測(cè)試激勵(lì)信號(hào)的要求愈來(lái)愈高。在很多的測(cè)試場(chǎng)合要求輸入激勵(lì)的時(shí)鐘信號(hào)的性能是可控的，或者是可預(yù)置的。如圖1所示，輸入激勵(lì)的時(shí)鐘信號(hào)按照實(shí)線描繪的趨勢(shì)變化，而輸出響應(yīng)則需要按照虛線描述的趨勢(shì)變化。再如要驗(yàn)證數(shù)字系統(tǒng)設(shè)計(jì)的時(shí)序容限時(shí)就要求對(duì)信號(hào)在現(xiàn)有的固定時(shí)序關(guān)系上改變其時(shí)延關(guān)系等。因此，性能可調(diào)、可控以及可預(yù)置的信號(hào)發(fā)生器已成為驗(yàn)證系統(tǒng)設(shè)計(jì)容差容錯(cuò)性能的一個(gè)重要手段和衡量指標(biāo)。
通過(guò)傳統(tǒng)的硬件模擬鎖相環(huán)電路可以控制輸出時(shí)鐘相對(duì)于輸入時(shí)鐘的相位差，從而達(dá)到對(duì)輸入時(shí)鐘進(jìn)行相位拉偏的功能。圖2所示為傳統(tǒng)的硬件模擬鎖相環(huán)功能框圖，圖中所示虛線框?yàn)橛性幢壤e分電路，用于實(shí)現(xiàn)環(huán)路濾波功能，其中，通過(guò)調(diào)節(jié)該有源比例積分電路中的運(yùn)算放大器正向輸入端的可調(diào)電阻R1，可實(shí)現(xiàn)對(duì)運(yùn)算放大器的比較電壓的調(diào)整，再配合具有鑒相或鑒頻功能的數(shù)字鑒相/鑒頻器(PD/PF)及壓控振蕩器(VCO)，由此可達(dá)到輸出時(shí)鐘跟蹤輸入時(shí)鐘且同時(shí)對(duì)輸出時(shí)鐘的相位或頻率進(jìn)行調(diào)節(jié)的效果。但由于傳統(tǒng)的硬件模擬鎖相環(huán)電路受分立元器件以及模擬環(huán)路濾波器(即有源比例積分電路)的影響，環(huán)路的帶寬較窄，所受調(diào)節(jié)范圍的限制太大，且可調(diào)電阻的調(diào)節(jié)精度亦較差，無(wú)法實(shí)現(xiàn)時(shí)鐘性能可預(yù)置和復(fù)雜性能的組合調(diào)節(jié)功能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種時(shí)鐘合成方法及系統(tǒng)，以解決現(xiàn)有技術(shù)中硬件模擬鎖相環(huán)電路因受分立元器件以及模擬環(huán)路濾波器的影響，存在調(diào)節(jié)范圍的受限制和調(diào)節(jié)精度較差的問(wèn)題。
為解決上述問(wèn)題，本發(fā)明提供以正技術(shù)方案一種時(shí)鐘合成方法，包括下述步驟A、鑒相/鑒頻器對(duì)參考時(shí)鐘和反饋時(shí)鐘進(jìn)行比較，得到參考時(shí)鐘和反饋時(shí)鐘之間的相位或/和頻率誤差；B、微處理器將所述誤差與預(yù)期時(shí)鐘性能所對(duì)應(yīng)的誤差控制量相減，并對(duì)相減結(jié)果進(jìn)行環(huán)路濾波處理；C、利用環(huán)路濾波處理的結(jié)果控制數(shù)控振蕩器對(duì)時(shí)鐘性能進(jìn)行調(diào)節(jié)并輸出時(shí)鐘信號(hào)。
根據(jù)上述方法在步驟A之前還包括步驟通過(guò)人機(jī)交互接口設(shè)置預(yù)期時(shí)鐘性能的預(yù)置量；由微處理器將所述預(yù)置量轉(zhuǎn)換為對(duì)應(yīng)于相位或頻率的誤差控制量。
步驟B中，微處理器在讀取鑒相/鑒頻器輸出的誤差數(shù)據(jù)后，先對(duì)該誤差數(shù)據(jù)進(jìn)行數(shù)字濾波處理，以濾除錯(cuò)誤的數(shù)據(jù)。
所述環(huán)路濾波處理為比例(P)、比例積分(PI)、比例微分(PD)或比例積分微分(PID)調(diào)節(jié)。
所述微處理器讀取鑒相/鑒頻器的輸出數(shù)據(jù)方式采用設(shè)置中斷或定時(shí)查詢方式。
一種實(shí)現(xiàn)上述方法的系統(tǒng)，該系統(tǒng)包括微處理器，與該微處理器連接的鑒相/鑒頻器和數(shù)控振蕩器；所述鑒相/鑒頻器用于對(duì)參考時(shí)鐘和從數(shù)控振蕩器獲取的反饋時(shí)鐘的相位或/和頻率進(jìn)行比較得到誤差數(shù)據(jù)，并將該誤差數(shù)據(jù)輸出至微處理器；所述微處理器對(duì)所述誤差和預(yù)期時(shí)鐘性能的相關(guān)數(shù)據(jù)進(jìn)行處理并向數(shù)控振蕩器輸出控制數(shù)據(jù)；所述數(shù)控振蕩器根據(jù)所述控制數(shù)據(jù)對(duì)時(shí)鐘性能進(jìn)行調(diào)節(jié)并輸出時(shí)鐘。
本發(fā)明具有以下有益效果1、根據(jù)不同的算法，可以在頻域和時(shí)域范圍內(nèi)實(shí)現(xiàn)對(duì)不同性能的控制，因而控制靈活。
2、由于輸出時(shí)鐘性能可預(yù)置，因而能夠?qū)崿F(xiàn)復(fù)雜的組合控制，比如按設(shè)定的MTIE模板合成等。
3、由于本發(fā)明采用微處理器進(jìn)行計(jì)算和控制，減少了分離元器件本身所帶來(lái)的器件參數(shù)影響，因此性能控制精確。
4、可將本發(fā)明的方法集成到其它場(chǎng)合以實(shí)現(xiàn)特定的需求，比如數(shù)據(jù)鏈路的頻偏容限測(cè)試等。


圖1為時(shí)鐘信號(hào)輸入輸出頻譜示意圖；圖2為傳統(tǒng)的硬件模擬鎖相環(huán)電路框圖；圖3、圖4為本發(fā)明實(shí)施例的性能可控的時(shí)鐘合成系統(tǒng)結(jié)構(gòu)框圖；圖5為性能預(yù)置算法處理流程圖；圖6為本發(fā)明的流程圖。
具體實(shí)施例方式
參閱圖3所示，性能可控的時(shí)鐘合成系統(tǒng)包括微處理器(CPU)，與CPU連接的數(shù)字鑒相/鑒頻器(DPD/DPF)和數(shù)控振蕩器(DCO)。
數(shù)字鑒相/鑒頻器采用數(shù)字計(jì)數(shù)的方式完成對(duì)參考時(shí)鐘和從DCO獲取的反饋時(shí)鐘的頻率或/和相位的比較功能，得到參考時(shí)鐘CLKi(n)和反饋時(shí)鐘CLKo(n)相位/頻率的誤差數(shù)值并提供給CPU。
數(shù)字鑒頻/鑒相器的功能和傳統(tǒng)鎖相環(huán)的鑒相器的功能是一致的。不同的是傳統(tǒng)的鑒相器是通過(guò)充電泵將鑒相/鑒頻的誤差轉(zhuǎn)直接換成電壓信號(hào)，而此鑒相器則是將CLKi(n)和CLKo(n)之間的誤差通過(guò)二進(jìn)制數(shù)據(jù)的形式直接量化的表示出來(lái)，作為軟件算法的原始數(shù)據(jù)。數(shù)字鑒相/鑒頻器可以根據(jù)需要通過(guò)可編程邏輯芯片分別或同時(shí)實(shí)現(xiàn)，即數(shù)字鑒相/鑒頻器可以向CPU提供頻率和相位誤差數(shù)據(jù)。
微處理器加載和運(yùn)行數(shù)字濾波算法、環(huán)路處理算法及性能預(yù)置算法，處理數(shù)字鑒相/鑒頻器鑒別出來(lái)的相位/頻率數(shù)據(jù)并輸出控制數(shù)據(jù)。
數(shù)控振蕩器接收微處理器輸出的控制數(shù)據(jù)，并按照該數(shù)據(jù)完成對(duì)輸出時(shí)鐘的調(diào)節(jié)。CPU輸出的不同的數(shù)字控制量就可以從DCO得到不同頻率或相位的時(shí)鐘信號(hào)輸出，從而達(dá)到改變系統(tǒng)輸出時(shí)鐘性能的目的。
采用不同性能或者形式的數(shù)控振蕩器可以滿足對(duì)時(shí)鐘精度要求不同的場(chǎng)合的應(yīng)用。比如，如果選用高穩(wěn)定的恒溫壓控晶體振蕩器(OCVCXO)，其輸出的時(shí)鐘穩(wěn)定度可以達(dá)到0.01ppm的精度范圍；而如果采用先進(jìn)的以直接數(shù)字合成(Direct Digtal synthesize，DDS)為核心的頻率合成，則DDS提供的頻率調(diào)節(jié)字FTW的寬度可以達(dá)到很高精度的調(diào)節(jié)步長(zhǎng)。
參閱圖4所示，數(shù)控振蕩器采用以直接數(shù)字合成(Direct Digtal synthesize，DDS)為核心的數(shù)控振蕩器，并輔以低通濾波。以DDS器件為核心構(gòu)成的DCO，其主要特點(diǎn)是調(diào)節(jié)頻率范圍大，其頻率調(diào)節(jié)范圍可以達(dá)到參考時(shí)鐘頻率的1/2；采用高穩(wěn)定的恒溫晶體作為DDS的參考時(shí)鐘REF，輸出的時(shí)鐘精度可以做到很高，比如ADI公司提供的AD9850器件，其FTW的寬度為32位，其調(diào)節(jié)精度就可以達(dá)到 的調(diào)節(jié)精度。
數(shù)字濾波算法用于將錯(cuò)誤的鑒相或鑒頻數(shù)據(jù)濾除，得到可用的計(jì)算數(shù)據(jù)。性能預(yù)置算法是實(shí)現(xiàn)本發(fā)明性能可控和可調(diào)的關(guān)鍵算法，微處理器加并運(yùn)行該算法形成一個(gè)人機(jī)交互接口，通過(guò)該人機(jī)交互接口設(shè)置預(yù)期時(shí)鐘性能的預(yù)置量。性能預(yù)置算法將該預(yù)置量轉(zhuǎn)化成環(huán)路處理算法所能夠接受的參數(shù)值并傳遞給環(huán)路濾波算法，通過(guò)此算法可以實(shí)現(xiàn)對(duì)輸出時(shí)鐘的頻率拉偏、相位拉偏、抖動(dòng)設(shè)置以及按最大時(shí)間間隔誤差(MTIE)模板設(shè)置不同性能的時(shí)鐘。
頻域和時(shí)域的數(shù)據(jù)可以通過(guò)傅利葉變換的方式進(jìn)行轉(zhuǎn)換，根據(jù)可控性能的需要，分別采用相位差或者頻率差作為誤差控制量進(jìn)行控制。
性能預(yù)置算法的作用就是將可以直觀理解的性能表述轉(zhuǎn)換成系統(tǒng)可識(shí)別的數(shù)據(jù)量一即與鑒相/鑒頻器產(chǎn)生的系統(tǒng)誤差量為同一度量單位。對(duì)于系統(tǒng)可以識(shí)別的設(shè)置量就只有頻率差和相位差，這兩個(gè)量也就是性能預(yù)置算法得到的兩個(gè)基本量。對(duì)于單一的時(shí)鐘性能描述，比如頻率偏移、相位拉偏等，就只需進(jìn)行簡(jiǎn)單的疊加運(yùn)算就可以將頻差或相差值轉(zhuǎn)換成與系統(tǒng)誤差量同一度量的值。對(duì)于復(fù)雜的組合時(shí)鐘性能，比如MTIE曲線，則需要先通過(guò)不同的算法將復(fù)雜時(shí)鐘性能描述分解為單一頻率或相位的性能要求，然后再按照單一性能的方法進(jìn)行轉(zhuǎn)換。
如圖6所示，以預(yù)置值為頻率偏移為例根據(jù)預(yù)期的時(shí)鐘性能，通過(guò)人機(jī)交互接口將時(shí)鐘頻率的相對(duì)偏差S設(shè)定為5ppm；CPU獲取參考時(shí)鐘頻率F；根據(jù)F×S得到頻率偏差的絕對(duì)值b，即得到誤差控制量。
設(shè)定不同類型的期望值S和采用不同的性能預(yù)置算法，就可以得到調(diào)節(jié)產(chǎn)生不同時(shí)鐘性能的時(shí)鐘輸入的功能，比如相位拉偏、抖動(dòng)設(shè)置以及按MTIE模板等不同性能的時(shí)鐘。
環(huán)路濾波算法的作用相當(dāng)于模擬鎖相環(huán)中環(huán)路濾波器，對(duì)相位或頻率數(shù)據(jù)進(jìn)行比較、計(jì)算和轉(zhuǎn)換，最后轉(zhuǎn)換成數(shù)控振蕩器所需的控制數(shù)據(jù)。環(huán)路處理算法保證系統(tǒng)的閉環(huán)，控制系統(tǒng)處于穩(wěn)定狀態(tài)而不自激。
環(huán)路濾波算法一般也采用模擬鎖相環(huán)中經(jīng)常使用的比例、積分控制，實(shí)現(xiàn)數(shù)字化的比例(P)、比例積分(PI)、比例微分(PD)或者比例積分微分(PID)算法。其中，比例參數(shù)、積分參數(shù)和微分參數(shù)是固定的，它是根據(jù)系統(tǒng)穩(wěn)定所必要的條件以及系統(tǒng)穩(wěn)定的性能而確定。
數(shù)字濾波處理的輸出值a為系統(tǒng)實(shí)際的頻率/相位偏差值，a與誤差控制量b的差值即為系統(tǒng)的誤差e，也就是環(huán)路濾波算法的被控制量；通過(guò)環(huán)路濾波算法對(duì)被控制量e進(jìn)行計(jì)算，得到系統(tǒng)的輸出調(diào)節(jié)量，即DDS的調(diào)節(jié)字FTW，從而達(dá)到控制DDS輸出時(shí)鐘性能。
參閱圖6所示(并參閱圖4)，以調(diào)節(jié)時(shí)鐘頻率為例，將數(shù)字濾波算法、環(huán)路處理算法及性能預(yù)置算法加載到微處理器后，控制時(shí)鐘合成的性能過(guò)程為步驟10通過(guò)人機(jī)交互接口，將預(yù)期時(shí)鐘的頻率相對(duì)偏差預(yù)置值設(shè)定為5ppm。
步驟20CPU執(zhí)行性能預(yù)置算法將預(yù)置值5ppm轉(zhuǎn)換為環(huán)路處理算法可接受的誤差控制量b。
在以DDS器件為例的描述中，性能控制要求是偏移5ppm，因此如果用數(shù)字鑒頻器，則可以直接將預(yù)置值轉(zhuǎn)換為對(duì)應(yīng)的頻率誤差控制量。
步驟30數(shù)字鑒相/鑒頻器對(duì)參考時(shí)鐘和反饋時(shí)鐘進(jìn)行比較，得到參考時(shí)鐘和反饋時(shí)鐘之間的頻率誤差。
步驟40微處理器讀取所述數(shù)字鑒相/鑒頻器輸出的誤差數(shù)據(jù)后，將該誤差數(shù)據(jù)存入緩存，然后對(duì)緩存中的數(shù)據(jù)進(jìn)行數(shù)字濾波處理，濾除錯(cuò)誤的數(shù)據(jù)。微處理器中經(jīng)數(shù)字濾波處理后的數(shù)據(jù)為系統(tǒng)實(shí)際頻率偏差值a。
微處理器讀取數(shù)字鑒相/鑒頻器的輸出數(shù)據(jù)方式為設(shè)置中斷或定時(shí)查詢。
步驟50微處理器將經(jīng)過(guò)數(shù)字濾波處理后實(shí)際頻率偏差a與步驟20中的誤差控制量b相減得到系統(tǒng)的頻率誤差值e，并對(duì)該頻率誤差值e進(jìn)行比例積分(PI)運(yùn)算，得到系統(tǒng)的輸出調(diào)節(jié)量即DDS的調(diào)節(jié)字FTW。
步驟60DDS根據(jù)步驟50中得到的調(diào)節(jié)字FTW對(duì)輸出時(shí)鐘的頻率進(jìn)行拉偏，得到預(yù)期性能的時(shí)鐘。
環(huán)路濾波處理不僅限于PI調(diào)節(jié)，根據(jù)需要還可以為P、PD或PID調(diào)節(jié)；數(shù)控振蕩器亦可采用模/數(shù)轉(zhuǎn)換加壓控晶體振蕩器來(lái)實(shí)現(xiàn)。
本發(fā)明通過(guò)數(shù)字軟件鎖相環(huán)技術(shù)，利用不同的算法實(shí)現(xiàn)時(shí)鐘性能的可控、可預(yù)置，性能控制精確，減少了分立元器件本身帶來(lái)的器件參數(shù)的影響。
本發(fā)明可以獨(dú)立實(shí)現(xiàn)，也可以十分方便地集成到其它專用功能中，輔助實(shí)現(xiàn)某些特定的功能。比如可實(shí)現(xiàn)數(shù)據(jù)鏈路層的時(shí)鐘性能測(cè)試，在串行鏈路中，串行數(shù)據(jù)的收發(fā)都需要有收發(fā)時(shí)鐘，此時(shí)若對(duì)其收發(fā)時(shí)鐘按照本發(fā)明提供的方法進(jìn)行調(diào)節(jié)，即可方便有效的實(shí)現(xiàn)相位或頻率容限的測(cè)試，在完整系統(tǒng)中集成此功能硬件只需DCO等少量的硬件，DPD/DFD可以使用系統(tǒng)所帶有的邏輯芯片實(shí)現(xiàn)。
權(quán)利要求
1.一種時(shí)鐘合成方法，其特征在于包括下述步驟A、鑒相/鑒頻器對(duì)參考時(shí)鐘和反饋時(shí)鐘進(jìn)行比較，得到參考時(shí)鐘和反饋時(shí)鐘之間的相位或/和頻率誤差；B、微處理器將所述誤差與預(yù)期時(shí)鐘性能所對(duì)應(yīng)的誤差控制量相減，并對(duì)相減結(jié)果進(jìn)行環(huán)路濾波處理；C、利用環(huán)路濾波處理的結(jié)果控制數(shù)控振蕩器對(duì)時(shí)鐘性能進(jìn)行調(diào)節(jié)并輸出時(shí)鐘信號(hào)。
2.如權(quán)利要求1所述的方法，其特征在于在步驟A之前還包括步驟通過(guò)人機(jī)交互接口設(shè)置預(yù)期時(shí)鐘性能的預(yù)置量；由微處理器將所述預(yù)置量轉(zhuǎn)換為對(duì)應(yīng)于相位或頻率的誤差控制量。
3.如權(quán)利要求1或2所述的方法，其特征在于步驟B中，微處理器在讀取鑒相/鑒頻器輸出的誤差數(shù)據(jù)后，先對(duì)該誤差數(shù)據(jù)進(jìn)行數(shù)字濾波處理，以濾除錯(cuò)誤的數(shù)據(jù)。
4.如權(quán)利要求3所述的方法，其特征在于所述環(huán)路濾波處理為比例(P)、比例積分(PI)、比例微分(PD)或比例積分微分(PID)調(diào)節(jié)。
5.如權(quán)利要求3所述的方法，其特征在于所述微處理器讀取鑒相/鑒頻器的輸出數(shù)據(jù)方式采用設(shè)置中斷或定時(shí)查詢方式。
6.如權(quán)利要求3所述的方法，其特征在于，所述鑒相/鑒頻器采用數(shù)字鑒相/鑒頻器，并直接向微處理器輸出數(shù)字信號(hào)。
7.一種實(shí)現(xiàn)如權(quán)利要求1所述方法的系統(tǒng)，其特征在于所述系統(tǒng)包括微處理器，與該微處理器連接的鑒相/鑒頻器和數(shù)控振蕩器；所述鑒相/鑒頻器用于對(duì)參考時(shí)鐘和從數(shù)控振蕩器獲取的反饋時(shí)鐘的相位或/和頻率進(jìn)行比較得到誤差數(shù)據(jù)，并將該誤差數(shù)據(jù)輸出至微處理器；所述微處理器對(duì)所述誤差和預(yù)期時(shí)鐘性能的相關(guān)數(shù)據(jù)進(jìn)行處理并向數(shù)控振蕩器輸出控制數(shù)據(jù)；所述數(shù)控振蕩器根據(jù)所述控制數(shù)據(jù)對(duì)時(shí)鐘性能進(jìn)行調(diào)節(jié)并輸出時(shí)鐘。
8.如權(quán)利要求7所述的系統(tǒng)，其特征在于所述數(shù)控振蕩器為直接數(shù)字合成(DDS)為核心的數(shù)控振蕩器；或?yàn)閿?shù)/模轉(zhuǎn)換加壓控晶體振蕩器。
9.如權(quán)利要求7或8所述的系統(tǒng)，其特征在于，所述鑒相/鑒頻器為數(shù)字鑒相/鑒頻器。
全文摘要
本發(fā)明公開(kāi)了一種時(shí)鐘合成方法，以解決現(xiàn)有技術(shù)中硬件模擬鎖相環(huán)電路因受分立元器件以及模擬環(huán)路濾波器的影響，存在調(diào)節(jié)范圍的受限制和調(diào)節(jié)精度較差，以及無(wú)法實(shí)現(xiàn)時(shí)鐘性能可預(yù)置和復(fù)雜性能組合調(diào)節(jié)的問(wèn)題；所述方法為鑒相/鑒頻器對(duì)參考時(shí)鐘和反饋時(shí)鐘進(jìn)行比較，得到參考時(shí)鐘和反饋時(shí)鐘之間的誤差；微處理器將所述誤差與預(yù)期時(shí)鐘性能所對(duì)應(yīng)的誤差控制量相減，并對(duì)相減結(jié)果進(jìn)行環(huán)路濾波處理；利用環(huán)路濾波處理的結(jié)果來(lái)控制數(shù)控振蕩器的調(diào)節(jié)并輸出時(shí)鐘。同時(shí)，本發(fā)明還公開(kāi)了一種實(shí)現(xiàn)上述方法的系統(tǒng)。本發(fā)明利用不同的算法實(shí)現(xiàn)時(shí)鐘性能的可控、可預(yù)置，性能控制精確，減少了分立元器件本身帶來(lái)的器件參數(shù)對(duì)時(shí)鐘合成的影響。
文檔編號(hào)H03L7/085GK1705234SQ200410044389
公開(kāi)日2005年12月7日 申請(qǐng)日期2004年5月26日 優(yōu)先權(quán)日2004年5月26日
發(fā)明者陳朗 申請(qǐng)人:華為技術(shù)有限公司