用于調(diào)節(jié)時(shí)鐘網(wǎng)絡(luò)的系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路。更特別地，本發(fā)明涉及半導(dǎo)體器件上的時(shí)鐘分布網(wǎng)絡(luò)。
【背景技術(shù)】
[0002] 對(duì)于合適地運(yùn)行的半導(dǎo)體器件而言，其必須近似在相同時(shí)間分布時(shí)鐘信號(hào)至其并 行的"時(shí)序元件"，諸如觸發(fā)器、鎖存器和存儲(chǔ)器。當(dāng)時(shí)鐘信號(hào)在不同時(shí)間到達(dá)這些并行元件 時(shí)，所產(chǎn)生的"時(shí)鐘歪斜"可以引起多種問(wèn)題，包括建立和保持違規(guī)，其可以危害沿著器件傳 輸?shù)臄?shù)據(jù)的完整性。
[0003] 大規(guī)模半導(dǎo)體器件通過(guò)使用時(shí)鐘分布網(wǎng)絡(luò)向器件上的元件分布時(shí)鐘信號(hào)來(lái)減小 歪斜。為了確保時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間滿足設(shè)計(jì)要求，以規(guī)則間隔插入CMOS反相 器或緩沖器。（因?yàn)榉聪嗥骱途彌_器在時(shí)鐘分布網(wǎng)絡(luò)中具有相似的功能，所以這些術(shù)語(yǔ)在該 應(yīng)用中可互換地使用，并且也稱作時(shí)鐘驅(qū)動(dòng)器或時(shí)鐘驅(qū)動(dòng)元件。）該網(wǎng)絡(luò)可以在多個(gè)點(diǎn)分 叉。時(shí)鐘網(wǎng)絡(luò)的這一分叉以及在時(shí)鐘中CMOS反相器的插入引起時(shí)鐘歪斜增加。時(shí)鐘歪斜 可以由于其它原因而增加，諸如結(jié)構(gòu)問(wèn)題、沿著時(shí)鐘分布網(wǎng)絡(luò)的負(fù)載中的變化、工藝中的變 化、電壓、或反相器的溫度，以及時(shí)鐘分布網(wǎng)絡(luò)中的互連中的其它效應(yīng)。
[0004]用于減小時(shí)鐘歪斜的一種結(jié)構(gòu)是時(shí)鐘網(wǎng)（clockmesh)，其引入互連元件（稱作交 叉鏈路）以短接時(shí)鐘分布網(wǎng)絡(luò)中的反相器的輸出。這些交叉鏈路減小了在時(shí)鐘驅(qū)動(dòng)元件之 間的時(shí)鐘信號(hào)的延遲，由此減小了時(shí)鐘歪斜，盡管以短路功率為代價(jià)。用于減小時(shí)鐘歪斜的 第二種結(jié)構(gòu)是混合樹(shù)網(wǎng)（hybrid-treemesh)，諸如圖1A至圖1B的混合樹(shù)網(wǎng)100。圖1A中 所示的混合樹(shù)網(wǎng)100的網(wǎng)部分包括支持肋部120和130的脊部110、在肋部120上的反相器 121A-D、耦合肋部120和130上的時(shí)鐘驅(qū)動(dòng)元件的交叉鏈路121和122、以及非直線時(shí)鐘網(wǎng) 區(qū)域140。雖然圖1A示出了沿著肋部120和130在元件之間的交叉鏈路，但是在其它結(jié)構(gòu) 中，在時(shí)鐘分布網(wǎng)絡(luò)中的其它位置處或者位置的組合處插入交叉鏈路，諸如在時(shí)鐘分布網(wǎng) 絡(luò)內(nèi)、在其端部處或者二者。網(wǎng)部分100又由圖1B中所示的分層二進(jìn)制樹(shù)結(jié)構(gòu)150驅(qū)動(dòng)， 其中時(shí)鐘驅(qū)動(dòng)元件145 (層級(jí)L2)驅(qū)動(dòng)4個(gè)時(shí)鐘驅(qū)動(dòng)元件120A-C(層級(jí)L1)，并且時(shí)鐘驅(qū)動(dòng) 元件160 (層級(jí)L3)驅(qū)動(dòng)元件145和層級(jí)L2上的其它元件。
[0005] 雖然圖1A-B示出了若干反相器、肋部和交叉鏈路以簡(jiǎn)化附圖，但是時(shí)鐘分布網(wǎng)絡(luò) 典型地具有幾十萬(wàn)個(gè)這種元件，引導(dǎo)時(shí)鐘信號(hào)至成千上萬(wàn)個(gè)時(shí)鐘接收（時(shí)序）元件。這些 元件呈現(xiàn)至?xí)r鐘分布網(wǎng)絡(luò)的不同負(fù)載，從而導(dǎo)致更高的歪斜，正如諸如圖1A中的非直線部 件140之類的其它結(jié)構(gòu)。
[0006]為了減小短路功率，重要的是保持在其輸出被短路的反相器的輸入之間的歪斜盡 可能低。因此，重要的是在設(shè)計(jì)時(shí)減小時(shí)鐘分布網(wǎng)絡(luò)的結(jié)構(gòu)歪斜?？赡懿荒鼙ＷC時(shí)鐘分布 網(wǎng)絡(luò)的其輸出與交叉鏈路短路的反相器具有相同的負(fù)載特性。因此，需要可調(diào)節(jié)的時(shí)鐘反 相器來(lái)減小結(jié)構(gòu)歪斜。時(shí)鐘反相器被調(diào)節(jié)，從而使得驅(qū)動(dòng)大負(fù)載的那些時(shí)鐘反相器具有大 驅(qū)動(dòng)強(qiáng)度，并且驅(qū)動(dòng)小負(fù)載的那些時(shí)鐘反相器具有更小的驅(qū)動(dòng)器強(qiáng)度。在混合樹(shù)網(wǎng)時(shí)鐘分 布網(wǎng)絡(luò)的最末級(jí)中，負(fù)載可以由于各種原因而顯著變化，包括觸發(fā)器密度和非直線時(shí)鐘網(wǎng) 區(qū)域的變化。
[0007] 可調(diào)節(jié)的時(shí)鐘反相器可以通過(guò)組合多個(gè)基礎(chǔ)單元并且連接/斷開(kāi)連接它們的輸 出以形成不同的有效驅(qū)動(dòng)強(qiáng)度來(lái)構(gòu)造。這種方式，輸入電容保持相同并且僅輸出驅(qū)動(dòng)強(qiáng)度 改變，因此使得時(shí)鐘網(wǎng)絡(luò)的調(diào)節(jié)更容易并且更可預(yù)知。制作可調(diào)節(jié)的時(shí)鐘反相器的一種方 式是將它們組合以制作一個(gè)宏單元并且隨后在需要的地方使用宏單元。這種方式的一個(gè) 缺點(diǎn)是由電子設(shè)計(jì)自動(dòng)化（EDA)工具通過(guò)物理設(shè)計(jì)的所有層級(jí)將這一宏單元處理為單個(gè) 單元。這可能需要精確地晶體管級(jí)提取以及宏單元表征。此外，為了將宏單元維持為單個(gè) 單元，必須生成時(shí)序DB、物理單元視圖、LVS網(wǎng)表以及用于該單元的其它附屬品。然而，將宏 單元分解為它們的部件基礎(chǔ)單元可以使得使用這些宏單元調(diào)節(jié)時(shí)鐘分布網(wǎng)絡(luò)極為困難。

【發(fā)明內(nèi)容】

[0008] 在本發(fā)明的第一方面中，一種準(zhǔn)備集成電路以用于調(diào)節(jié)的方法包括：生成在集成 電路設(shè)計(jì)中被實(shí)例化的宏單元的集合，其中集成電路設(shè)計(jì)包含用于驅(qū)動(dòng)集成電路上的電容 性負(fù)載的驅(qū)動(dòng)器；選擇用于每個(gè)宏單元的輸入網(wǎng)表和輸出網(wǎng)表的位置并且生成標(biāo)記位置的 端子；確定端子和用于宏單元的引腳的名稱；以及通過(guò)根據(jù)預(yù)定準(zhǔn)則平衡驅(qū)動(dòng)器上的電容 性負(fù)載來(lái)初始地調(diào)節(jié)集成電路。
[0009] 在一個(gè)實(shí)施例中，該方法還包括使用布局和布線（PnR)工具打開(kāi)集成電路的物理 DB。集成電路包括包含交叉鏈路的時(shí)鐘網(wǎng)絡(luò)。作為一些示例，時(shí)鐘網(wǎng)絡(luò)包括時(shí)鐘網(wǎng)、時(shí)鐘樹(shù) 網(wǎng)或者混合樹(shù)網(wǎng)。時(shí)鐘網(wǎng)絡(luò)通過(guò)添加交叉鏈路、去除交叉鏈路或二者來(lái)調(diào)節(jié)。
[0010] 在一個(gè)實(shí)施例中，每個(gè)宏單元僅包含一個(gè)或多個(gè)對(duì)應(yīng)的標(biāo)準(zhǔn)尺寸的基礎(chǔ)單元。在 一個(gè)實(shí)施例中，該方法還包括平面化每個(gè)宏單元以生成包含對(duì)應(yīng)的基礎(chǔ)單元的網(wǎng)表，并且 調(diào)節(jié)集成電路包括在電路仿真期間使用端子名稱和宏單元引腳的名稱將基礎(chǔ)單元重新組 合成對(duì)應(yīng)的宏單元。優(yōu)選地，端子名稱和宏單元的名稱被存儲(chǔ)在文件中。備選地，端子名稱 和宏單元引腳名稱被嵌入在對(duì)應(yīng)的端子名稱中。在一個(gè)實(shí)施例中，端子的物理位置信息也 被嵌入在對(duì)應(yīng)的端子名稱中。
[0011] 在一個(gè)實(shí)施例中，該方法還包括引入激勵(lì)至集成電路的網(wǎng)表，并且測(cè)量在宏單元 的輸入和輸出處的電路參數(shù)。調(diào)節(jié)包括均衡在集成電路的仿真期間測(cè)量的一個(gè)或多個(gè)參 數(shù)。作為一些示例，一個(gè)或多個(gè)參數(shù)包括延遲、電壓擺動(dòng)（slew)、電流、電荷或者其任意組 合。
[0012] 優(yōu)選地，調(diào)節(jié)包括縮放宏單元直至滿足退出標(biāo)準(zhǔn)。退出標(biāo)準(zhǔn)的一些示例包括宏單 元的尺寸等于目標(biāo)尺寸、測(cè)量的電壓擺動(dòng)在預(yù)定范圍內(nèi)、縮放的次數(shù)已經(jīng)達(dá)到預(yù)定限度或 者其任意組合。在一個(gè)實(shí)施例中，縮放基于公式New_size=Current_size*(l+(Current_ slew_Target_slew)/(Target_slew))，其中New_size是宏單元的新尺寸，Current_ size是宏單元的當(dāng)前尺寸，Current_slew是當(dāng)前電壓擺動(dòng)以及Target_slew是預(yù)定目 標(biāo)電壓擺動(dòng)。在另一實(shí)施例中，縮放基于公式New_size=Current_size*(l+(Current_ slew_Target_slew)/(Current_slew))，其中New_size是宏單元的新尺寸，Current_size 是宏單元的當(dāng)前尺寸，Current_slew是當(dāng)前電壓擺動(dòng)以及Target_slew是預(yù)定目標(biāo)電壓擺 動(dòng)。
[0013] 在第二方面中，一種用于調(diào)節(jié)集成電路設(shè)計(jì)的系統(tǒng)包括：處理器；綜合模塊，被配 置成生成在集成電路設(shè)計(jì)中被實(shí)例化的宏單元的集合，其中集成電路設(shè)計(jì)包含用于驅(qū)動(dòng)集 成電路上的電容性負(fù)載的驅(qū)動(dòng)器；布局和布線模塊，被配置成選擇用于每個(gè)宏單元的輸入 網(wǎng)和輸出網(wǎng)的位置、生成標(biāo)記位置的端子、以及確定和用于宏單元的端子引腳的名稱；以及 驗(yàn)證模塊，被配置成調(diào)節(jié)集成電路以根據(jù)預(yù)定準(zhǔn)則平衡驅(qū)動(dòng)器上的電容性負(fù)載。系統(tǒng)還包 括被耦合至綜合模塊的宏單元庫(kù)，其中宏單元庫(kù)僅包含標(biāo)準(zhǔn)尺寸的宏單元。在一個(gè)實(shí)施例 中，集成電路包括包含交叉鏈路的時(shí)鐘網(wǎng)絡(luò)。作為一些示例，時(shí)鐘網(wǎng)絡(luò)包括時(shí)鐘網(wǎng)、時(shí)鐘樹(shù) 網(wǎng)或混合樹(shù)網(wǎng)。
[0014] 在本發(fā)明的第三方面中，具有在其上的時(shí)鐘分布網(wǎng)絡(luò)的半導(dǎo)體器件包括從宏單元 形成的時(shí)鐘驅(qū)動(dòng)元件，宏單元僅包括標(biāo)準(zhǔn)尺寸的基礎(chǔ)單元，其中針對(duì)每個(gè)宏單元，對(duì)應(yīng)的基 礎(chǔ)單元相對(duì)于宏單元根據(jù)預(yù)定布置被布置，并且進(jìn)一步地，其中宏單元已經(jīng)在仿真期間根 據(jù)一個(gè)或多個(gè)電路仿真參數(shù)被縮放。作為一些示例，一個(gè)或多個(gè)電路仿真參數(shù)包括延遲、電 壓擺動(dòng)、電流、電荷或者其任意組合。作為一些示例，時(shí)鐘分布網(wǎng)絡(luò)包括時(shí)鐘樹(shù)、時(shí)鐘網(wǎng)或 混合樹(shù)網(wǎng)。
【附圖說(shuō)明】
[0015] 以下附圖用于說(shuō)明本發(fā)明的實(shí)施例。在所有附圖中，相同的附圖標(biāo)記指代相同或 相似的元件。
[0016] 圖1A至圖1B是現(xiàn)有技術(shù)的網(wǎng)狀-樹(shù)狀混合時(shí)鐘分布網(wǎng)絡(luò)的高級(jí)圖。
[0017] 圖2示意性地示出了驅(qū)動(dòng)向網(wǎng)絡(luò)呈現(xiàn)不同負(fù)載的時(shí)序元件的時(shí)鐘分布網(wǎng)絡(luò)的一 部分。
[0018] 圖3A至圖3D是用于說(shuō)明如何根據(jù)本發(fā)明的原理組合標(biāo)準(zhǔn)尺寸的單元以調(diào)節(jié)時(shí)鐘 分布網(wǎng)絡(luò)的圖。
[0019] 圖4至圖6是根據(jù)本發(fā)明的實(shí)施例的分別示出64X、32X和0X強(qiáng)度時(shí)鐘反相器的 編程的半導(dǎo)體器件版圖。
[0020] 圖7是數(shù)字設(shè)計(jì)流程的步驟的流程圖，包括根據(jù)本發(fā)明的一個(gè)實(shí)施例組合時(shí)鐘分 布網(wǎng)絡(luò)中的時(shí)鐘驅(qū)動(dòng)元件。
[0021] 圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于組合標(biāo)準(zhǔn)尺寸的時(shí)鐘驅(qū)動(dòng)元件的過(guò)程的 步驟的流程圖。
[0022] 圖9和圖10是根據(jù)本發(fā)明的一個(gè)實(shí)施例的說(shuō)明如何構(gòu)造可調(diào)節(jié)的時(shí)鐘反相器的 Verilog網(wǎng)表。
[0023] 圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于在半導(dǎo)體版圖中布局單元的步驟的流程 圖。
[0024] 圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于在單元之間布線互連的步驟的流程圖。
[0025] 圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例的說(shuō)明用于宏單元的輸入布線的示意圖。
[0026] 圖14是根據(jù)本發(fā)明的一個(gè)實(shí)施例的說(shuō)明用于宏單元的輸出布線的示意圖。
[0027] 圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于準(zhǔn)備布局和布線時(shí)鐘分布網(wǎng)絡(luò)的物理DB 以用于調(diào)節(jié)的過(guò)程的步驟的流程圖。
[0028] 圖16是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于執(zhí)行數(shù)字設(shè)計(jì)流程的設(shè)計(jì)工具的框圖。
【具體實(shí)施方式】
[0029] 根據(jù)本發(fā)明的原理，在電子設(shè)計(jì)自動(dòng)化（EDA)過(guò)程的RTL級(jí)生成可調(diào)節(jié)的時(shí)鐘驅(qū) 動(dòng)器的軟宏單元。EDA工藝流程中的所有工具將單元分解成部件基礎(chǔ)單元，因此消除了維持 時(shí)