專利名稱：支持同步重載的高速可編程分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子設(shè)備領(lǐng)域，尤其涉及可以加載新分頻因子而不干擾計(jì)數(shù)過程的高速可編程分頻器或多模塊預(yù)定標(biāo)器。
背景技術(shù)：


圖1A說明了一種根據(jù)在IEEE Journal of Solid-State Circuits，Vol.35，No.7，2000年7月上由Cicero S.Vaucher等人所著、在此引入作為參考的“A Family of Low-Power Truly Modular ProgrammableDividers in Standard 0.35-μm CMOS Technology”中所公開的原理的傳統(tǒng)可編程分頻器100或多模塊預(yù)定標(biāo)器。分頻器100用一個(gè)編程量分頻輸入信號(hào)In的頻率。每個(gè)計(jì)數(shù)器級(jí)110都是可編程2或3分頻計(jì)數(shù)器。
暫時(shí)忽略耦合分頻器100最后四級(jí)，J1、J2、J3和J-Last，的組合邏輯118，如果這幾級(jí)中的每一級(jí)都配置成2分頻，則分頻器100將對(duì)輸入頻率進(jìn)行2n分頻，其中n等于計(jì)數(shù)器級(jí)110的個(gè)數(shù)；本例中n等于8。每個(gè)計(jì)數(shù)器級(jí)110都配置成可以在每個(gè)分頻周期被3分頻一次；每一級(jí)110的輸入Min提供這個(gè)每分頻周期一次的使能信號(hào)。當(dāng)激活后，如果級(jí)x的程序輸入pg<x>是邏輯1，則級(jí)x被3分頻；如果級(jí)x的輸入pg<x>是邏輯0，則級(jí)x被2分頻。3分頻在特定級(jí)的持續(xù)周期中增加一個(gè)額外的周期。即，例如，如果pg<3>輸入是邏輯1，則第3級(jí)將在每個(gè)分頻周期中被3分頻一次，使該分頻周期的持續(xù)時(shí)間增加額外23個(gè)時(shí)鐘周期；如果pg<5>是邏輯1，則第5級(jí)將使該分頻周期的持續(xù)時(shí)間增加額外25個(gè)時(shí)鐘周期。因此，長(zhǎng)度為n的分頻器100的分頻周期可以表示為Tout＝2nTin+pg<n-1>2n-1Tin+...+pg<1>21Tin+pg<0>Tin(1)其中Tin對(duì)應(yīng)于輸入時(shí)鐘周期。因此，沒有耦合最后四級(jí)，J1、J2、J3和J-Last的組合邏輯118，分頻因子就可以在2n到2n+1-1，本例中等于256到511，之間變化。
假定程序設(shè)定分頻因子的最有效位至少在J1、J2、J3或J-Last位置，則通過實(shí)際上忽略所有超出目前程序設(shè)定分頻因子最重要位的較高級(jí)，耦合最后四級(jí)J1、J2、J3和J-Last的組合邏輯118提供分頻器100有效長(zhǎng)度n′的減小，從而產(chǎn)生如下輸出周期Tout＝pg<n>2nTin+pg<n-1>2n-1Tin+...+pg<1>21Tin+pg<0>Tin (2)即，利用所說明的組合邏輯來耦合高位的k個(gè)計(jì)數(shù)器級(jí)110，則分頻因子可以在2n+1-k到2n+1-1之間變化。在本例中，n＝8，k＝4，因此分頻因子可以在25到29-1，或32到511，之間變化。
按照分頻因子輸出頻率Fout，等式(2)可以表示為Fout=Finpg<n>2n+pg<n-1>2n-1+...+pg<1>21+pg<0>--(3)]]>其中Fin對(duì)應(yīng)于輸入信號(hào)頻率。因?yàn)槊總€(gè)計(jì)數(shù)器級(jí)F、G、H和I的Min信號(hào)每個(gè)分頻周期出現(xiàn)一次，因此這些信號(hào)中的任意一個(gè)都可以用作具有以上定義的輸出頻率的輸出信號(hào)。因?yàn)榈竭_(dá)I級(jí)的Min信號(hào)具有最長(zhǎng)的脈沖持續(xù)時(shí)間，從而在級(jí)F、G、H和I中具有最少的高頻成分，因此一般來說將它用作輸出信號(hào)。
就象所參考文獻(xiàn)標(biāo)題所示出的，圖1A的結(jié)構(gòu)是為模塊化而選擇的。圖1A的每個(gè)計(jì)數(shù)器級(jí)110都是完全相同的，因此通過修改級(jí)110的通用設(shè)計(jì)，分頻器100的重新設(shè)計(jì)，如設(shè)計(jì)規(guī)則和形體尺寸的變化，可以很容易地調(diào)整。
為了方便隨后的引用，圖1B說明了具有不同于圖1A所示結(jié)構(gòu)劃分的同一個(gè)可編程分頻器100。在該實(shí)施方案中，有3個(gè)不同的計(jì)數(shù)器級(jí)模塊120、130和140。每個(gè)模塊120都包括對(duì)應(yīng)的計(jì)數(shù)器級(jí)F、G、H、I和J110及圖1A中保持程序值pg<x>并在圖3中說明的有關(guān)D觸發(fā)器。圖3更加詳細(xì)地示出了包括D觸發(fā)器L1、L2、L3和L4，或非門125及與門126和127的模塊120。每個(gè)模塊130都包括對(duì)應(yīng)的計(jì)數(shù)器級(jí)J2、J3 110、D觸發(fā)器115及組合邏輯118，并在圖10中說明。模塊140包括對(duì)應(yīng)的計(jì)數(shù)器級(jí)J-Last 110、D觸發(fā)器115和116及組合邏輯118；模塊140對(duì)應(yīng)于將D觸發(fā)器116加到模塊130，如圖10中所示，以便向組合邏輯118提供輸入信號(hào)(Zin)。
如參考文獻(xiàn)中所討論的，可編程分頻器100的一種通用應(yīng)用是作為解調(diào)高頻信號(hào)，如包括處于明顯不同頻段的無線電信號(hào)的無線電信號(hào)，的頻率合成器。在這種應(yīng)用中，重載或重新編制新的分頻因子值對(duì)應(yīng)于將頻道變化到新接收器或發(fā)射器頻率。因?yàn)橹匦戮幹茖?duì)應(yīng)于不連續(xù)的變化，因此當(dāng)新的分頻因子值pg<x>由程序設(shè)定時(shí)，不需要保證當(dāng)前的計(jì)數(shù)級(jí)數(shù)未被干擾。但是，在其它應(yīng)用中，如當(dāng)用作分?jǐn)?shù)分頻器中的計(jì)數(shù)元件時(shí)，在分頻器的每次重新編程過程中運(yùn)行計(jì)數(shù)不被干擾是必須的，其中程序設(shè)定分頻因子重復(fù)地從N變到N+1，然后再返回N。即，分頻器100必須由原始分頻因子或新分頻因子進(jìn)行分頻。如果當(dāng)分頻器100的一個(gè)或多個(gè)級(jí)110對(duì)程序設(shè)定分頻因子值敏感，即依賴于程序設(shè)定分頻因子值可以3分頻或2分頻，時(shí)加載了新分頻因子，則由于分頻周期中的部分計(jì)數(shù)基于原始分頻因子，而剩余計(jì)數(shù)基于新分頻因子，因此有效分頻可能是既非原始分頻因子也非新分頻因子的值。
圖2說明了傳統(tǒng)分頻器100中3分頻使能信號(hào)，MinF-MinJLast，的一種典型時(shí)序圖。同時(shí)說明的還有用于定時(shí)參考的精選輸出QJ2、QJ3和QJLast。如上面所指出的，只有當(dāng)進(jìn)入的使能信號(hào)，MinX，有效時(shí)，依賴于級(jí)的程序設(shè)定值pg<x>，才能使每一級(jí)x可以2或3分頻。在所說明的時(shí)序圖中，使能信號(hào)MinF-MinJLast是高電平有效的。安全加載時(shí)間周期210在圖2中示為在220處所有使能信號(hào)MinF-MinJLast都進(jìn)入無效(低電平)狀態(tài)時(shí)才開始。通常，安全加載周期至少在230處延續(xù)所有保持無效狀態(tài)的使能信號(hào)的持續(xù)時(shí)間。如果已知級(jí)110實(shí)施方案的細(xì)節(jié)，則安全加載周期的寬度可以更精確地確定。例如，在具有計(jì)數(shù)器級(jí)110的分頻器100的傳統(tǒng)實(shí)施方案中，當(dāng)使能信號(hào)有一個(gè)變成無效而其它仍保持有效或者還未變成有效時(shí)，安全周期210結(jié)束。如圖2中所說明的，MinJ3在240處變成無效而MinJ2仍然有效，而其它每個(gè)使能信號(hào)MinJ1-MinJF都還未變成有效。如果新程序值在240后立刻加載，則新值將對(duì)級(jí)J2-F起作用，而對(duì)級(jí)J3和J-Last不起作用。因此，安全加載周期210只延續(xù)到MinJ3有效周期的結(jié)束240。
應(yīng)當(dāng)指出，不管安全加載周期是在230處還是在240處結(jié)束，唯一可用于將程序分頻因子同步加載到該安全加載周期的信號(hào)是標(biāo)志安全加載周期開始的MinF脈沖250的結(jié)束。由于這些邊緣的產(chǎn)生依賴于程序設(shè)定分頻因子，因此信號(hào)MinJ1、MinJ2和MinJ3的邊緣不可以使用。即，例如，如果程序設(shè)定分頻因子小于256，則MinJ3信號(hào)不會(huì)出現(xiàn)在每個(gè)分頻周期中；如果分頻因子小于128，則MinJ2信號(hào)不會(huì)出現(xiàn)在每個(gè)分頻周期中；等等。
但是，標(biāo)志安全加載周期開始220的MinF脈沖250是一個(gè)短持續(xù)時(shí)間或高速的脈沖，其持續(xù)時(shí)間等于輸入時(shí)鐘頻率的一個(gè)時(shí)鐘周期。同樣地，需要一個(gè)高速電路產(chǎn)生同步的程序加載信號(hào)，圖1A、1B的PgLoad，來加載新分頻因子而不會(huì)對(duì)計(jì)數(shù)過程有不利影響。由于高速電路通常比低速電路更復(fù)雜和/或更消耗能量，因此大多數(shù)傳統(tǒng)分頻器100使用分頻器100中的其它信號(hào)(MinG、MinH或MinI)來實(shí)現(xiàn)新分頻因子值的加載。但是，如圖2所說明的，MinG、MinH或MinI信號(hào)的每個(gè)邊緣都在不安全區(qū)域290中出現(xiàn)，而且使用這些信號(hào)中的任何一個(gè)作為程序加載信號(hào)都有可能在加載新分頻因子時(shí)導(dǎo)致一個(gè)或多個(gè)計(jì)數(shù)器級(jí)110對(duì)程序設(shè)定分頻因子敏感。此外，由于可以使一些計(jì)數(shù)器級(jí)110能夠使用新分頻因子值，而其它則仍保留之前的分頻因子值，因此通過用先前的分頻因子或新分頻因子分頻，結(jié)果分頻可以有明顯的區(qū)別。
發(fā)明概述本發(fā)明的一個(gè)目的是提供一種支持相對(duì)低頻同步的分頻因子加載的高速可編程分頻器。本發(fā)明的另一個(gè)目的是提供一種用于高速可編程分頻器的低速程序加載信號(hào)，使該信號(hào)同步以實(shí)現(xiàn)新分頻因子的加載而不會(huì)對(duì)分頻過程有不利影響。
這些和其它目的是由配置成提供在可編程分頻器安全加載周期中出現(xiàn)的低速過渡信號(hào)的可編程分頻器來實(shí)現(xiàn)的。同相和反相計(jì)數(shù)器級(jí)的組合用于定位每個(gè)計(jì)數(shù)器級(jí)不依賴于分頻因子的周期，從而當(dāng)所有計(jì)數(shù)器級(jí)都處于一個(gè)不依賴于分頻因子的周期中時(shí)至少有一個(gè)低速使能信號(hào)的邊緣在周期中出現(xiàn)。同相和反相計(jì)數(shù)器級(jí)的優(yōu)化選擇還使關(guān)鍵路徑的持續(xù)時(shí)間增加到最大，從而允許非常高速的輸入頻率的精確分頻。
附圖簡(jiǎn)述通過實(shí)例并參考附圖，對(duì)本發(fā)明進(jìn)行更加詳細(xì)地說明，其中圖1A和1B說明了現(xiàn)有技術(shù)可編程分頻器的一種示例方框圖。
圖2說明了現(xiàn)有技術(shù)可編程分頻器中信號(hào)的一種示例時(shí)序圖。
圖3說明了用在可編程分頻器中的現(xiàn)有技術(shù)計(jì)數(shù)器級(jí)的一種示例方框圖。
圖4說明了與現(xiàn)有技術(shù)可編程分頻器相比，級(jí)與級(jí)之間具有可選相位關(guān)系的可編程分頻器中信號(hào)的一種示例時(shí)序圖。
圖5說明了與現(xiàn)有技術(shù)可編程分頻器相比，級(jí)與級(jí)之間具有可選相位關(guān)系的可編程分頻器的一種示例方框圖。
圖6說明了現(xiàn)有技術(shù)可編程分頻器的一種關(guān)鍵路徑分析。
圖7說明了級(jí)與級(jí)之間具有可選相位關(guān)系的可編程分頻器的一種關(guān)鍵路徑分析。
圖8說明了根據(jù)本發(fā)明，級(jí)與級(jí)之間具有組合相位關(guān)系的可編程分頻器中信號(hào)的一種示例時(shí)序圖。
圖9說明了根據(jù)本發(fā)明，級(jí)與級(jí)之間具有組合相位關(guān)系的可編程分頻器的一種示例方框圖。
圖10說明了用于可編程分頻器的現(xiàn)有技術(shù)較高計(jì)數(shù)器級(jí)的一種示例方框圖。
圖11說明了根據(jù)本發(fā)明的較高計(jì)數(shù)器級(jí)的一種示例方框圖。
在所有圖中，相同的標(biāo)號(hào)表示相似或?qū)?yīng)的特征或功能。
發(fā)明詳述本發(fā)明是利用一種示例性的8-級(jí)可編程分頻器來顯示的，其中級(jí)分成兩組，一組是4個(gè)低階級(jí)F-I，另一組是4個(gè)高階級(jí)J1-JLast，以提供32-511的可編程分頻范圍。如對(duì)本領(lǐng)域普通技術(shù)人員將變得顯而易見的那樣，本發(fā)明的原理不限于分頻器的特定級(jí)數(shù)，也不限于，如果有的話，分頻器中高低級(jí)之間的特定劃分。
圖5說明了與圖1A、1B的傳統(tǒng)可編程分頻器100相比，級(jí)與級(jí)之間具有可選相位關(guān)系的可編程分頻器500，而圖4說明了分頻器500中可3分頻的使能信號(hào)MinF-MinJ3的時(shí)序圖。每一級(jí)120、130都分別通過將每級(jí)的輸出Q和Q-交叉耦合到下一級(jí)的時(shí)鐘輸入C-和C耦合到其后續(xù)級(jí)。應(yīng)當(dāng)指出，分頻器500每一級(jí)的輸出和每個(gè)下一級(jí)的時(shí)鐘之間的相位關(guān)系與分頻器100級(jí)之間的對(duì)應(yīng)相位關(guān)系是相反的，而所有其它都保持相同。這種可選相位關(guān)系對(duì)產(chǎn)生3分頻使能信號(hào)MinF-MinJ3的影響在圖4中說明。
在分頻器100和500中，使能信號(hào)都是從最后一級(jí)J-Last傳播到第一級(jí)F。在分頻器100中，每個(gè)傳播返回前一級(jí)的輸出使能信號(hào)都是在輸入使能信號(hào)的最后四分之一周期處產(chǎn)生的。即，例如，圖2中J2級(jí)的使能信號(hào)260，MinJ2，是在J3級(jí)的使能信號(hào)270，MinJ3，的最后四分之一周期處產(chǎn)生的。類似地，J1級(jí)的使能信號(hào)280，MinJ1，是在J2級(jí)的使能信號(hào)260，MinJ2，的最后四分之一周期處產(chǎn)生的。
在計(jì)數(shù)器級(jí)之間具有可選相位關(guān)系的分頻器500中，每個(gè)傳播返回前一級(jí)的輸出使能信號(hào)都是在輸入使能信號(hào)的第二個(gè)四分之一周期處產(chǎn)生的。即，例如，圖4中J2級(jí)的使能信號(hào)460，MinJ2，是在J3級(jí)的使能信號(hào)470，MinJ3，的第二個(gè)四分之一周期處產(chǎn)生的。類似地，J1級(jí)的使能信號(hào)480，MinJ1，是在J2級(jí)的使能信號(hào)460，MinJ2，的第二個(gè)四分之一周期處產(chǎn)生的。
分頻器500中對(duì)應(yīng)的安全加載周期410和不安全周期490在圖4中說明。就象在分頻器100的實(shí)例中，分頻器500的安全周期410在420處當(dāng)所有級(jí)都無效時(shí)開始。同樣，就象在分頻器100的實(shí)例中，分頻器500的安全周期410當(dāng)使能信號(hào)中有一個(gè)變成無效而其它仍然保持有效或者還沒有變成有效時(shí)結(jié)束。在分頻器500中，安全周期410在440處當(dāng)MinF信號(hào)變成無效時(shí)結(jié)束。
應(yīng)當(dāng)指出安全加載周期410中的許多有效邊緣401、402、403和404，這些邊緣401-404中的任何一個(gè)都可以用于向分頻器500提供程序加載信號(hào)PgLoad。優(yōu)選地，例如，由于使用MinF信號(hào)需要高速檢測(cè)電路，因此具有有效邊緣401的信號(hào)MinI將代替具有有效邊緣404的信號(hào)MinF用作PgLoad。MinI信號(hào)中的高頻成分只有MinF信號(hào)中高頻成分的八分之一高，因而計(jì)數(shù)器級(jí)120、130、140(參考圖3和5)中的DFF 115可以是相對(duì)低速從而消耗較少能量的設(shè)計(jì)。
但不幸的是頻器500不適合非常高速的設(shè)計(jì)。
分頻器的關(guān)鍵路徑是在分頻器的最高速級(jí)(輸入級(jí)，F(xiàn))實(shí)現(xiàn)正確3分頻操作所需要的路徑。圖6說明了分頻器100的關(guān)鍵路徑，而圖7說明了分頻器500的關(guān)鍵路徑。每個(gè)圖中說明的都是前兩個(gè)計(jì)數(shù)器級(jí)，F(xiàn)和G。由于級(jí)F的3分頻使能信號(hào)由級(jí)G提供，而級(jí)G的時(shí)鐘由級(jí)F提供，因此如圖6和7中用粗路徑線所示出的，關(guān)鍵路徑包括向級(jí)G提供時(shí)鐘，及隨后3分頻使能信號(hào)向級(jí)F傳播所需要的路徑。除從級(jí)F鎖存器L2F提供給級(jí)G鎖存器L1G-L4G的時(shí)鐘信號(hào)的相位之外，這兩條關(guān)鍵路徑是相同的。
關(guān)于圖6說明的分頻器100的關(guān)鍵路徑，鎖存器L3G當(dāng)時(shí)鐘，ClkG，為邏輯高電平時(shí)有效。時(shí)鐘ClkG是當(dāng)輸入時(shí)鐘ClkF變成邏輯低電平時(shí)根據(jù)鎖存器L2F的反轉(zhuǎn)Q輸出產(chǎn)生的。因此，當(dāng)該時(shí)鐘為邏輯高電平時(shí)，鎖存器L2F的Q輸出是邏輯低電平，門610抑制3分頻使能信號(hào)向級(jí)F的鎖存器L3F傳播。因此，盡管MinF是當(dāng)時(shí)鐘ClkF變成邏輯低電平時(shí)提供給級(jí)F的，但是直到一個(gè)時(shí)鐘周期后當(dāng)時(shí)鐘ClkF再次變成邏輯低電平時(shí)它才傳播到鎖存器L3F，并且將鎖存器L2F的Q輸出反轉(zhuǎn)成邏輯高電平狀態(tài)，從而將MinF信號(hào)傳播到鎖存器L3F的輸入。當(dāng)時(shí)鐘ClkF再次變成邏輯高電平時(shí)，使能信號(hào)MinF通過鎖存器L3F，隨后使鎖存器L4F對(duì)程序設(shè)定分頻因子輸入P<F>的值敏感。因此，分頻器100的關(guān)鍵路徑是級(jí)F輸入時(shí)鐘，ClkF，的一個(gè)半時(shí)鐘周期。如圖1A和1B中所說明的，分頻器輸入信號(hào)向級(jí)F提供輸入時(shí)鐘，因此分頻器100的關(guān)鍵路徑必須小于分頻器100輸入的一個(gè)半時(shí)鐘周期。也可以說成分頻器100輸入的最高頻率必須小于等于1.5/(關(guān)鍵路徑長(zhǎng)度)。
除時(shí)鐘ClkG從鎖存器L2F的Q輸出產(chǎn)生之外，分頻器500的關(guān)鍵路徑操作是類似的，因此只要級(jí)G的鎖存器L3G提供了門710，就可以使其能夠傳播3分頻使能信號(hào)MinF。即，當(dāng)輸入時(shí)鐘ClkF變成邏輯低電平并傳播ClkG的邏輯高電平狀態(tài)之后不久，MinF信號(hào)將由鎖存器L3G提供，并在鎖存器L3F的輸入變得可用。因此，當(dāng)輸入時(shí)鐘ClkF再次變成邏輯高電平時(shí)，使能信號(hào)MinF將傳播通過鎖存器L3F，從而使分頻器500的級(jí)F對(duì)程序設(shè)定分頻因子輸入P<F>的值敏感。因此，分頻器500的關(guān)鍵路徑僅僅是半個(gè)時(shí)鐘周期；或者說，分頻器500輸入的最高頻率必須小于等于0.5/(關(guān)鍵路徑長(zhǎng)度)。
根據(jù)以上分析，可以看出分頻器500的可用頻率范圍是分頻器100可用頻率范圍的1/3，這么多的性能下降通常是市場(chǎng)所不能接受的。
圖9說明了可編程分頻器900的一種示例方框圖，它克服了分頻器500的關(guān)鍵路徑限制，也克服了分頻器100對(duì)安全加載的高速要求。根據(jù)本發(fā)明，分頻器900配置成利用級(jí)與級(jí)之間的組合相位關(guān)系工作。高速級(jí)F利用分頻器100的相位關(guān)系耦合到下一級(jí)G，而至少一個(gè)低速級(jí)利用分頻器500的相位關(guān)系耦合到其下一級(jí)。
由于分頻器900中級(jí)F和G之間的耦合與分頻器100中提供的耦合相同，因此分頻器900的關(guān)鍵路徑分析是與上面關(guān)于圖6所討論相同的“直接耦合”。即，關(guān)于圖9所示級(jí)F和G之間的耦合，分頻器900的最大輸入頻率是1.5/(關(guān)鍵路徑長(zhǎng)度)，或者說是分頻器500最大輸入頻率的3倍。
為了克服分頻器100對(duì)安全加載的高速要求，根據(jù)本發(fā)明，分頻器900的較高級(jí)配置成利用分頻器500的“交叉耦合”相位關(guān)系。通過在級(jí)與級(jí)之間和傳統(tǒng)相位關(guān)系一起使用可選相位關(guān)系，一個(gè)或多個(gè)有效邊緣可以配置成在分頻器500的安全加載周期內(nèi)出現(xiàn)。在實(shí)際中，不是所有的較高級(jí)都需要“交叉耦合”，也不是所有的較低級(jí)都需要“直接耦合”。高速級(jí)F直接耦合到級(jí)G以增加關(guān)鍵路徑的持續(xù)時(shí)間，而至少一個(gè)低速級(jí)交叉耦合以偏移安全加載周期。
如上面所指出的，不考慮程序設(shè)定分頻因子，在每一級(jí)F、G、H和I恒定提供每個(gè)分頻周期一次信號(hào)的信號(hào)都可以用來提供同步的PgLoad信號(hào)。因此，為了便于保持與現(xiàn)有技術(shù)分頻因子應(yīng)用的兼容性，每一級(jí)F-I都“直接耦合”到其對(duì)應(yīng)的下一級(jí)。優(yōu)選地，由于高階級(jí)I的輸入信號(hào)通常具有比低階級(jí)中信號(hào)低的高頻成分，因此使用該信號(hào)。
在圖9中說明的還有級(jí)J2′、J3′930和JLast′940的使用，它們是分頻器100中傳統(tǒng)級(jí)J2、J3和JLast的修正形式。最后一級(jí)940對(duì)應(yīng)于圖1中帶附加D觸發(fā)器116的級(jí)930。級(jí)930在圖11中說明。如所說明的，與圖10的傳統(tǒng)級(jí)130相比，級(jí)930的組合邏輯118連接到鎖存器L3的輸入，而不是級(jí)130中鎖存器L3的輸出。通過將邏輯118放在鎖存器L3的輸入側(cè)，控制輸入Zin由一個(gè)計(jì)時(shí)鎖存器與控制輸出Zout隔開，從而同步控制信號(hào)的傳播以允許分頻因子在安全加載周期中改變，而不影響正在進(jìn)行的分頻。
圖8說明了根據(jù)本發(fā)明，級(jí)與級(jí)之間具有組合相位關(guān)系的可編程分頻器900中信號(hào)的一種示例時(shí)序圖。如上面關(guān)于分頻器500的級(jí)詳細(xì)描述的，所說明的3分頻使能信號(hào)，提供給圖9每一級(jí)J1至J3′的MinJ1-MinJ3，對(duì)應(yīng)于每一級(jí)的輸出和每個(gè)后續(xù)級(jí)的輸入之間的交叉耦合相位關(guān)系。如上面關(guān)于分頻器100詳細(xì)描述的，所說明的提供給圖9每一級(jí)F至I的3分頻使能信號(hào)MinF-MinI對(duì)應(yīng)于每一級(jí)的輸出和每個(gè)后續(xù)級(jí)的輸入之間的直接耦合相位關(guān)系。
如所說明的，安全加載周期810在820處當(dāng)所有3分頻使能信號(hào)MinI-MinJ3都無效時(shí)開始。安全加載周期810在使能信號(hào)中的一個(gè)，MinJ1，變成有效然后又變成無效，而其它一個(gè)或多個(gè)使能信號(hào)仍然有效，或者再次變成有效時(shí)結(jié)束。
特別應(yīng)當(dāng)指出的是，在安全加載周期810中，有效邊緣850出現(xiàn)在使能信號(hào)MinI上。如上面所指出的，MinI信號(hào)工作在MinF信號(hào)的1/8頻率，因此在分頻器900最大頻率的環(huán)境下MinI可以看作是相對(duì)低速的信號(hào)。如圖9中所說明的，這個(gè)相對(duì)低速的信號(hào)MinI用作程序加載，PgLoad，信號(hào)以便將任何新分頻因子值加載到分頻器900中。因此，級(jí)120、930、940中用于接收并存儲(chǔ)分頻因子值的每個(gè)D觸發(fā)器115都可以設(shè)計(jì)成相對(duì)低速從而消耗較少能量的設(shè)備。
由于MinI信號(hào)的有效邊緣850出現(xiàn)在安全加載周期中，因此它確保分頻器900的計(jì)數(shù)過程不會(huì)受加載的影響，除非期望下一個(gè)分頻因子周期基于新加載的分頻因子值。即，在加載新分頻因子之前的分頻因子周期中，分頻因子是先前的分頻因子，而在加載新分頻因子值之后的下一分頻因子周期中，分頻因子將是新分頻因子，不需要引入中間分頻因子。此外，由于MinF信號(hào)是基于級(jí)F和G的直接耦合傳播的，因此與現(xiàn)有技術(shù)的傳統(tǒng)分頻器100相比，本發(fā)明分頻器900的最大輸入頻率沒有降低。
以上僅僅說明了本發(fā)明的原理。因此，盡管在此沒有顯式地描述或顯示，但應(yīng)當(dāng)理解本領(lǐng)域技術(shù)人員可以設(shè)計(jì)各種能體現(xiàn)本發(fā)明原理并屬于其主旨和范圍的裝置。例如，方框圖說明了分頻器的邏輯操作和計(jì)數(shù)器級(jí)。如在本領(lǐng)域中通用的，其邏輯等價(jià)物可以用來優(yōu)化設(shè)計(jì)的性能。例如，在一種優(yōu)選實(shí)施方案中，利用帶反轉(zhuǎn)輸入的或非門代替與門以消除每一級(jí)中的反轉(zhuǎn)延遲，及降低“凈空范圍”要求(電源之間多層設(shè)備的個(gè)數(shù))。鑒于本公開內(nèi)容，這些和其它系統(tǒng)配置與優(yōu)化特征對(duì)本領(lǐng)域普通技術(shù)人員來說是顯而易見的，而且包括在下列權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種接收具有第一頻率的輸入信號(hào)并提供具有第二頻率的輸出信號(hào)的可編程分頻器，該第一頻率與第二頻率之比基于程序設(shè)定分頻因子值，該可編程分頻器包括多個(gè)計(jì)數(shù)器級(jí)，可以彼此串聯(lián)，從而每個(gè)計(jì)數(shù)器級(jí)的輸出向后續(xù)計(jì)數(shù)器級(jí)提供輸入，其中多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都配置成根據(jù)所述程序設(shè)定分頻因子值的對(duì)應(yīng)子集的一個(gè)值實(shí)現(xiàn)用第一因子或第二因子對(duì)該計(jì)數(shù)器級(jí)的輸入頻率進(jìn)行分頻以產(chǎn)生該計(jì)數(shù)器級(jí)輸出，及多個(gè)計(jì)數(shù)器級(jí)中至少一個(gè)計(jì)數(shù)器級(jí)的輸出以與該至少一個(gè)計(jì)數(shù)器級(jí)的輸出同相的關(guān)系向其后續(xù)計(jì)數(shù)器級(jí)提供輸入，及多個(gè)計(jì)數(shù)器級(jí)中至少一個(gè)其它計(jì)數(shù)器級(jí)的輸出以與該至少一個(gè)其它計(jì)數(shù)器級(jí)的輸出反相的關(guān)系向其后續(xù)計(jì)數(shù)器級(jí)提供輸入。
2.如權(quán)利要求1所述的可編程分頻器，其中所述多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都配置成還根據(jù)由其后續(xù)級(jí)提供的使能信號(hào)實(shí)現(xiàn)利用第一因子或第二因子的分頻。
3.如權(quán)利要求2所述的可編程分頻器，其中每個(gè)計(jì)數(shù)器級(jí)還配置成接收實(shí)現(xiàn)所述程序設(shè)定分頻因子值的對(duì)應(yīng)子集的加載的加載信號(hào)，及該可編程分頻器配置成當(dāng)每個(gè)計(jì)數(shù)器級(jí)都配置成只利用第一因子實(shí)現(xiàn)所述分頻而不依賴于所述程序設(shè)定分頻因子值時(shí)提供加載信號(hào)。
4.如權(quán)利要求1所述的可編程分頻器，其中每個(gè)計(jì)數(shù)器級(jí)還配置成接收實(shí)現(xiàn)所述程序設(shè)定分頻因子值的對(duì)應(yīng)子集的加載的加載信號(hào)，及該可編程分頻器配置成當(dāng)每個(gè)計(jì)數(shù)器級(jí)都配置成只利用第一因子實(shí)現(xiàn)分頻而不依賴于程序設(shè)定分頻因子值時(shí)提供加載信號(hào)。
5.如權(quán)利要求1所述的可編程分頻器，其中所述同相的關(guān)系提供第一關(guān)鍵路徑持續(xù)時(shí)間，所述反相的關(guān)系提供第二關(guān)鍵路徑持續(xù)時(shí)間，一個(gè)高速相位關(guān)系對(duì)應(yīng)于所述同相關(guān)系，如果所述第一關(guān)鍵路徑持續(xù)時(shí)間比第二關(guān)鍵路徑持續(xù)時(shí)間長(zhǎng)，或所述反相關(guān)系，如果所述第一關(guān)鍵路徑持續(xù)時(shí)間不比第二關(guān)鍵路徑持續(xù)時(shí)間長(zhǎng)，及接收所述可編程分頻器輸入信號(hào)的第一計(jì)數(shù)器級(jí)通過所述高速相位關(guān)系耦合到其后續(xù)計(jì)數(shù)器級(jí)。
6.如權(quán)利要求1所述的可編程分頻器，其中所述可編程分頻器可配置成提供比所述多個(gè)計(jì)數(shù)器級(jí)短的有效計(jì)數(shù)器長(zhǎng)度，所述至少一個(gè)其它計(jì)數(shù)器級(jí)也配置成接收控制輸入并提供控制輸出，所述控制輸入和輸出配置成控制所述有效計(jì)數(shù)器長(zhǎng)度，及所述至少一個(gè)其它計(jì)數(shù)器級(jí)通過一個(gè)時(shí)鐘控制的設(shè)備從所述控制輸入提供控制輸出。
7.用在具有最大計(jì)數(shù)器長(zhǎng)度并且可配置提供小于該最大計(jì)數(shù)器長(zhǎng)度的有效計(jì)數(shù)器長(zhǎng)度的可編程分頻器中的計(jì)數(shù)器級(jí)，該計(jì)數(shù)器級(jí)包括配置成根據(jù)使能信號(hào)有選擇地反轉(zhuǎn)輸出信號(hào)(Qout)的計(jì)數(shù)器，及配置成根據(jù)程序設(shè)定值和控制輸入提供所述使能信號(hào)和一個(gè)控制輸出的控制邏輯，該控制輸入和控制輸出配置成控制所述有效計(jì)數(shù)器長(zhǎng)度，其中所述控制邏輯包括至少一個(gè)將所述控制輸入與控制輸出隔離的時(shí)鐘控制設(shè)備。
8.如權(quán)利要求7所述的計(jì)數(shù)器級(jí)，其中所述計(jì)數(shù)器有選擇地反轉(zhuǎn)輸出信號(hào)以便用2或3分頻一個(gè)時(shí)鐘信號(hào)。
9.一種多模塊預(yù)定標(biāo)器，包括第一多個(gè)計(jì)數(shù)器級(jí)，其中每個(gè)計(jì)數(shù)器級(jí)都配置成根據(jù)程序設(shè)定分頻因子值的第一子集實(shí)現(xiàn)2分頻或3分頻操作，及與所述第一多個(gè)計(jì)數(shù)器級(jí)串聯(lián)耦合的第二多個(gè)計(jì)數(shù)器級(jí)，其中每個(gè)計(jì)數(shù)器級(jí)都配置成根據(jù)程序設(shè)定分頻因子值的第二子集實(shí)現(xiàn)2分頻或3分頻操作，其中所述第一多個(gè)計(jì)數(shù)器級(jí)通過第一相位關(guān)系彼此串聯(lián)耦合，及所述第二多個(gè)計(jì)數(shù)器級(jí)通過與所述第一相位關(guān)系相反的第二相位關(guān)系彼此串聯(lián)耦合。
10.如權(quán)利要求9所述的多模塊預(yù)定標(biāo)器，其中所述第一和第二多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都配置成在接收到加載信號(hào)時(shí)接收所述程序設(shè)定分頻因子值的第一和第二子集，及該多模塊預(yù)定標(biāo)器配置成當(dāng)所述第一多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都配置成不依賴于程序設(shè)定分頻因子值實(shí)現(xiàn)2分頻操作時(shí)提供所述加載信號(hào)。
11.如權(quán)利要求10所述的多模塊預(yù)定標(biāo)器，其中所述第一多個(gè)計(jì)數(shù)器級(jí)串聯(lián)耦合到第二多個(gè)計(jì)數(shù)器級(jí)的第一計(jì)數(shù)器級(jí)，及所述加載信號(hào)是由所述第二多個(gè)計(jì)數(shù)器級(jí)的第一計(jì)數(shù)器級(jí)提供的。
12.如權(quán)利要求9所述的多模塊預(yù)定標(biāo)器，其中所述第一相位關(guān)系的特征在于第一關(guān)鍵路徑持續(xù)時(shí)間，及所述第二相位關(guān)系的特征在于顯著比第一關(guān)鍵路徑持續(xù)時(shí)間短的第二關(guān)鍵路徑持續(xù)時(shí)間。
13.一種分頻輸入信號(hào)的第一頻率以產(chǎn)生具有第二頻率的輸出信號(hào)的方法，包括根據(jù)程序設(shè)定的分頻因子值，有選擇地使多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都能夠?qū)崿F(xiàn)利用第一因子或第二因子的分頻，及提供來自每個(gè)計(jì)數(shù)器級(jí)的分頻輸出作為后續(xù)計(jì)數(shù)器級(jí)的輸入，其中來自第一組計(jì)數(shù)器級(jí)的所述分頻輸出以第一相位關(guān)系提供，及來自第二組計(jì)數(shù)器級(jí)的所述分頻輸出以與所述第一相位關(guān)系相反的第二相位關(guān)系提供。
14.如權(quán)利要求13所述的方法，還包括當(dāng)使得所述多個(gè)計(jì)數(shù)器級(jí)中的每個(gè)計(jì)數(shù)器級(jí)都能夠不依賴于所述程序設(shè)定分頻因子值實(shí)現(xiàn)分頻時(shí)加載所述程序設(shè)定分頻因子值。
全文摘要
一種可編程分頻器，提供了低速過渡信號(hào)，以便在可編程分頻器的安全加載周期中實(shí)現(xiàn)新分頻因子值的同步加載，從而只利用先前的分頻因子值或新分頻因子值進(jìn)行分頻。同相120和反相230計(jì)數(shù)器級(jí)的結(jié)合用于定位每個(gè)計(jì)數(shù)器級(jí)不依賴于分頻因子的周期，從而至少一個(gè)低速計(jì)數(shù)器使能信號(hào)的邊緣在所有計(jì)數(shù)器級(jí)都處于一個(gè)不依賴于分頻因子的周期中時(shí)出現(xiàn)。同相和反相計(jì)數(shù)器級(jí)的優(yōu)化選擇還使關(guān)鍵路徑持續(xù)時(shí)間增加到最大，以便允許非常高速的輸入頻率的精確分頻。
文檔編號(hào)H03K23/00GK1586037SQ02822623
公開日2005年2月23日 申請(qǐng)日期2002年11月5日 優(yōu)先權(quán)日2001年11月16日
發(fā)明者H·吳, R·加斯克 申請(qǐng)人:皇家飛利浦電子股份有限公司