用于i/o接口的兩級(jí)升壓轉(zhuǎn)換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于邏輯電路領(lǐng)域，尤其涉及一種用于i/o接口的兩級(jí)升壓轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]通常把介于內(nèi)部芯片與外部芯片之間的接口稱為I/O接口，通過(guò)I/O接口可以實(shí)現(xiàn)外部芯片與內(nèi)部芯片之間的信號(hào)轉(zhuǎn)換，完成相應(yīng)的控制功能。如I/o接口可以接收一低電源信號(hào)(core power supply)作為內(nèi)部電平信號(hào),而實(shí)際電路卻需要一高壓電源VDD1作為I/O電源，當(dāng)所述低電源信號(hào)〈〈高壓電源VDD1時(shí)，所述低電源信號(hào)將會(huì)在傳輸這些低電壓的升壓轉(zhuǎn)換電路上施加應(yīng)力。這種升壓轉(zhuǎn)換電路最常用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器。
[0003]圖1示出了傳統(tǒng)的接收簡(jiǎn)單的數(shù)字信號(hào)的升壓轉(zhuǎn)換電路10，其包括一用低壓管制成的CMOS反相器INV和分別用一高壓管制成的W1、W2、PM3、PM4，匪I和PM3的漏極相連接至PM4的柵極，匪I的柵極和反相器INV的正極相連接至輸入端IN，匪2和PM4的漏極相連接至PM3的柵極且作為輸出端0UT，匪2的柵極和反相器INV的負(fù)極相連接，匪I和匪2的源極相連至電源地Vss，PM3和PM4的源極相連接并與高壓電源VDD1相連，匪I的閾值電壓為Vthl，匪2的閾值電壓為Vth2，Vthl和Vth2均大于低電源信號(hào)。當(dāng)輸入端IN接入的低電源信號(hào)從“0_>1”進(jìn)行切換時(shí)，匪I的閾值電壓Vthl大于其柵極所連接的低電源信號(hào)而導(dǎo)致匪1無(wú)法開(kāi)啟，致使匪1的漏極電壓不能由高壓電源VDD1下拉至0，由此PM4關(guān)斷，輸出端OUT不能將高壓電源VDD1輸出，故輸出端OUT無(wú)法拉升至1，所以匪2的柵極接受經(jīng)過(guò)反相器INV的低電源信號(hào)而關(guān)斷；當(dāng)輸入端IN接入的低電源信號(hào)從“1->0”進(jìn)行切換時(shí)，匪2的閾值電壓Vth2大于其柵極所連接的反相的低電源信號(hào)而導(dǎo)致匪2無(wú)法開(kāi)啟，致使輸出端OUT不能由高壓電源VDD1下拉至O。
[0004]因此，所述升壓轉(zhuǎn)換電路以一頻率持續(xù)接收直流信號(hào)作為低電源信號(hào)時(shí)，若所述低電源信號(hào)〈〈高壓電源VDD10，而匪1的Vthl和匪2的Vth2均大于所述低電源信號(hào)，則會(huì)導(dǎo)致輸入端IN的低電源信號(hào)從“0->1”進(jìn)行切換時(shí)，所述升壓轉(zhuǎn)換電路無(wú)法正確地在輸出端OUT將高壓電源VDD1輸出而拉升至I，或會(huì)導(dǎo)致輸入端IN的低電源信號(hào)從“ 1_>0”進(jìn)行切換時(shí)，所述升壓轉(zhuǎn)換電路無(wú)法正確地在輸出端OUT將高壓電源VDD1下拉至O以供使用。因此，當(dāng)1/0接口接收到的低電源信號(hào)遠(yuǎn)遠(yuǎn)小于實(shí)際電路需要的高壓電源VDD1時(shí)，需要提供一種新的升壓轉(zhuǎn)換電路解決上述問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種用于1/0接口的兩級(jí)升壓轉(zhuǎn)換電路，以解決當(dāng)1/0接口接收到的低電源信號(hào)遠(yuǎn)遠(yuǎn)小于實(shí)際電路需要的高壓電源時(shí)，無(wú)法正確地根據(jù)接收到的低電源信號(hào)輸出拉升電源或下拉電源以供實(shí)際電路使用的問(wèn)題。
[0006]為了解決上述問(wèn)題，本發(fā)明提供一種用于1/0接口的兩級(jí)升壓轉(zhuǎn)換電路，包括:
[0007]第一級(jí)升壓轉(zhuǎn)換器，所述第一級(jí)升壓轉(zhuǎn)換器位于一中間電源和一電源地之間，且所述第一級(jí)升壓轉(zhuǎn)換器根據(jù)接收到的一低電源信號(hào)輸出所述中間電源；
[0008]第二級(jí)升壓轉(zhuǎn)換器，所述第二級(jí)升壓轉(zhuǎn)換器位于一高壓電源和所述電源地之間，且所述第二級(jí)升壓轉(zhuǎn)換器根據(jù)接收到的所述中間電源輸出所述高壓電源；
[0009]其中，所述低電源信號(hào)遠(yuǎn)低于所述高壓電源，所述中間電源位于所述低電源信號(hào)和高壓電源之間，所述低電源信號(hào)在所述電源地和中間電源之間的電壓擺動(dòng)。
[0010]進(jìn)一步的，所述第一級(jí)升壓轉(zhuǎn)換器包括:低壓CMOS反相器、第一中間電源NMOS晶體管和第二中間電源NMOS晶體管、以及第一中間電源PMOS晶體管和第二中間電源PMOS晶體管；
[0011]所述第一中間電源NMOS晶體管的漏極和第一中間電源PMOS晶體管的漏極相連接至第二中間電源PMOS晶體管的柵極，所述第一中間電源NMOS晶體管的柵極和低壓CMOS反相器的正極相連接至用于接入所述低電源信號(hào)的輸入端，所述第二中間電源NMOS晶體管的漏極和第二中間電源PMOS晶體管的漏極相連接至第一中間電源PMOS晶體管的柵極且作為用于輸出所述中間電源的第一級(jí)輸出端，所述第二中間電源NMOS晶體管的柵極和低壓CMOS反相器的負(fù)極相連接，所述第一中間電源NMOS晶體管的源極和第二中間電源NMOS晶體管的源極相連至所述電源地，所述第一中間電源PMOS晶體管的源極和第二中間電源PMOS晶體管的源極相連接并與所述中間電源相連。
[0012]進(jìn)一步的，所述第二級(jí)升壓轉(zhuǎn)換器包括:中間電源CMOS反相器、第一高壓NMOS晶體管和第二高壓NMOS晶體管、以及第一高壓PMOS晶體管和第二高壓PMOS晶體管；
[0013]所述第一高壓NMOS晶體管的漏極和第一高壓PMOS晶體管的漏極相連接至第二高壓PMOS晶體管的柵極，所述第一高壓NMOS晶體管的柵極和低壓CMOS反相器的正極相連接至所述第一級(jí)輸出端，所述第二高壓NMOS晶體管的漏極和第二高壓PMOS晶體管的漏極相連接至第一高壓PMOS晶體管的柵極且作為用于輸出所述高壓電源的第二級(jí)輸出端，所述第二高壓NMOS晶體管的柵極和低壓CMOS反相器的負(fù)極相連接，所述第一高壓NMOS晶體管的源極和第二高壓NMOS晶體管的源極相連至所述電源地，所述第一高壓PMOS晶體管的源極和第二高壓PMOS晶體管的源極相連接并與所述高壓電源相連。
[0014]進(jìn)一步的，所述第一中間電源NMOS晶體管和第二中間電源NMOS晶體管均具有第一閾值電壓，所述第一閾值電壓低于所述低電源信號(hào)。
[0015]進(jìn)一步的，所述第一中間電源PMOS晶體管和第二中間電源PMOS晶體管均具有第二閾值電壓，所述第二閾值電壓低于所述中間電源。
[0016]進(jìn)一步的，所述第一高壓NMOS晶體管和第二高壓NMOS晶體管均具有第二閾值電壓，所述第二閾值電壓低于所述中間電源且高于所述低電源信號(hào)。
[0017]進(jìn)一步的，所述第一高壓PMOS晶體管和第二高壓PMOS晶體管均具有第四閾值電壓，所述第四閾值電壓低于所述高壓電源。
[0018]與現(xiàn)有技術(shù)相比，本發(fā)明公開(kāi)的用1/0接口的兩級(jí)升壓轉(zhuǎn)換電路，包括:第一級(jí)升壓轉(zhuǎn)換器，所述第一級(jí)升壓轉(zhuǎn)換器分別連接至一中間電源和一電源地，且所述第一級(jí)升壓轉(zhuǎn)換器根據(jù)接收到的一低電源信號(hào)輸出所述中間電源；第一級(jí)升壓轉(zhuǎn)換器，所述第二級(jí)升壓轉(zhuǎn)換器分別連接至一高壓電源和所述電源地，且所述第二級(jí)升壓轉(zhuǎn)換器根據(jù)接收到的所述中間電源輸出所述高壓電源；其中，所述低電源信號(hào)遠(yuǎn)低于所述高壓電源，所述中間電源位于所述低電源信號(hào)和高壓電源之間，所述低電源信號(hào)在所述電源地和中間電源之間的電壓擺動(dòng)，由于本發(fā)明可以根據(jù)I/o接口接收到的低電源信號(hào)的切換狀態(tài)分級(jí)逐步輸出，克服了原有的單級(jí)升壓轉(zhuǎn)換電路由于低電源信號(hào)遠(yuǎn)遠(yuǎn)小于高壓電源、且形成單級(jí)升壓轉(zhuǎn)換電路的高壓管的閾值電壓大于所述低電源信號(hào)的原因，所導(dǎo)致的在單級(jí)升壓轉(zhuǎn)換電路中無(wú)法正確地根據(jù)接收到的低電源信號(hào)的切換狀態(tài)將輸出端拉升至高壓電源或?qū)⒏邏弘娫聪吕敵鲆怨┦褂谩?br>【附圖說(shuō)明】
[0019]圖1為現(xiàn)有技術(shù)一實(shí)施例中的單級(jí)升壓轉(zhuǎn)換電路的結(jié)構(gòu)示意圖；
[0020]圖2為本發(fā)明一實(shí)施例中的用于I/O接口的兩級(jí)升壓轉(zhuǎn)換電路的結(jié)構(gòu)示意圖；
[0021]圖3為本發(fā)明一實(shí)施例中的用于I/O接口的兩級(jí)升壓轉(zhuǎn)換電路的輸入輸出示意圖。
圖4為本發(fā)明一實(shí)施例中的具有銅金屬層的半導(dǎo)體基底放入第一 PVD系統(tǒng)的EnCoRe工藝腔中的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0022]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。
[0023]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。
[0024]參見(jiàn)圖2，本發(fā)明提供一種用于I/O接口的兩級(jí)升壓轉(zhuǎn)換電路100，所述用于I/O接口的兩級(jí)升壓轉(zhuǎn)換電路100包括第一級(jí)升壓轉(zhuǎn)換器200和第二級(jí)升壓轉(zhuǎn)換器300，所述第一級(jí)升壓轉(zhuǎn)換器200位于一中間電源VDDM和一電源地Vss (此處大小設(shè)為O)之間，且所述第一級(jí)升壓轉(zhuǎn)換器200根據(jù)接收到的一低電源信號(hào)IN輸出所述中間電源；所述第二級(jí)升壓轉(zhuǎn)換器300位于一高壓電源VDD1和所述電源地Vss之間，且所述第二級(jí)升壓轉(zhuǎn)換器300根據(jù)接收到的所述中間電源VDDM輸出所述高壓電源VDD10，其中，所述低電源信號(hào)IN遠(yuǎn)低于所述高壓電源VDD10，所述中間電源VDDM位于所述低電源信號(hào)IN和高壓電源VDD1之間，所述低電源信號(hào)IN在所述電源地Vss和中間電源VDDM之間的電壓擺動(dòng)。
[0025]因此，本發(fā)明可以根據(jù)I/O接口接收到的低電源信號(hào)的切換狀態(tài)分級(jí)逐步輸出，克服了原有的單級(jí)升壓轉(zhuǎn)換電路由于低電源信號(hào)遠(yuǎn)遠(yuǎn)小于高壓電源、且形成單級(jí)升壓轉(zhuǎn)換電路的高壓管的閾值電壓大于所述低電源信號(hào)的原因，所導(dǎo)致的在單級(jí)升壓轉(zhuǎn)換電路中無(wú)法正確地根據(jù)接收到的低電源信號(hào)的切換狀態(tài)將輸出端拉升至高壓電源或?qū)⒏邏弘娫聪吕敵鲆怨┦褂谩?br>[0026]具體的,所述第一級(jí)升壓轉(zhuǎn)換器200包括低壓CMOS反相器inverter、第一中間電源NMOS晶體管NM5和第二中間電源NMOS晶體管NM6、以及第一中間電源PMOS晶體管PM7和第二中間電源PMOS晶體管PM8。所述第一級(jí)升壓轉(zhuǎn)換器200包括的各晶體管之間的連接關(guān)系如下:
[0027]所述第一中間電源NMOS晶體管匪5的漏極和第一中間電源PMOS晶體管PM7的漏極相連接至第二中間電源PMOS晶體管PM8的柵極，所述第一中間電源NMOS晶體管匪5的柵極和低壓CMOS反相器inverter的正極相連接至用于接入所述低電源信號(hào)IN的輸入端，所述第二中間電源NMOS晶體管NM6的漏極和第二中間電源PMOS晶體管PM8的漏極相連接至第一中間電源PMOS晶體管PM7的柵極且作為用于輸出所述中間電源VDDM的第一級(jí)輸出端X，所述第二中間電源NMOS晶體管NM6的柵極和低壓CMOS反相器inverter的負(fù)極相連接，所述第一中間電源NMOS晶體管匪5的源極和第二中間電源NMOS晶體管NM6的源極相連至所述電源地Vss，所述第一中間電源PMOS晶體管PM7的源極和第二中間電源PMOS晶體管PM8的源極相連接并與所述中間電源VDDM相連。
[0028]進(jìn)一步的，所述第一中間電源NMOS晶體管匪5和第二中間電源NMOS晶體管NM6均具有第一閾值電壓Vtnl，所述第一閾值電壓Vtnl低于所述低電源信號(hào)IN，以及所述第一中間電源PMOS晶體管PM7和第二中間電源PMOS晶體管PM8均具有第二閾值電壓VtplJf述第二閾值電壓Vtpl低于所述中間電源VDDM。
[0029]具體的,所述第二級(jí)升壓轉(zhuǎn)換器300