專利名稱：整流電路及rfid芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路領(lǐng)域，尤其涉及一種整流電路及RFID芯片。
背景技術(shù)：
RFID (Radio Frequency Identification,射頻識別)標簽這類芯片工作過程中，在通過射頻載波接收和發(fā)送信號的同時還需要從射頻載波中獲得芯片工作所需要的能量。由于RFID標簽的天線獲得的射頻交流信號幅度一般較小，在RFID標簽芯片設(shè)計上通常需要設(shè)計一種電荷泵整流電路把射頻交流信號整流升壓而獲得滿足RFID標簽芯片工作需要的電源。整流電路的效率高低會直接影響到RFID標簽芯片的靈敏度。當前RFID標簽芯片通過射頻輸入端傳輸信號的同時通過射頻輸入端獲取能量供芯片內(nèi)部電路使用。舉例說明:UHF (Ultra High Frequency，特高頻)RFID標簽芯片中，RFID標簽芯片通過外部天線感應信號輸入到芯片內(nèi)部，信號載波頻率為860 960MHz，輸入到RFID標簽芯片內(nèi)部的信號一方面經(jīng)過解調(diào)傳遞給數(shù)字電路，另一方面通過電荷泵整流電路產(chǎn)生直流電壓為RFID標簽芯片內(nèi)部的數(shù)字電路、模擬電路以及儲存器等模塊提供電壓。一般而言，RFID標簽芯片靈敏度越高，工作距離越遠，這是衡量RFID標簽芯片性能的一個重要指標。距離越遠，天線獲得的能量越低，這就需要在RFID標簽芯片功耗一定的情況下提高電荷泵整流電路的效率，從而保證在提供足夠負載能力的情況下輸出各模塊足夠工作的電壓，所以設(shè)計高效率的電荷泵整流電路是UHF RFID標簽芯片的難點之一。圖1示出了 η級電荷泵整流電路的結(jié)構(gòu)，每級電路結(jié)構(gòu)一樣，一般根據(jù)不同輸出電壓需要設(shè)計不同級數(shù)，其中輸入射頻信號ANTP為天線感應信號，表達式為:
AlSlTP = Fp sin( Μ)公式(I)
其中，Vp為感應信號幅度，理想情況下，整流輸出電壓VA= (n+1) Vp?，F(xiàn)有技術(shù)中，電荷泵整流電路有以下方案:
方案一、采用dickson結(jié)構(gòu)，每級整流電路采用兩個肖特基二極管和兩個電容進行整流濾波，其改進方案采用二極管連接的MOS管代替肖特基二極管，如圖2所示。方案二、帶有偏置電路同時傳輸管采用一個NMOS管和一個PMOS管的整流電路，使用電阻作為偏置電路，給傳輸管柵極電壓提供偏置電壓。方案三、采用改進的CMOS 二極管結(jié)構(gòu)替代傳統(tǒng)二極管，改進的CMOS 二極管結(jié)構(gòu)如圖3所示，采用PMOS管作為傳輸管，傳輸管柵極采用一路偏置電流產(chǎn)生偏置電壓。用此電路替代傳統(tǒng)肖特基二極管，偏置電流通過輸出VA電壓產(chǎn)生。以上方案存在的問題是:方案一中，肖特基二極管需要在標準CMOS工藝上增加掩膜的工序來實現(xiàn)，增加了制造成本，不同MOS管存在漏電以及工藝溫度偏差性能低于肖特基二極管；方案二中，電阻作為偏置，只能實現(xiàn)兩級串聯(lián)不能多級倍壓，不能夠在輸入能量較小的情況下產(chǎn)生足夠工作電源電壓，限制應用；方案三結(jié)構(gòu)復雜，每級整流電路包括至少兩個偏置電壓電路，存在較多漏電，效率低。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種整流電路及RFID芯片，提高轉(zhuǎn)換效率，降低工藝成本。為解決上述技術(shù)問題，本發(fā)明提出了一種整流電路，包括N級子級整流電路，N為自然數(shù)，第i級子級整流電路包括第一傳輸管、第二傳輸管、偏置電路、第一電容和第二電容，i=l,2,……N，所述偏置電路用于為所述第一傳輸管和所述第二傳輸管提供偏置電壓，其中:
所述第一傳輸管的輸入端與所述偏置電路的第一輸入端相連并共同接第i級子級整流電路的輸入端，也即第i_l級子級整流電路的輸出端，所述第一傳輸管的輸出端接所述第二傳輸管的輸入端；
所述第二傳輸管的輸出端與所述偏置電路的第二輸入端相連并共同接該第i級子級整流電路的輸出端；
所述偏置電路的第三輸入端接輸入射頻信號ANTP，第一輸出端接所述第一傳輸管的控制端，第二輸出端接所述第二傳輸管的控制端；
所述第一電容的第一端接 所述第一傳輸管的輸出端和所述第二傳輸管的輸入端，所述第一電容的第二端接輸入射頻信號ANTP ；
所述第二電容的第一端接所述第二傳輸管的輸出端，所述第二電容的第二端接地VSS。進一步地，上述整流電路還可具有以下特點，所述第一傳輸管和所述第二傳輸管均為金屬氧化物半導體場效應管MOSEFT管。進一步地，上述整流電路還可具有以下特點，所述偏置電路中包括限幅電路。進一步地，上述整流電路還可具有以下特點，所述偏置電路中包括濾波電路。進一步地，上述整流電路還可具有以下特點，所述第一傳輸管為NMOS管，所述第二傳輸管為PMOS管，所述NMOS管的源極為所述第一傳輸管的輸入端，漏極為所述第一傳輸管的輸出端，柵極為所述第一傳輸管的控制端，所述PMOS管的漏極為所述第二傳輸管的輸入端，源極為所述第二傳輸管的輸出端，柵極為所述第二傳輸管的控制端。進一步地，上述整流電路還可具有以下特點，所述偏置電路包括包括第二 NMOS管(N2)、第三NMOS管(N3)、第二 PMOS管(P2)、第三PMOS管(P3)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第三NMOS管(N3)的源極與第三PMOS管(P3)的源極相連并共同接第一濾波電容(Cgl)的第二端,第一濾波電容(Cgl)的第一端為該偏置電路的第三輸入端；第三PMOS管(P3)的漏極與第三NMOS管(N3)的柵極相連并共同接偏置電路的第一輸出端，第三NMOS管(N3)的漏極與第三PMOS管(P3)的柵極相連并共同接偏置電路的第二輸出端；第二 NMOS管(N2)的漏極與柵極相連并共同接第三PMOS管(P3)的漏極，源極接偏置電路的第一輸入端；第二 PMOS管(P2)的漏極與柵極相連并共同接第三NMOS管(N3)的漏極，源極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第三PMOS管(P3)的漏極和該偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三NMOS管(N3)的漏極和偏置電路的第二輸入端之間。進一步地，上述整流電路還可具有以下特點，所述偏置電路包括第三NMOS管(N3)、第四NMOS管(N4)、第一二極管(D1)、第二二極管(D2)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第三NMOS管(N3)和第四NMOS管(N4)的源極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第四NMOS管(N4)的柵極接第四NMOS管(N4)的源極，漏極接偏置電路的第一輸出端；第三NMOS管(N3)的柵極接第三NMOS管(N3)的漏極并共同接偏置電路的第二輸出端；第一二極管(Dl)的正極接第四NMOS管(N4)的漏極，負極接偏置電路的第一輸入端；第二二極管(D2)的正極接第三NMOS管(N3)的漏極，負極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第四NMOS管(N4)的漏極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三NMOS管(N3)的漏極和偏置電路的第二輸入端之間。進一步地，上述整流電路還可具有以下特點，所述偏置電路包括第一二極管(D1)、第二二極管(D2)、第三二極管(D3)、第四二極管(D4)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第四二極管(D4)的正極與第三二極管(D3)的負極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第四二極管(D4)的負極接偏置電路的第一輸出端，第三二極管(D3)的正極接偏置電路的第二輸出端；第一二極管(Dl)的正極接第四二極管(D4)的負極，負極接偏置電路的第一輸入端；第二二極管(D2)的正極接第三二極管(D3)的正極，負極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第四二極管(D4)的負極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三二極管(D3)的正極和偏置電路的第二輸入端之間。進一步地，上述整流電路還可具有以下特點，所述偏置電路包括第一二極管(D1)、第二二極管(D2)、第二 NMOS管(N2)、第二 PMOS管(P2)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第二二極管(D2)的正極與第一二極管(Dl)的負極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第二二極管(D2)的負極接偏置電路的第一輸出端，第一二極管(Dl)的正極接偏置電路的第二輸出端；第二 NMOS管(N2)的漏極與柵極相連并共同接第二二極管(D2)的負極，源極接偏置電路的第一輸入端；第二 PMOS管(P2)的漏極與柵極相連并共同接第一二極管(Dl)的正極，源極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第二二極管(D2)的負極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第一二極管(Dl)的正極和偏置電路的第 二輸入端之間。為解決上述技術(shù)問題，本發(fā)明還提出了一種RFID芯片，所述RFID芯片內(nèi)包括整流電路，所述整流電路包括N級子級整流電路，N為自然數(shù)，第i級子級整流電路包括第一
傳輸管、第二傳輸管、偏置電路、第一電容和第二電容， =1 2,......N,所述偏置電路用于為
所述第一傳輸管和所述第二傳輸管提供偏置電壓，其中:
所述第一傳輸管的輸入端與所述偏置電路的第一輸入端相連并共同接第i級子級整流電路的輸入端，也即第i_l級子級整流電路的輸出端，所述第一傳輸管的輸出端接所述第二傳輸管的輸入端；
所述第二傳輸管的輸出端與所述偏置電路的第二輸入端相連并共同接該第i級子級整流電路的輸出端；
所述偏置電路的第三輸入端接輸入射頻信號ANTP，第一輸出端接所述第一傳輸管的控制端，第二輸出端接所述第二傳輸管的控制端；
所述第一電容的第一端接所述第一傳輸管的輸出端和所述第二傳輸管的輸入端，第二端接輸入射頻信號ANTP ； 所述第二電容的第一端接所述第二傳輸管的輸出端，第二端接地vss。本發(fā)明的整流電路帶有偏置電路，傳輸管采用PMOS或者NMOS管或者二者結(jié)合，采用一個偏置電路同時對每一級的兩個傳輸管的柵極產(chǎn)生偏置電壓，具有較高的轉(zhuǎn)換效率。并且，本發(fā)明的整流電路結(jié)構(gòu)簡單，采用標準CMOS工藝，不會增加掩膜和工序，降低了工藝成本。本發(fā)明的RFID芯片具有較低的功耗和成本。


圖1為η級電荷泵整流電路的結(jié)構(gòu)示意 圖2為現(xiàn)有技術(shù)中采用肖特基二極管的電荷泵整流電路結(jié)構(gòu) 圖3為改進的CMOS 二極管的結(jié)構(gòu) 圖4為本發(fā)明一級整流電路的總體結(jié)構(gòu) 圖5為本發(fā)明實施例中一級整流電路的一種結(jié)構(gòu) 圖6為本發(fā)明實施例中一級整流電路的另一種結(jié)構(gòu) 圖7為本發(fā)明實施例中一級整流電路的又一種結(jié)構(gòu) 圖8為本發(fā)明實施例中一級整流電路的再一種結(jié)構(gòu)圖。
具體實施例方式以下結(jié)合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。本發(fā)明的整流電路可以包括N級，N為自然數(shù)，其中，每一級整流電路(也可以稱為子級整流電路)的總體結(jié)構(gòu)如圖4所示。圖4為本發(fā)明一級整流電路的總體結(jié)構(gòu)圖。如圖4所不，本發(fā)明的一級整流電路包括第一傳輸管Q1、第二傳輸管Q2、偏置電路、第一電容Cl和第二電容C2,其中,偏置電路用于為第一傳輸管Ql和第二傳輸管Q2提供偏置電壓。如圖4所示，本發(fā)明的一級整流電路中各組成部分的連接關(guān)系是:第一傳輸管Ql的輸入端與偏置電路的第一輸入端相連并共同接本級整流電路的輸入端IN (也即本級整流電路的上一級整流電路的輸出端)，第一傳輸管Ql的輸出端接第二傳輸管Q2的輸入端；第二傳輸管Q2的輸出端與偏置電路的第二輸入端相連并共同接該本級整流電路的輸出端OUT (也即本級整流電路的下一級整流電路的輸入端)；偏置電路的第三輸入端接輸入射頻信號ANTP，第一輸出端接第一傳輸管Ql的控制端，第二輸出端接第二傳輸管Q2的控制端；第一電容Cl的第一端接第一傳輸管Ql的輸出端和第二傳輸管Q2的輸入端，第二端接輸入射頻信號ANTP ;第二電容C2的第一端接第二傳輸管Q2的輸出端，第二端接地VSS。當整流電路包括2級以上時，第一級整流電路的輸入端接地VSS，最后一級子級整流電路為整個整流電路的輸出端。下面以第一傳輸管Ql為NMOS管、第二傳輸管Q2為PMOS管為例，說明圖4所示的一級整流電路的工作過程。圖4中，偏置電路為一級升壓電路，輸入射頻信號ANTP作為偏置電路的時鐘,輸入射頻信號ANTP為偏置電路的第三輸入端，一級整流電路的輸入端IN為偏置電路的第一輸入端、輸出端OUT為偏置電路的第二輸入端,偏置電路產(chǎn)生兩個輸出電壓，偏置電路的第一輸出端和第二輸出端分別輸出第一電壓Vgl、第二電壓Vg2,第一電壓Vgl為第一傳輸管Ql提供偏置，第二電壓Vg2為第二傳輸管Q2提供偏置，其中0〈Vgl-Vin〈Vthn、Vthp<Vg2-Vout<0 (Vthn和Vthp分別為第一傳輸管Q1、第二傳輸管Q2的閾值電壓，第二傳輸管Q2為PMOS管Vthp〈0，Vin為一級整流電路的輸入端IN電壓，Vout為一級整流電路的輸出端OUT電壓)。當輸入射頻信號ANTP在負半周期時，公式(I)中的幅度Vp〈0，此時第一傳輸管Ql的Vin>Vm, —級整流電路的輸入端IN為第一傳輸管Ql的源極，M (M點為第一傳輸管Ql和第二傳輸管Q2的接合點)端為漏極，第一傳輸管Ql的柵源電壓Vgsl=Vgl-VmXVthn,第一傳輸管Ql管導通，對第一電容Cl充電，穩(wěn)定后Vm=Vin,此時一級整流電路的輸出端OUT為第二傳輸管Q2的源極，M端為漏極，第二傳輸管Q2的柵源電壓VgS2=Vg2-Vout>Vthp，第二傳輸管Q2管截止。當輸入射頻信號ANTP在正半周期時，公式(I)中的Vp>0，第一電容Cl上電荷保持不變，Vm電壓為Vin+2Vp，此時第一傳輸管Ql管的柵源電壓Vgsl〈Vthn，第一傳輸管Ql截止，第二傳輸管Q2的柵源電壓Vgs2〈Vthp,第二傳輸管Q2開啟對第二電容C2充電,穩(wěn)定后，一級整流電路的輸出端OUT的電壓Vout=Vin+2Vp。這樣理想情況下，經(jīng)過η級整流后輸出電壓為Vout=Vin+2 (n+1) *Vp,達到升壓整流的目的。圖5為本發(fā)明實施例中一級整流電路的一種結(jié)構(gòu)圖。如圖5所不,本實施例中，一級整流電路包括第一 NMOS管N1、第一 PMOS管Pl、偏置電路、第一電容Cl和第二電容C2，其中，第一 NMOS管NI和第一 PMOS管Pl為傳輸管，偏置電路為第一 NMOS管NI和第一 PMOS管Pl提供偏置電壓。第一 NMOS管NI的源極為輸入端，漏極為輸出端，柵極為控制端(也即偏置電壓端)，第一 PMOS管Pl的漏極為輸入端，源極為輸出端，柵極為控制端(也即偏置電壓端)。圖5中，偏置電路包括第二 NMOS管N2、第三NMOS管N3、第二 PMOS管P2、第三PMOS管P3、第一濾波電容Cgl、第二濾波電容Cg2和第三濾波電容Cg3，第三NMOS管N3的源極與第三PMOS管P3的源極相連并共同接第一濾波電容Cgl的第二端，第一濾波電容Cgl的第一端為該偏置電路的第三輸入端；第三PMOS管P3的漏極與第三NMOS管N3的柵極相連并共同接偏置電路的第一輸出端，第三NMOS管N3的漏極與第三PMOS管P3的柵極相連并共同接偏置電路的第二輸出端；第二 NMOS管N2的漏極與柵極相連并共同接第三PMOS管P3的漏極，源極接偏置電路的第一輸入端；第二 PMOS管P2的漏極與柵極相連并共同接第三NMOS管N3的漏極，源極接偏置電路的第二輸入端；第二濾波電容Cg2連接在第三PMOS管P3的漏極和該偏置電路的第一輸入端之間；第三濾波電容Cg3連接在第三NMOS管N3的漏極和偏置電路的第二輸入端之間。一般設(shè)計中，第二濾波電容Cg2和第三濾波電容Cg3的電容值相等。圖5為本發(fā)明整流電路的一種典型結(jié)構(gòu)。圖5中，第二 NMOS管N2和第二 PMOS管P2為限幅管，限制第一NMOS管NI柵極與一級整流電路的輸入端IN之間壓差以及第一PMOS管Pl柵極與一級整流電路的輸出端OUT壓差在一個閾值電壓內(nèi)，第二濾波電容Cg2和第三濾波電容Cg3起到濾波作用，第三PMOS管P3、第三NMOS管N3、第一濾波電容Cpl組成一級電荷泵，提高第一 NMOS管NI柵極電壓，最終第一 NMOS管NI柵極與一級整流電路的輸入端IN壓差在一個閾值電壓內(nèi)，第一 PMOS管Pl柵極與一級整流電路的輸出端OUT壓差在一個閾值電壓內(nèi)，同時第三NMOS管N3、第三PMOS管P3也有限幅作用，當天線幅度較大，第一NMOS管NI管柵極電壓較高，第一 PMOS管Pl柵極電壓較低，第三PMOS管P3、第三NMOS管N3反向?qū)ǚ诺舻谝?NMOS管NI柵極上電荷，同時對第一 PMOS管Pl柵極充電。圖5所示的電路中，偏置電路可以去掉起濾波作用的第二濾波電容Cg2和第三濾波電容Cg3，此時偏置電路不具有濾波作用；或者，偏置電路可以去掉起限幅作用的第二NMOS管N2和第二 PMOS管P2，此時偏置電路不具有限幅作用；或者，偏置電路也可以將第二濾波電容Cg2、第三濾波電容Cg3、第二 NMOS管N2和第二 PMOS管P2都去掉，此時偏置電路不具有濾波和限幅作用。圖6為本發(fā)明實施例中一級整流電路的另一種結(jié)構(gòu)圖。如圖6所示，本實施例中的一級整流電路與圖5所示的一級整流電路的區(qū)別在于偏置電路不同。圖6中，偏置電路包括第三NMOS管N3、第四NMOS管N4、第一二極管Dl、第二二極管D2、第一濾波電容Cgl、第二濾波電容Cg2和第三濾波電容Cg3，第三NMOS管N3和第四NMOS管N4的源極相連并共同接第一濾波電容Cgl的第二端，第一濾波電容Cgl的第一端為偏置電路的第三輸入端；第四NMOS管N4的柵極接第四NMOS管N4的源極，漏極接偏置電路的第一輸出端；第三NMOS管N3的柵極接第三NMOS管N3的漏極并共同接偏置電路的第二輸出端；第一二極管Dl的正極接第四NMOS管N4的漏極，負極接偏置電路的第一輸入端；第二二極管D2的正極接第三NMOS管N3的漏極，負極接偏置電路的第二輸入端；第二濾波電容Cg2連接在第四NMOS管N4的漏極和偏置電路的第一輸入端之間；第三濾波電容Cg3連接在第三NMOS管N3的漏極和偏置電路的第二輸入端之間。一般設(shè)計中，第二濾波電容Cg2和第三濾波電容Cg3的電容值相等。圖6中，第一二極管Dl、第二二極管D2作為限幅管，第二濾波電容Cg2和第三濾波電容Cg3為濾波電容，第三NMOS管N3、第四NMOS管N4、第一濾波電容Cgl構(gòu)成電荷泵提供第一 NMOS管N1、第一 PMOS管Pl柵極偏置電壓。圖6所示的電路中，偏置電路可以去掉起濾波作用的第二濾波電容Cg2和第三濾波電容Cg3，此時偏置電路不具有濾波作用；或者，偏置電路可以去掉起限幅作用的第一二極管Dl和第二二極管D2，此時偏置電路不具有限幅作用；或者，偏置電路也可以將第二濾波電容Cg2、第三濾波電容Cg3、第一二極管Dl和第二二極管D2都去掉,此時偏置電路不具有濾波和限幅作用。圖7為本發(fā)明實施例中一級整流電路的又一種結(jié)構(gòu)圖。如圖7所示，本實施例中的一級整流電路與圖5所示的一級整流電路的區(qū)別在于偏置電路不同。圖7中，偏置電路包括第一二極管D1、第二二極管D2、第三二極管D3、第四二極管D4、第一濾波電容Cgl、第二濾波電容Cg2和第三濾波電容Cg3，第四二極管D4的正極與第三二極管D3的負極相連并共同接第一濾波電容Cgl的第二端，第一濾波電容Cgl的第一端為偏置電路的第三輸入端；第四二極管D4的負極接偏置電路的第一輸出端，第三二極管D3的正極接偏置電路的第二輸出端；第一二極管Dl的正極接第四二極管D4的負極，負極接偏置電路的第一輸入端；第二二極管D2的正極接第三二極管D3的正極，負極接偏置電路的第二輸入端；第二濾波電容Cg2連接在第四二極管D4的負極和偏置電路的第一輸入端之間；第三濾波電容Cg3連接在第三二極管D3的正極和偏置電路的第二輸入端之間。一般設(shè)計中，第二濾波電容Cg2和第三濾波電容Cg3的電容值相等。圖7中，第一二極管Dl、第二二極管D2作為限幅管，第二濾波電容Cg2和第三濾波電容Cg3為濾波電容，第三二極管D3、第四二極管D4、第一濾波電容Cgl構(gòu)成電荷泵提供第
一NMOS管N1、第一 PMOS管Pl柵極偏置電壓。圖7所示的電路中，偏置電路可以去掉起濾波作用的第二濾波電容Cg2和第三濾波電容Cg3，此時偏置電路不具有濾波作用；或者，偏置電路可以去掉起限幅作用的第一二極管D1、第二二極管D2，此時偏置電路不具有限幅作用；或者，偏置電路也可以將第二濾波電容Cg2、第三濾波電容Cg3、第一二極管Dl、第二二極管D2都去掉，此時偏置電路不具有濾波和限幅作用。圖8為本發(fā)明實施例中一級整流電路的又一種結(jié)構(gòu)圖。如圖8所示，本實施例中的一級整流電路與圖5所示的一級整流電路的區(qū)別在于偏置電路不同。圖8中，偏置電路包括第一二極管D1、第二二極管D2、第二 NMOS管N2、第二 PMOS管P2、第一濾波電容Cgl、第二濾波電容Cg2和第三濾波電容Cg3，第二二極管D2的正極與第一二極管Dl的負極相連并共同接第一濾波電容Cgl的第二端，第一濾波電容Cgl的第一端為偏置電路的第三輸入端；第二二極管D2的負極接偏置電路的第一輸出端，第一二極管Dl的正極接偏置電路的第二輸出端；第二 NMOS管N2的漏極與柵極相連并共同接第二二極管D2的負極，源極接偏置電路的第一輸入端；第二 PMOS管P2的漏極與柵極相連并共同接第一二極管Dl的正極，源極接偏置電路的第二輸入端；第二濾波電容Cg2連接在第二二極管D2的負極和偏置電路的第一輸入端之間；第三濾波電容Cg3連接在第一二極管Dl的正極和偏置電路的第二輸入端之間。一般設(shè)計中，第二濾波電容Cg2和第三濾波電容Cg3的電容值相等。圖8中，第二 NMOS管N2、第二 PMOS管P2作為限幅管，第二濾波電容Cg2和第三濾波電容Cg3為濾波電容，第一二極管Dl、第二二極管D2、第一濾波電容Cgl構(gòu)成電荷泵提供第一 NMOS管N1、第一 PMOS管Pl柵極偏置電壓。圖8所示的電路中，偏置電路可以去掉起濾波作用的第二濾波電容Cg2和第三濾波電容Cg3，此時偏置電路不具有濾波作用；或者，偏置電路可以去掉起限幅作用的第二NMOS管N2、第二 PMOS管P2，此時偏置電路不具有限幅作用；或者，偏置電路也可以將第二濾波電容Cg2、第三濾波電容Cg3、第二 NMOS管N2、第二 PMOS管P2都去掉，此時偏置電路不具有濾波和限幅作用。本發(fā)明的整流電路不限于圖5至圖8所給出的結(jié)構(gòu)。在本發(fā)明的其他實施例中，圖4中的第一傳輸管Ql可以為PMOS管、第二傳輸管Q2可以為NMOS管，此時，對應的偏置電路也隨之改變。在本發(fā)明的其他實施例中，圖4中的第一傳輸管Ql和第二傳輸管Q2可以都為PMOS管，此時，對應的偏置電路也隨之改變。在本發(fā)明的其他實施例中，圖4中的第一傳輸管Ql和第二傳輸管Q2可以都為NMOS管，此時，對應的偏置電路也隨之改變。在本發(fā)明的其他實施例中，一級整流電路中偏置電路的限幅管可以為二極管或者二極管連接形式的MOS管。在本發(fā)明的其他實施例中，一級整流電路中偏置電路的濾波電容可以根據(jù)需要選擇不同類型的電容包括MOS電容。在本發(fā)明的其他實施例中，一級整流電路中偏置電路可以由CMOS管和電容組成，根據(jù)需要可以為升壓電路也可為降壓電路。以上傳輸管、偏置電路、限幅管以及濾波電容的不同形式的組合都是本發(fā)明整流電路結(jié)構(gòu)的一種應用方案。本發(fā)明的整流電路能夠把外界輸入的射頻信號轉(zhuǎn)化為直流信號同時進行升壓，達到足夠電路工作的電壓同時提供足夠的負載能力。當外界輸入的能量較小(約_18dbm)、負載較重時，本發(fā)明的整流電路也能夠輸出足夠的工作電壓。由上可見，本發(fā)明的整流電路帶有偏置電路，傳輸管采用PMOS或者NMOS管或者二者結(jié)合，采用一個偏置電路同時對每一級的兩個傳輸管的柵極(gate端)產(chǎn)生偏置電壓，具有較高的轉(zhuǎn)換效率。并且，本發(fā)明的整流電路結(jié)構(gòu)簡單，采用標準CMOS工藝，不會增加掩膜和工序，降低了工藝成本。本發(fā)明的整流電路除了可以應用于RFID標簽芯片外，也可以用于其他需要將交流信號升壓轉(zhuǎn)換為直流電平信號的應用場合。本發(fā)明還提出了一種RFID芯片，該RFID芯片內(nèi)包括前述的任意一種整流電路。本發(fā)明的RFID芯片中包括帶有偏置電路的整流電路，該整流電路采用一個偏置電路同時對每一級的兩個傳輸管的柵極(gate端)產(chǎn)生偏置電壓，具有較高的轉(zhuǎn)換效率，并且，該整流電路結(jié)構(gòu)簡單，采用標準CMOS工藝，不會增加掩膜和工序，降低了工藝成本，從而該整流電路降低了本發(fā)明的RFID芯片功耗和成本。以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種整流電路，其特征在于，包括N級子級整流電路，N為自然數(shù)，第i級子級整流電路包括第一傳輸管、第二傳輸管、偏置電路、第一電容和第二電容，1=1 2,......N,所述偏置電路用于為所述第一傳輸管和所述第二傳輸管提供偏置電壓，其中: 所述第一傳輸管的輸入端與所述偏置電路的第一輸入端相連并共同接第i級子級整流電路的輸入端，也即第i_l級子級整流電路的輸出端，所述第一傳輸管的輸出端接所述第二傳輸管的輸入端； 所述第二傳輸管的輸出端與所述偏置電路的第二輸入端相連并共同接該第i級子級整流電路的輸出端； 所述偏置電路的第三輸入端接輸入射頻信號ANTP，第一輸出端接所述第一傳輸管的控制端，第二輸出端接所述第二傳輸管的控制端； 所述第一電容的第一端接所述第一傳輸管的輸出端和所述第二傳輸管的輸入端，所述第一電容的第二端接輸入射頻信號ANTP ； 所述第二電容的第一端接所述第二傳輸管的輸出端，所述第二電容的第二端接地VSS。
2.根據(jù)權(quán)利要求1所述的整流電路，其特征在于，所述第一傳輸管和所述第二傳輸管均為金屬氧化物半導體場效應管MOSEFT管。
3.根據(jù)權(quán)利要求1所述的整流電路，其特征在于，所述偏置電路中包括限幅電路。
4.根據(jù)權(quán)利要求1所述的整流電路，其特征在于，所述偏置電路中包括濾波電路。
5.根據(jù)權(quán)利要求1所述的整流電路，其特征在于，所述第一傳輸管為NMOS管，所述第二傳輸管為PMOS管，所 述NMOS管的源極為所述第一傳輸管的輸入端，漏極為所述第一傳輸管的輸出端，柵極為所述第一傳輸管的控制端，所述PMOS管的漏極為所述第二傳輸管的輸入端，源極為所述第二傳輸管的輸出端，柵極為所述第二傳輸管的控制端。
6.根據(jù)權(quán)利要求5所述的整流電路，其特征在于，所述偏置電路包括包括第二NMOS管(N2)、第三NMOS管(N3)、第二 PMOS管(P2)、第三PMOS管(P3)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第三NMOS管(N3)的源極與第三PMOS管(P3)的源極相連并共同接第一濾波電容(Cgl)的第二端,第一濾波電容(Cgl)的第一端為該偏置電路的第三輸入端；第三PMOS管(P3)的漏極與第三NMOS管(N3)的柵極相連并共同接偏置電路的第一輸出端，第三NMOS管(N3)的漏極與第三PMOS管(P3)的柵極相連并共同接偏置電路的第二輸出端；第二 NMOS管(N2)的漏極與柵極相連并共同接第三PMOS管(P3)的漏極，源極接偏置電路的第一輸入端；第二 PMOS管(P2)的漏極與柵極相連并共同接第三NMOS管(N3)的漏極，源極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第三PMOS管(P3)的漏極和該偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三NMOS管(N3)的漏極和偏置電路的第二輸入端之間。
7.根據(jù)權(quán)利要求5所述的整流電路，其特征在于，所述偏置電路包括第三NMOS管(N3)、第四NMOS管(N4)、第一二極管(D1)、第二二極管(D2)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第三NMOS管(N3)和第四NMOS管(N4)的源極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第四NMOS管(N4)的柵極接第四NMOS管(N4)的源極，漏極接偏置電路的第一輸出端；第三NMOS管(N3)的柵極接第三NMOS管(N3)的漏極并共同接偏置電路的第二輸出端；第一二極管(Dl)的正極接第四NMOS管(N4)的漏極，負極接偏置電路的第一輸入端；第二二極管(D2)的正極接第三NMOS管(N3)的漏極，負極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第四NMOS管(N4)的漏極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三NMOS管(N3)的漏極和偏置電路的第二輸入端之間。
8.根據(jù)權(quán)利要求5所述的整流電路，其特征在于，所述偏置電路包括第一二極管(D1)、第二二極管(D2)、第三二極管(D3)、第四二極管(D4)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第四二極管(D4)的正極與第三二極管(D3)的負極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第四二極管(D4)的負極接偏置電路的第一輸出端，第三二極管(D3)的正極接偏置電路的第二輸出端；第一二極管(Dl)的正極接第四二極管(D4)的負極，負極接偏置電路的第一輸入端；第二二極管(D2)的正極接第三二極管(D3)的正極，負極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第四二極管(D4)的負極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第三二極管(D3)的正極和偏置電路的第二輸入端之間。
9.根據(jù)權(quán)利要求5所述的整流電路，其特征在于，所述偏置電路包括第一二極管(D1)、第二二極管(D2)、第二 NMOS管(N2)、第二 PMOS管(P2)、第一濾波電容(Cgl)、第二濾波電容(Cg2)和第三濾波電容(Cg3)，第二二極管(D2)的正極與第一二極管(Dl)的負極相連并共同接第一濾波電容(Cgl)的第二端，第一濾波電容(Cgl)的第一端為偏置電路的第三輸入端；第二二極管(D2)的負極接偏置電路的第一輸出端，第一二極管(Dl)的正極接偏置電路的第二輸出端；第二匪OS管(N2)的漏極與柵極相連并共同接第二二極管(D2)的負極，源極接偏置電路的第一輸入端；第二 PMOS管(P2)的漏極與柵極相連并共同接第一二極管(Dl)的正極，源極接偏置電路的第二輸入端；第二濾波電容(Cg2)連接在第二二極管(D2)的負極和偏置電路的第一輸入端之間；第三濾波電容(Cg3)連接在第一二極管(Dl)的正極和偏置電路的第二輸入端之間。
10.一種RFID芯片，其特征在于，所述RFID芯片內(nèi)包括整流電路，所述整流電路包括N級子級整流電路，N 為自然數(shù)，第i級子級整流電路包括第一傳輸管、第二傳輸管、偏置電路、第一電容和第二電容，i=l,2,……N，所述偏置電路用于為所述第一傳輸管和所述第二傳輸管提供偏置電壓，其中: 所述第一傳輸管的輸入端與所述偏置電路的第一輸入端相連并共同接第i級子級整流電路的輸入端，也即第i_l級子級整流電路的輸出端，所述第一傳輸管的輸出端接所述第二傳輸管的輸入端； 所述第二傳輸管的輸出端與所述偏置電路的第二輸入端相連并共同接該第i級子級整流電路的輸出端； 所述偏置電路的第三輸入端接輸入射頻信號ANTP，第一輸出端接所述第一傳輸管的控制端，第二輸出端接所述第二傳輸管的控制端； 所述第一電容的第一端接所述第一傳輸管的輸出端和所述第二傳輸管的輸入端，第二端接輸入射頻信號ANTP ；所述第二電容的第一端接所述第二傳輸管的輸出端，第二端接地VSS。
全文摘要
本發(fā)明涉及一種整流電路及RFID芯片。其中，整流電路包括N級子級整流電路，N為自然數(shù)，第i級子級整流電路包括第一傳輸管、第二傳輸管、偏置電路、第一電容和第二電容，i=1，2，……N，所述偏置電路用于為所述第一傳輸管和所述第二傳輸管提供偏置電壓。RFID芯片內(nèi)包括所述整流電路。本發(fā)明的整流電路帶有偏置電路，傳輸管采用PMOS或者NMOS管或者二者結(jié)合，采用一個偏置電路同時對每一級的兩個傳輸管的柵極產(chǎn)生偏置電壓，具有較高的轉(zhuǎn)換效率。并且，本發(fā)明的整流電路結(jié)構(gòu)簡單，采用標準CMOS工藝，不會增加掩膜和工序，降低了工藝成本。本發(fā)明的RFID芯片具有較低的功耗和成本。
文檔編號H02M3/07GK103138568SQ201110392379
公開日2013年6月5日 申請日期2011年12月1日 優(yōu)先權(quán)日2011年12月1日
發(fā)明者李玲, 李鴻雁 申請人:國民技術(shù)股份有限公司