一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，屬于集成電路技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]自然界的靜電放電(ESD)現(xiàn)象對集成電路的可靠性構(gòu)成嚴(yán)重的威脅。在工業(yè)界，集成電路產(chǎn)品的失效37%都是由于遭受靜電放電現(xiàn)象所引起的。而且隨著集成電路的密度越來越大，一方面由于二氧化硅膜的厚度越來越薄(從微米到納米)，器件承受的靜電壓力越來越低；另一方面，容易產(chǎn)生、積累靜電的材料如塑料，橡膠等大量使用，使得集成電路受到靜電放電破壞的幾率大大增加。
[0003]靜電放電現(xiàn)象的模式通常分為四種:HBM (人體放電模式)，麗(機(jī)器放電模式)，CDM(組件充電放電模式)以及電場感應(yīng)模式(FM)。而最常見也是工業(yè)界產(chǎn)品必須通過的兩種靜電放電模式是HBM和麗。當(dāng)發(fā)生靜電放電時(shí)，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時(shí)靜電電荷產(chǎn)生的電流通常高達(dá)幾個(gè)安培，在電荷輸入引腳產(chǎn)生的電壓高達(dá)幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會(huì)造成內(nèi)部芯片的損壞，同時(shí)，在輸入引腳產(chǎn)生的高壓也會(huì)造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導(dǎo)致電路失效。因此，為了防止內(nèi)部芯片遭受ESD損傷，對芯片的每個(gè)引腳都要進(jìn)行有效的ESD防護(hù)，對ESD電流進(jìn)行泄放。
[0004]在集成電路的正常工作狀態(tài)下，靜電放電保護(hù)器件是處于關(guān)閉的狀態(tài)，不會(huì)影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時(shí)候，這個(gè)器件會(huì)開啟導(dǎo)通，迅速的排放掉靜電電流。
[0005]然而隨著CMOS工藝制程的不斷進(jìn)步，器件尺寸不斷減小，核心電路承受ESD能力大大降低，對于低壓IC (集成電路)的ESD防護(hù)而言，一個(gè)有效的靜電放電防護(hù)器件必須能夠保證相對低的觸發(fā)電壓(不能高于被保護(hù)電路的柵氧擊穿電壓)，相對高的維持電壓(對電源防護(hù)而言，要高于電源電壓以避免閂鎖效應(yīng))，提供較強(qiáng)的ESD保護(hù)能力(ESD魯棒性)，并占用有限的布局面積。為了避免閂鎖風(fēng)險(xiǎn)，可以通過提高維持電流，提高維持電壓來解決。因此在保證低觸發(fā)電壓的優(yōu)點(diǎn)的同時(shí)，進(jìn)一步提高其維持電壓顯得十分必要。
[0006]作為一種常用的ESD防護(hù)結(jié)構(gòu)，可控硅被廣泛的應(yīng)用于集成電路芯片I/O端口以及電源域的防護(hù)中。可控硅有著高魯棒性、制造工藝簡單等優(yōu)點(diǎn)。但可控硅也有著開啟速度慢，開啟電壓高，維持電壓低等缺點(diǎn)，對集成電路輸入輸出端MOS管的柵極氧化層保護(hù)不能起到很好的效果。在40nm和28nm低壓CMOS工藝下，內(nèi)核電路的靜電防護(hù)要求有很低的觸發(fā)電壓，ESD窗口非常窄，常規(guī)的低壓觸發(fā)可控硅已不滿足要求。而傳統(tǒng)的二極管觸發(fā)可控硅要達(dá)到符合要求的觸發(fā)電壓，需要串聯(lián)個(gè)數(shù)較多的二極管，因此面積效率低。
【實(shí)用新型內(nèi)容】
[0007]目的:為了克服現(xiàn)有技術(shù)中存在的不足，本實(shí)用新型提供一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅。
[0008]技術(shù)方案:為解決上述技術(shù)問題，本實(shí)用新型采用的技術(shù)方案為:
[0009]一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，包括P型襯底、N阱、P阱、P+注入?yún)^(qū)、N+注入?yún)^(qū)、金屬、淺槽隔離、陰極、陽極，所述N阱包括第一 N阱、第二 N阱，所述P+注入?yún)^(qū)包括第一 P+注入?yún)^(qū)、第二 P+注入?yún)^(qū)，所述N+注入?yún)^(qū)包括第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一 N阱、P阱、第二 N阱；所述第一 N阱上設(shè)置有第一 P+注入?yún)^(qū)，所述第一 N阱和P阱上，沿縱向依次跨設(shè)第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)，所述第一 N+注入?yún)^(qū)、第二P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)互不相連，并用淺槽隔離進(jìn)行隔離，所述P阱和第二 N阱上，沿縱向依次跨設(shè)第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)互不相連，并用淺槽隔離進(jìn)行隔離，所述第二 N阱上設(shè)置有第五N+注入?yún)^(qū)；所述第一 P+注入?yún)^(qū)接入陽極，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)均接入陰極；所述第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)用金屬相連接；所述第一 P+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進(jìn)行隔離，所述第一 P+注入?yún)^(qū)和第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)和第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)和第五N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第五N+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進(jìn)行隔離。
[0010]有益效果:本實(shí)用新型提供的一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，利用可控硅中內(nèi)嵌二極管在觸發(fā)階段，電流主要沿器件縱向流動(dòng)，從而充分利用器件縱向上的阱電阻，相比常規(guī)的二極管觸發(fā)可控硅，本實(shí)用新型的器件只需較少的串聯(lián)二極管數(shù)，就能實(shí)現(xiàn)較高的觸發(fā)電壓，因而提高了面積效率?？煽毓杪窂接|發(fā)后，電流主要沿器件縱向流動(dòng)，因而可以保證低阻泄放路徑，從而起到有效的靜電防護(hù)作用。本設(shè)計(jì)結(jié)構(gòu)簡單，穩(wěn)定可靠，符合低壓CMOS工藝下0.9V、1.05V、1.1V內(nèi)核電路器件的ESD窗口，能起到有效防護(hù)作用。
【附圖說明】
[0011]圖1為本實(shí)用新型的剖面正視圖；
[0012]圖2為本實(shí)用新型的結(jié)構(gòu)俯視圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖對本實(shí)用新型作更進(jìn)一步的說明。
[0014]如圖1、圖2所示，一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，包括P型襯底1、N阱2、P阱3、P+注入?yún)^(qū)4、N+注入?yún)^(qū)5、金屬6、淺槽隔離7、陰極8、陽極9，所述N阱包括第一 N阱21、第二 N阱22，所述P+注入?yún)^(qū)4包括第一 P+注入?yún)^(qū)41、第二 P+注入?yún)^(qū)42，所述N+注入?yún)^(qū)5包括第一 N+注入?yún)^(qū)51、第二 N+注入?yún)^(qū)52、第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54、第五N+注入?yún)^(qū)55，所述P型襯底I上沿橫向依次設(shè)置有第一 N阱21、P阱3、第二 N阱22 ;所述第一 N阱21上設(shè)置有第一 P+注入?yún)^(qū)41，所述第一 N阱21和P阱3上，沿縱向依次跨設(shè)第一 N+注入?yún)^(qū)51、第二 P+注入?yún)^(qū)42、第二 N+注入?yún)^(qū)52，所述第一 N+注入?yún)^(qū)51、第二 P+注入?yún)^(qū)42、第二 N+注入?yún)^(qū)52互不相連，并用淺槽隔離7進(jìn)行隔離，所述P阱3和第二 N阱22上，沿縱向依次跨設(shè)第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54，所述第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54互不相連，并用淺槽隔離7進(jìn)行隔離，所述第二 N阱22上設(shè)置有第五N+注入?yún)^(qū)55 ;所述第一 P+注入?yún)^(qū)41接入陽極9，所述第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54、第五N+注入?yún)^(qū)55均接入陰極8 ;所述第一 N+注入?yún)^(qū)51、第二 P+注入?yún)^(qū)42、第二N+注入?yún)^(qū)53用金屬6相連接；所述第一 P+注入?yún)^(qū)41和外部結(jié)構(gòu)之間通過淺槽隔離7進(jìn)行隔離，所述第一 P+注入?yún)^(qū)41和第一 N+注入?yún)^(qū)51、第二 P+注入?yún)^(qū)42、第二 N+注入?yún)^(qū)52之間通過淺槽隔離7進(jìn)行隔離，所述第一 N+注入?yún)^(qū)51、第二 P+注入?yún)^(qū)42、第二 N+注入?yún)^(qū)52和第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54之間通過淺槽隔離7進(jìn)行隔離，所述第三N+注入?yún)^(qū)53、第四N+注入?yún)^(qū)54和第五N+注入?yún)^(qū)55之間通過淺槽隔離7進(jìn)行隔離，所述第五N+注入?yún)^(qū)55和外部結(jié)構(gòu)之間通過淺槽隔離7進(jìn)行隔離。
[0015]當(dāng)發(fā)生ESD事件時(shí)，由第一 P+注入?yún)^(qū)、第一 N阱、第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、P阱、第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)構(gòu)成的二極管串路徑首先開啟。隨著電流增大，由第一 P+注入?yún)^(qū)、第一 N阱、P講、第二 N講、第五N+注入?yún)^(qū)形成的可控硅路徑會(huì)開啟，泄放大部分電流。器件內(nèi)部構(gòu)成的二極管串路徑能充分利用器件寬度方向上的阱電阻，因此能用較少二極管達(dá)到較高的觸發(fā)電壓，提高面積效率。
[0016]以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出:對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，包括P型襯底、N阱、P阱，其特征在于:還包括P+注入?yún)^(qū)、N+注入?yún)^(qū)、金屬、淺槽隔離、陰極、陽極，所述N阱包括第一 N阱、第二 N阱，所述P+注入?yún)^(qū)包括第一 P+注入?yún)^(qū)、第二 P+注入?yún)^(qū)，所述N+注入?yún)^(qū)包括第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一 N阱、P阱、第二 N阱；所述第一 N阱上設(shè)置有第一 P+注入?yún)^(qū)，所述第一 N阱和P阱上，沿縱向依次跨設(shè)第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)，所述第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)互不相連，并用淺槽隔離進(jìn)行隔離，所述P阱和第二 N阱上，沿縱向依次跨設(shè)第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)互不相連，并用淺槽隔離進(jìn)行隔離，所述第二 N阱上設(shè)置有第五N+注入?yún)^(qū)；所述第一 P+注入?yún)^(qū)接入陽極，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)均接入陰極；所述第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)用金屬相連接；所述第一 P+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進(jìn)行隔離，所述第一 P+注入?yún)^(qū)和第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第一 N+注入?yún)^(qū)、第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)和第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)和第五N+注入?yún)^(qū)之間通過淺槽隔離進(jìn)行隔離，所述第五N+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進(jìn)行隔離。
【專利摘要】本實(shí)用新型公開了一種基于二維設(shè)計(jì)的高面積效率二極管觸發(fā)可控硅，包括P型襯底、N阱、P阱、P+注入?yún)^(qū)、N+注入?yún)^(qū)、金屬、淺槽隔離、陰極、陽極，所述N阱包括第一N阱、第二N阱，所述P+注入?yún)^(qū)包括第一P+注入?yún)^(qū)、第二P+注入?yún)^(qū)，所述N+注入?yún)^(qū)包括第一N+注入?yún)^(qū)、第二N+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一N阱、P阱、第二N阱。本實(shí)用新型利用可控硅中內(nèi)嵌二極管在觸發(fā)階段，電流主要沿器件縱向流動(dòng)，從而充分利用器件縱向上的阱電阻，相比常規(guī)的二極管觸發(fā)可控硅，本實(shí)用新型的器件只需較少的串聯(lián)二極管數(shù)，就能實(shí)現(xiàn)較高的觸發(fā)電壓，因而提高了面積效率。
【IPC分類】H01L29/06, H01L29/74
【公開號】CN204651325
【申請?zhí)枴緾N201520226677
【發(fā)明人】董樹榮, 郭維, 鐘雷, 曾杰, 王煒槐, 俞志輝
【申請人】江蘇艾倫摩爾微電子科技有限公司
【公開日】2015年9月16日
【申請日】2015年4月16日