基于mos工藝的高壓集成芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體制造領(lǐng)域，涉及集成電路器件，特別是一種基于MOS工藝的尚壓集成芯片。
【背景技術(shù)】
[0002]集成電路(integrated circuit)是一種微型電子器件或部件。采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個(gè)整體。
[0003]隨著超大規(guī)模集成電路工藝技術(shù)的不斷提高，目前CMOS集成電路已經(jīng)進(jìn)入了超深亞微米階段，MOS器件的尺寸不斷縮小，柵氧化層厚度越來越薄，其柵耐壓能力顯著下降，集成電路失效的產(chǎn)品中有大約三分之一是由于ESD問題所引起的.因此CMOS集成電路的靜電放電(Electro Static Discharge，ESD)問題是半導(dǎo)體設(shè)計(jì)和制造工藝中無法回避的重要問題。
[0004]現(xiàn)有的在芯片引腳處的靜電防護(hù)電路通常采用功率器件，例如二極管，連接在芯片引腳和高電位電源線和低電位電源線之間，現(xiàn)有的縱向二極管結(jié)構(gòu)在表面電力線集中處容易擊穿，造成二極管器件耐壓性能大幅下降。
【實(shí)用新型內(nèi)容】
[0005]為克服現(xiàn)有技術(shù)中集成二極管表面容易擊穿，造成器件耐壓性能下降的技術(shù)缺陷，本實(shí)用新型公開了一種基于MOS工藝的高壓集成芯片。
[0006]本實(shí)用新型所述基于MOS工藝的高壓集成芯片，包括外延層，其特征在于，還包括基底注入層，所述基底注入層頂部中央設(shè)置有第一注入?yún)^(qū)，基底注入層兩側(cè)設(shè)置有第二注入?yún)^(qū)，所述第二注入?yún)^(qū)遠(yuǎn)離基底注入層的一側(cè)還設(shè)置有縱向隔離層，所述基底注入層下方設(shè)置有橫向隔離層；所述第二注入?yún)^(qū)的底部與橫向隔離層頂部接觸，所述第二注入?yún)^(qū)與第一注入?yún)^(qū)之間由表面淺注入層分隔；所述橫向隔離層與縱向隔離層均位于外延層上方；
[0007]所述第一注入?yún)^(qū)、縱向隔離層、橫向隔離層、外延層均為第一摻雜類型，所述第二注入?yún)^(qū)、基底注入層、表面淺注入層均為第二摻雜類型，表面淺注入層的摻雜濃度低于基底注入層，基底注入層的摻雜濃度低于第二注入?yún)^(qū)，所述第一摻雜類型和第二摻雜類型為載流子分別為電子和空穴的不同摻雜類型。
[0008]優(yōu)選的，所述第一注入?yún)^(qū)上方覆蓋有多晶硅層。
[0009]優(yōu)選的，所述縱向隔離層頂部設(shè)置有摻雜類型與其相同，但摻雜濃度大于縱向隔離層的電位連接肼。
[0010]優(yōu)選的，所述第一摻雜類型為N型，第二摻雜類型為P型。
[0011]采用本實(shí)用新型所述基于MOS工藝的高壓集成芯片，在器件表面采用淺注入?yún)^(qū)隔離PN結(jié)，同時(shí)可以根據(jù)實(shí)際需要連接任意電位，采用電極分隔的形式取得了較好的耐壓性會(huì)K。
【附圖說明】
[0012]圖1為本實(shí)用新型所述基于MOS工藝的高壓集成芯片的一種【具體實(shí)施方式】結(jié)構(gòu)示意圖；
[0013]圖中附圖標(biāo)記名稱為:1_第一注入?yún)^(qū)2-第二注入?yún)^(qū)3-橫向隔離層4-縱向隔離層5-基底注入層6-外延層7-多晶娃層8-表面淺注入層。
【具體實(shí)施方式】
[0014]下面結(jié)合附圖，對本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說明。
[0015]本實(shí)用新型所述基于MOS工藝的高壓集成芯片，包括外延層6，還包括基底注入層，所述基底注入層頂部中央設(shè)置有第一注入?yún)^(qū)1，基底注入層兩側(cè)設(shè)置有第二注入?yún)^(qū)2，所述第二注入?yún)^(qū)遠(yuǎn)離基底注入層5的一側(cè)還設(shè)置有縱向隔離層4，所述基底注入層下方設(shè)置有橫向隔離層3 ;所述第二注入?yún)^(qū)的底部與橫向隔離層頂部接觸，所述第二注入?yún)^(qū)與第一注入?yún)^(qū)之間由表面淺注入層8分隔；所述橫向隔離層與縱向隔離層均位于外延層上方。
[0016]所述第一注入?yún)^(qū)、縱向隔離層、橫向隔離層、外延層均為第一摻雜類型，所述第二注入?yún)^(qū)、基底注入層、表面淺注入層均為第二摻雜類型，表面淺注入層的摻雜濃度低于基底注入層，基底注入層的摻雜濃度低于第二注入?yún)^(qū)，所述第一摻雜類型和第二摻雜類型為載流子分別為電子和空穴的不同摻雜類型。
[0017]以上結(jié)構(gòu)實(shí)際形成了一種二極管結(jié)構(gòu)，如圖1所示給出本實(shí)用新型的一種【具體實(shí)施方式】，第一摻雜類型為N型，第二摻雜類型為P型，外延層上通過第一次濺射或注入的方式形成基底注入層，在基底注入層頂部中央形成摻雜濃度大于基底注入層的N型注入?yún)^(qū)作為第一注入?yún)^(qū)，第一注入?yún)^(qū)為集成二極管的負(fù)極，在基底注入層的兩側(cè)和底部，分別設(shè)置有N型的縱向隔離層和橫向隔離層，縱向隔離層和橫向隔離層包圍實(shí)現(xiàn)二極管器件的電學(xué)隔離，縱向隔離層內(nèi)側(cè)設(shè)置有第二注入?yún)^(qū)，第二注入?yún)^(qū)摻雜類型為P型，作為集成二極管正極?？v向隔離層上方可以設(shè)置摻雜類型與其相同，但摻雜濃度大于縱向隔離層的電位連接肼，方便連接電位，實(shí)現(xiàn)更好的隔離，例如對于P型隔離層，電位接地。
[0018]第二注入?yún)^(qū)與第一注入?yún)^(qū)之間由表面淺注入層分隔，表面淺注入層的注入類型與基底淺注入層相同，第一次濺射或注入方式形成基底注入層過程中，賦予注入的能量應(yīng)較大，使注入離子達(dá)到較深深度，在第二次注入形成表面淺注入層時(shí)，能量應(yīng)小于第一次注入的離子能量，使注入深度僅在基底注入層上方的表面部分，采用該實(shí)現(xiàn)方式由夾在兩個(gè)注入?yún)^(qū)之間的表面淺注入層部分分擔(dān)電壓，改善了從第一注入?yún)^(qū)直接到達(dá)第二注入?yún)^(qū)的電力線分布，降低擊穿風(fēng)險(xiǎn)，提高器件耐壓能力。
[0019]一種優(yōu)選實(shí)施方式為在第一注入?yún)^(qū)I上方設(shè)置覆蓋第一注入?yún)^(qū)表面的多晶硅層7，該多晶硅層可以作為第一注入?yún)^(qū)I的引出電極，同時(shí)，可以在第一次注入形成基底注入層之后即沉積多晶硅層7，在第二次注入形成表面淺注入層時(shí)以該多晶硅層作為阻擋注入，使僅在第一注入?yún)^(qū)I和第二注入?yún)^(qū)2的間隔部分注入以形成表面淺注入層8。
[0020]基底注入層的摻雜類型與第二注入?yún)^(qū)相同，第一注入?yún)^(qū)和基底淺注入?yún)^(qū)通過橫向接觸面電連接，基底淺注入?yún)^(qū)通過與第二注入?yún)^(qū)的縱向接觸面電連接，為保證二極管電氣通路的各處電阻大致相同，第二注入?yún)^(qū)和第一注入?yún)^(qū)與基底注入層的接觸面積應(yīng)盡量相同，由于第一注入?yún)^(qū)的橫向接觸面通常較大，因此第二注入?yún)^(qū)在縱向的深度應(yīng)深于第一注入?yún)^(qū)，可以從基底淺注入?yún)^(qū)的頂部貫穿到橫向隔離層頂部，擴(kuò)大縱向接觸面積，使電力線分散分布，減小擊穿電壓。
[0021]前文所述的為本實(shí)用新型的各個(gè)優(yōu)選實(shí)施例，各個(gè)優(yōu)選實(shí)施例中的優(yōu)選實(shí)施方式如果不是明顯自相矛盾或以某一優(yōu)選實(shí)施方式為前提，各個(gè)優(yōu)選實(shí)施方式都可以任意疊加組合使用，所述實(shí)施例以及實(shí)施例中的具體參數(shù)僅是為了清楚表述實(shí)用新型人的實(shí)用新型驗(yàn)證過程，并非用以限制本實(shí)用新型的專利保護(hù)范圍，本實(shí)用新型的專利保護(hù)范圍仍然以其權(quán)利要求書為準(zhǔn)，凡是運(yùn)用本實(shí)用新型的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本實(shí)用新型的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.基于MOS工藝的高壓集成芯片，包括外延層，其特征在于，還包括基底注入層，所述基底注入層頂部中央設(shè)置有第一注入?yún)^(qū)，基底注入層兩側(cè)設(shè)置有第二注入?yún)^(qū)，所述第二注入?yún)^(qū)遠(yuǎn)離基底注入層的一側(cè)還設(shè)置有縱向隔離層，所述基底注入層下方設(shè)置有橫向隔離層；所述第二注入?yún)^(qū)的底部與橫向隔離層頂部接觸，所述第二注入?yún)^(qū)與第一注入?yún)^(qū)之間由表面淺注入層分隔；所述橫向隔離層與縱向隔離層均位于外延層上方； 所述第一注入?yún)^(qū)、縱向隔離層、橫向隔離層、外延層均為第一摻雜類型，所述第二注入?yún)^(qū)、基底注入層、表面淺注入層均為第二摻雜類型，表面淺注入層的摻雜濃度低于基底注入層，基底注入層的摻雜濃度低于第二注入?yún)^(qū)，所述第一摻雜類型和第二摻雜類型為載流子分別為電子和空穴的不同摻雜類型。
2.如權(quán)利要求1所述的基于MOS工藝的高壓集成芯片，其特征在于，所述第一注入?yún)^(qū)上方覆蓋有多晶娃層。
3.如權(quán)利要求1所述的基于MOS工藝的高壓集成芯片，其特征在于，所述縱向隔離層頂部設(shè)置有摻雜類型與其相同，但摻雜濃度大于縱向隔離層的電位連接肼。
4.如權(quán)利要求1所述的基于MOS工藝的高壓集成芯片，其特征在于，所述第一摻雜類型為N型，第二摻雜類型為P型。
【專利摘要】基于MOS工藝的高壓集成芯片，包括外延層，還包括基底注入層，所述基底注入層頂部中央設(shè)置有第一注入?yún)^(qū)，基底注入層兩側(cè)設(shè)置有第二注入?yún)^(qū)，所述第二注入?yún)^(qū)遠(yuǎn)離基底注入層的一側(cè)還設(shè)置有縱向隔離層，所述基底注入層下方設(shè)置有橫向隔離層；所述第二注入?yún)^(qū)的底部與橫向隔離層頂部接觸，所述第二注入?yún)^(qū)與第一注入?yún)^(qū)之間由表面淺注入層分隔；所述橫向隔離層與縱向隔離層均位于外延層上方。采用本實(shí)用新型所述基于MOS工藝的高壓集成芯片，在器件表面采用淺注入?yún)^(qū)隔離PN結(jié)，同時(shí)可以根據(jù)實(shí)際需要連接任意電位，采用電極分隔的形式取得了較好的耐壓性能。
【IPC分類】H01L27-02
【公開號】CN204558464
【申請?zhí)枴緾N201520311871
【發(fā)明人】崔永明, 張干, 王建全, 王作義, 彭彪
【申請人】四川廣義微電子股份有限公司
【公開日】2015年8月12日
【申請日】2015年5月15日