用于薄膜soi結(jié)構(gòu)的ldmos器件結(jié)構(gòu)的制作方法
【專利摘要】一種用于薄膜SOI結(jié)構(gòu)的LDMOS器件結(jié)構(gòu)，包括：硅基底層、布置在硅基底層上的掩埋氧化物層、以及布置在掩埋氧化物層上的有源硅頂層；在源硅頂層中形成有第一摻雜類型的阱，在第一摻雜類型的阱上部依次形成柵極氧化物和柵極多晶硅結(jié)構(gòu)；在源硅頂層中，在第一摻雜類型的阱的第一側(cè)形成有交替布置的第二摻雜類型區(qū)域和第一摻雜類型區(qū)域，在第一摻雜類型的阱的與第一側(cè)相對的第二側(cè)形成有漂移區(qū)，在漂移區(qū)的第二側(cè)形成有第二摻雜類型的區(qū)域。而且，在漂移區(qū)上部與第二摻雜類型的區(qū)域鄰接的位置形成有柵極氧化物和浮柵多晶硅，使漂移區(qū)的沿柵極溝道長度方向的尺寸由柵極多晶硅結(jié)構(gòu)的第二側(cè)邊緣的位置到浮柵多晶硅的第二側(cè)邊緣的位置之間的距離限定。
【專利說明】
用于薄膜SO I結(jié)構(gòu)的LDMOS器件結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種用于薄膜soi(絕緣體上娃，Si 1 icon-on-1nsulator)結(jié)構(gòu)的LDM0S(橫向雙擴(kuò)散金屬氧化物半導(dǎo)體)器件結(jié)構(gòu)。【背景技術(shù)】[〇〇〇2] 橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS，La t era 11 y D i f f u s e d Me t a 1 OxideSemiconductor)器件是本領(lǐng)域公知的一種半導(dǎo)體器件。LDMOS器件為相當(dāng)近似于傳統(tǒng)場效應(yīng)晶體管(FET)器件的一種場效應(yīng)晶體管器件。與傳統(tǒng)場效應(yīng)晶體管器件一樣，LDM0S 器件包括在半導(dǎo)體襯底中形成一對被溝道區(qū)域所分隔開來的源/漏極區(qū)域，并且依次于溝道區(qū)域上方形成柵電極。
[0003]然而，LDM0S器件與傳統(tǒng)FET器件不同的部分是，傳統(tǒng)的FET器件中的一對源/漏極區(qū)域制成與柵電極相對稱，而LDM0S器件中的漏極區(qū)域比源極區(qū)域更遠(yuǎn)離柵電極形成，并且漏極區(qū)域同時形成于用以分隔開溝道區(qū)域與漏極區(qū)域的摻雜阱(具有與漏極區(qū)域相同極性)中。LDM0S器件基本上是一種非對稱性的功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (M0SFET)，其具有共平面的漏極和源極區(qū)域，利用雙擴(kuò)散工藝制成。
[0004]實際上，目前還沒有提出能夠很好地適用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)。
【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠很好地適用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)。
[0006]為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，包括:作為支撐層的硅基底層、布置在硅基底層上的作為絕緣層的掩埋氧化物層、以及布置在掩埋氧化物層上的有源硅頂層;其中，在源硅頂層中形成有第一摻雜類型的阱，而且在第一摻雜類型的阱上部依次形成柵極氧化物和柵極多晶硅結(jié)構(gòu);而且，在源硅頂層中， 在第一摻雜類型的阱的第一側(cè)形成有交替布置的第二摻雜類型區(qū)域和第一摻雜類型區(qū)域， 在第一摻雜類型的阱的與第一側(cè)相對的第二側(cè)形成有漂移區(qū)，而且在漂移區(qū)的第二側(cè)形成有第二摻雜類型的區(qū)域。
[0007]優(yōu)選地，在漂移區(qū)上部與第二摻雜類型的區(qū)域鄰接的位置形成有柵極氧化物和浮柵多晶硅，使得漂移區(qū)的沿柵極溝道長度方向的尺寸由柵極多晶硅結(jié)構(gòu)的第二側(cè)邊緣的位置到浮柵多晶硅的第二側(cè)邊緣的位置之間的距離限定。
[0008]優(yōu)選地，所述距離的限定是利用針對柵極多晶硅結(jié)構(gòu)和浮柵多晶硅的自對準(zhǔn)工藝來進(jìn)行控制的。
[0009]優(yōu)選地，第一摻雜類型是P型摻雜類型，第二摻雜類型是N型摻雜類型。
[0010]優(yōu)選地，在部分柵極多晶硅結(jié)構(gòu)上、漂移區(qū)上和浮柵多晶硅上形成有硅化物阻擋層
[0011]優(yōu)選地，第一摻雜類型的阱的摻雜濃度小于第一摻雜類型區(qū)域的摻雜濃度。
[0012]優(yōu)選地，第二摻雜類型區(qū)域的摻雜濃度等于在漂移區(qū)的第二側(cè)形成的第二摻雜類型的區(qū)域的摻雜濃度。[0〇13 ] 優(yōu)選地，有源娃頂層的厚度小于1 OOnm。[0〇14]優(yōu)選地，有源娃頂層的厚度為80nm。
[0015]優(yōu)選地，所述掩埋氧化物層是氧化硅層。
[0016]優(yōu)選地，硅基底層用于為有源硅頂層和掩埋氧化物層提供機(jī)械支撐。
[0017]根據(jù)本發(fā)明的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)不僅使得漂移區(qū)橫向尺寸的精確限定變得可能，而且該用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)與標(biāo)準(zhǔn)CMOS工藝兼容。此外，通過設(shè)置使得在第一摻雜類型的阱的第一側(cè)形成有交替布置的第二摻雜類型區(qū)域和第一摻雜類型區(qū)域，可以有效抑制S0I器件的浮體效應(yīng)，提高LDM0S的擊穿電壓等性能?！靖綀D說明】
[0018]結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0019]圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的俯視圖。
[0020]圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的沿曲線A-A’的第一剖視圖。
[0021]圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的沿曲線B-B’的第二剖視圖。
[0022]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號?！揪唧w實施方式】[〇〇23]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。[〇〇24]圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的俯視圖，圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的沿曲線A-A’的第一剖視圖，圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I 結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)的沿曲線B-B’的第二剖視圖。
[0025]具體地，如圖1、圖2和圖3所示，根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)的 LDM0S器件結(jié)構(gòu)包括:作為支撐層的硅基底層100、布置在硅基底層100上的作為絕緣層的掩埋氧化物層200、以及布置在掩埋氧化物層200上的有源硅頂層。[〇〇26]例如，所述掩埋氧化物層200是氧化硅層。
[0027]絕緣體上硅是一種特殊的硅片，其結(jié)構(gòu)的主要特點(diǎn)是在有源層和襯底層之間插入絕緣層(掩埋氧化物層)來隔斷有源層和襯底之間的電氣連接，這一結(jié)構(gòu)特點(diǎn)為絕緣體上硅類的器件帶來了寄生效應(yīng)小、速度快、功耗低、集成度高、抗輻射能力強(qiáng)等諸多優(yōu)點(diǎn)。
[0028]更具體地，其中，硅基底層100—般較厚，其主要作用是為上面的有源硅頂層和掩埋氧化物層200提供機(jī)械支撐。[0〇29 ]優(yōu)選地，有源娃頂層的厚度小于1 OOnm;例如，有源娃頂層的厚度可以為80nm 〇
[0030]其中，電路形成在有源硅頂層中。
[0031]具體地，在源硅頂層中形成有第一摻雜類型的阱11，而且在第一摻雜類型的阱11 上部依次形成柵極氧化物和柵極多晶硅結(jié)構(gòu)10;而且，在源硅頂層中，在第一摻雜類型的阱 11的第一側(cè)形成有交替布置的第二摻雜類型區(qū)域30和第一摻雜類型區(qū)域40,在第一摻雜類型的阱11的與第一側(cè)相對的第二側(cè)形成有漂移區(qū)70,而且在漂移區(qū)70的第二側(cè)形成有第二摻雜類型的區(qū)域50。[〇〇32]而且，在漂移區(qū)70上部與第二摻雜類型的區(qū)域50鄰接的位置形成有柵極氧化物和浮柵多晶硅20。[〇〇33]而且，例如，在部分柵極多晶硅結(jié)構(gòu)10上、漂移區(qū)70上和浮柵多晶硅20上形成有硅化物阻擋層(salicide block layer，SAB)60。
[0034]例如，第一摻雜類型是P型摻雜類型，第二摻雜類型是N型摻雜類型。[〇〇35]而且，一般，第一摻雜類型的阱11的摻雜濃度小于第一摻雜類型區(qū)域40的摻雜濃度。[〇〇36]此外，例如，第二摻雜類型區(qū)域30的摻雜濃度等于在漂移區(qū)70的第二側(cè)形成的第二摻雜類型的區(qū)域50的摻雜濃度。[〇〇37]在本發(fā)明優(yōu)選實施例的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)中，可以看出，通過上述結(jié)構(gòu)布置，使得漂移區(qū)70的橫向尺寸(S卩，沿柵極溝道長度方向的尺寸)(圖2和圖3所示的截面上的橫向尺寸)由柵極多晶硅結(jié)構(gòu)10的第二側(cè)邊緣的位置到浮柵多晶硅20的第二側(cè)邊緣的位置之間的距離限定(如圖1和圖2的虛線箭頭所示)，而且對于這一距離的限定，可以利用針對柵極多晶硅結(jié)構(gòu)10和浮柵多晶硅20的自對準(zhǔn)工藝來進(jìn)行精確控制。[〇〇38]根據(jù)本發(fā)明優(yōu)選實施例的用于薄膜S0I結(jié)構(gòu)不僅使得漂移區(qū)橫向尺寸的精確限定變得可能，而且該用于薄膜S0I結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)與標(biāo)準(zhǔn)CMOS工藝兼容。此外，通過設(shè)置使得在第一摻雜類型的阱的第一側(cè)形成有交替布置的第二摻雜類型區(qū)域和第一摻雜類型區(qū)域，可以有效抑制S0I器件的浮體效應(yīng)，提高LDM0S的擊穿電壓等性能。[〇〇39]此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。
[0040]可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下， 都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項】
1.一種用于薄膜SOI結(jié)構(gòu)的LDMOS器件結(jié)構(gòu)，其特征在于包括:作為支撐層的硅基底層、 布置在硅基底層上的作為絕緣層的掩埋氧化物層、以及布置在掩埋氧化物層上的有源硅頂 層;其中，在源硅頂層中形成有第一摻雜類型的阱，而且在第一摻雜類型的阱上部依次形成 柵極氧化物和柵極多晶硅結(jié)構(gòu);而且，在源硅頂層中，在第一摻雜類型的阱的第一側(cè)形成有 交替布置的第二摻雜類型區(qū)域和第一摻雜類型區(qū)域，在第一摻雜類型的阱的與第一側(cè)相對 的第二側(cè)形成有漂移區(qū)，而且在漂移區(qū)的第二側(cè)形成有第二摻雜類型的區(qū)域。2.根據(jù)權(quán)利要求1所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，在漂移區(qū)上 部與第二摻雜類型的區(qū)域鄰接的位置形成有柵極氧化物和浮柵多晶硅，使得漂移區(qū)的沿柵 極溝道長度方向的尺寸由柵極多晶硅結(jié)構(gòu)的第二側(cè)邊緣的位置到浮柵多晶硅的第二側(cè)邊 緣的位置之間的距離限定。3.根據(jù)權(quán)利要求2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，所述距離的 限定是利用針對柵極多晶硅結(jié)構(gòu)和浮柵多晶硅的自對準(zhǔn)工藝來進(jìn)行控制的。4.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，第一摻 雜類型是P型摻雜類型，第二摻雜類型是N型摻雜類型。5.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，在部分 柵極多晶硅結(jié)構(gòu)上、漂移區(qū)上和浮柵多晶硅上形成有硅化物阻擋層。6.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，第一摻 雜類型的阱的摻雜濃度小于第一摻雜類型區(qū)域的摻雜濃度。7.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，第二摻 雜類型區(qū)域的摻雜濃度等于在漂移區(qū)的第二側(cè)形成的第二摻雜類型的區(qū)域的摻雜濃度。8.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDM0S器件結(jié)構(gòu)，其特征在于，有源硅 頂層的厚度小于100nm〇9.根據(jù)權(quán)利要求1或2所述的用于薄膜SOI結(jié)構(gòu)的LDMOS器件結(jié)構(gòu)，其特征在于，有源硅 頂層的厚度為80nm〇
【文檔編號】H01L29/06GK105977303SQ201610596050
【公開日】2016年9月28日
【申請日】2016年7月27日
【發(fā)明人】劉張李
【申請人】上海華虹宏力半導(dǎo)體制造有限公司