半導(dǎo)體結(jié)構(gòu)及nldmos器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體領(lǐng)域，且特別涉及一種半導(dǎo)體結(jié)構(gòu)及NLDMOS器件。
【背景技術(shù)】
[0002]BCD工藝為在同一芯片上制作雙極晶體管(Bipolar Junct1n Transistor，BJT)、互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)、擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)的工藝。在B⑶工藝中為縮短N(yùn)LDMOS器件的溝道長度，降低導(dǎo)通電阻，在源端采用了自對準(zhǔn)注入的P型本體。但在
0.1Sum及更先進(jìn)工藝中，受限于多晶硅厚度或其對雜質(zhì)注入的阻擋能力，使NLDMOS器件的開啟電壓對P型本體的注入劑量非常敏感，工藝不穩(wěn)定，且溝長較長，導(dǎo)通電阻依舊較大。
[0003]在現(xiàn)有NLDMOS器件的制作過中，P型本體的注入如圖1所示。由于離子注入具有一定的角度，由于多晶硅層300’對雜質(zhì)注入的阻擋能力較弱，而光刻膠500’對雜質(zhì)注入的阻擋能力更弱，圖1中粗黑線所示的注入線剛好能夠斜向穿透光刻膠500’及多晶硅層300’，從而在硅襯底100’中形成了一個較長的溝道區(qū)L’，大幅度增加了NLDMOS器件的導(dǎo)通電阻。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型為了克服現(xiàn)有NLDMOS器件因注入形成較長的溝道區(qū)從而具有較大的導(dǎo)通電阻的問題，提供一種可減小注入時溝長進(jìn)而降低導(dǎo)通電阻的半導(dǎo)體結(jié)構(gòu)及NLDMOS器件。
[0005]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種半導(dǎo)體結(jié)構(gòu)包括硅襯底、形成在硅襯底一側(cè)的場氧化層和柵氧化層;形成在場氧化層和柵氧化層上方的多晶硅層;形成在多晶硅層上方的阻擋層，阻擋層對雜質(zhì)的阻擋能力大于多晶硅層；以及形成在阻擋層上的掩膜層。掩膜層上具有至少一個窗口，經(jīng)光刻后至少一個窗口暴露出娃襯底一側(cè)的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在至少一個窗口處對硅襯底進(jìn)行離子注入。
[0006]于本實(shí)用新型一實(shí)施例中，阻擋層為氮化硅層，阻擋層的厚度為1000埃?10000埃。
[0007]于本實(shí)用新型一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)還包括緩沖層，緩沖層形成在多晶硅層和阻擋層之間，緩沖層的厚度為50埃?200埃。
[0008]于本實(shí)用新型一實(shí)施例中，緩沖層為硅化物層。
[0009]于本實(shí)用新型一實(shí)施例中，緩沖層為二氧化硅層。
[0010]相對應(yīng)的，本實(shí)用新型還提供一種NLDMOS器件，NLDMOS器件的制作過程中包括上述任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)。
[0011]綜上所述，本實(shí)用新型提供的半導(dǎo)體結(jié)構(gòu)及NLDMOS器件與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn):
[0012]通過在多晶硅上形成阻擋層，阻擋層的雜質(zhì)阻擋能力大于多晶硅層，在NLDMOS器件的制作過程中，當(dāng)通過窗口進(jìn)行具有一定角度的離子注入時，阻擋層對注入的離子進(jìn)行阻擋，減小斜向穿透掩膜層、阻擋層和多晶硅層進(jìn)入硅襯底的離子，從而有效縮短在離子注入過程中沿橫向擴(kuò)展的溝道區(qū)，達(dá)到降低NLDMOS器件導(dǎo)通電阻的目的。
[0013]為避免多晶硅層和阻擋層之間因晶格失配而產(chǎn)生過大的應(yīng)力，設(shè)置在阻擋層和多晶硅層之間具有緩沖層。為與多晶硅層晶格匹配，設(shè)置緩沖層為硅化物層。
[0014]為讓本實(shí)用新型的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。
【附圖說明】
[0015]圖1所示為現(xiàn)有的NLDMOS器件在進(jìn)行離子注入時的結(jié)構(gòu)示意圖。
[0016]圖2所示為本實(shí)用新型一實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0017]圖3所示在制作NLDMOS器件是在圖2的結(jié)構(gòu)上進(jìn)行離子注入的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]如圖1所示，由于多晶硅的晶向排列不規(guī)則，其對雜質(zhì)的阻擋能力較弱，而光刻膠的阻擋效果更差，因此在進(jìn)行NLDMOS器件制作過程中，當(dāng)進(jìn)行具有一定角度的離子注入時，注入的離子很容易斜向穿透光刻膠、多晶硅層和柵氧化層進(jìn)入硅襯底(如圖1中粗黑線所示)并在硅襯底上形成較長的橫向擴(kuò)展溝道L’。該較長的橫向擴(kuò)展溝道大大增加了 NLDMOS器件的導(dǎo)通電阻，從而對NLDMOS器件的開啟電壓造成很大的影響。
[0019]有鑒于此，申請經(jīng)過研究后提供一種可更好的對注入的離子進(jìn)行阻擋從而減小橫向擴(kuò)展溝道的半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括娃襯底1 O、形成在娃襯底一側(cè)的場氧化層200和柵氧化層700。形成在場氧化層200和柵氧化層700上方的多晶硅層300，形成在多晶硅層300上方的阻擋層400，阻擋層400對雜質(zhì)的阻擋能力大于多晶硅層300;以及形成在阻擋層400上的掩膜層500。掩膜層500上具有至少一個窗口，經(jīng)光刻后至少一個窗口暴露出娃襯底100—側(cè)的表面，以柵氧化層700、多晶硅層300、阻擋層400和掩膜層500為掩膜在至少一個窗口處對硅襯底100進(jìn)行離子注入。
[0020]于本實(shí)施例中，所述掩膜層500為光刻膠層。然而，本實(shí)用新型對此不作任何限定。
[0021]如圖2所示，本實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)通過在多晶硅層300和掩膜層500之間增加對注入離子具有更強(qiáng)阻擋能力的阻擋層400，阻擋層400可減小斜向穿透離子，從而達(dá)到縮短橫向擴(kuò)展溝道的目的(圖2中溝道L的長度遠(yuǎn)遠(yuǎn)小于圖1中溝道的長度L ’)，進(jìn)而達(dá)到降低注入時導(dǎo)通電阻。于本實(shí)施例中，阻擋層400為氮化硅層，阻擋層400的厚度為5000埃。然而，本實(shí)用新型對阻擋層400的具體材料不作任何限定，厚度可為1000埃?10000埃內(nèi)的其它值。
[0022]由于多晶硅層300和氮化硅之間晶格相差較大，兩者之間晶格不匹配從而造成較大的應(yīng)力，為解決該問題，于本實(shí)施例中，多晶硅層300和阻擋層400之間還設(shè)置有緩沖層600，緩沖層600的厚度為50埃?200埃。于本實(shí)施例中，緩沖層600為二氧化硅層。然而，本實(shí)用新型對此不作任何限定。于其它實(shí)施例中，緩沖層600可為其它硅化物層。
[0023]相對應(yīng)的，本實(shí)用新型還提供一種NLDMOS器件，該NLDMOS器件在制作過程中包括本實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)。
[0024]綜上所述，通過在多晶硅上形成阻擋層，阻擋層的雜質(zhì)的阻擋能力大于多晶硅層，在NLDMOS器件的制作過程中，當(dāng)通過窗口進(jìn)行具有一定角度的離子注入時，阻擋層對注入的離子進(jìn)行阻擋，減小斜向穿透掩膜層、阻擋層和多晶硅層進(jìn)入硅襯底的離子，從而有效縮短在離子注入過程中沿橫向擴(kuò)展的溝道區(qū)，達(dá)到降低NLDMOS器件導(dǎo)通電阻的目的。
[0025]為避免多晶硅層和阻擋層之間因晶格失配而產(chǎn)生過大的應(yīng)力，設(shè)置在阻擋層和多晶硅層之間具有緩沖層。為與多晶硅層晶格匹配，設(shè)置緩沖層為硅化物層。
[0026]雖然本實(shí)用新型已由較佳實(shí)施例揭露如上，然而并非用以限定本實(shí)用新型，任何熟知此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書所要求保護(hù)的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括: 硅襯底； 形成在硅襯底一側(cè)的場氧化層和柵氧化層； 形成在場氧化層和柵氧化層上方的多晶硅層； 形成在多晶硅層上方的阻擋層，所述阻擋層對雜質(zhì)的阻擋能力大于多晶硅層，以及形成在阻擋層上的掩膜層，所述掩膜層上具有至少一個窗口，經(jīng)光刻后所述至少一個窗口暴露出硅襯底一側(cè)的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在所述至少一個窗口處對硅襯底進(jìn)行離子注入。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述阻擋層為氮化硅層，所述阻擋層的厚度為1000埃?10000埃。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述半導(dǎo)體結(jié)構(gòu)還包括緩沖層，所述緩沖層形成在多晶硅層和阻擋層之間，所述緩沖層的厚度為50埃?200埃。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述緩沖層為硅化物層。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述緩沖層為二氧化硅層。6.一種NLDMOS器件，其特征在于，在所述NLDMOS器件的制作過程中包括如權(quán)利要求1?5任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)。
【專利摘要】本實(shí)用新型提供一種半導(dǎo)體結(jié)構(gòu)及NLDMOS器件,包括硅襯底、形成在硅襯底一側(cè)的場氧化層和柵氧化層；形成在場氧化層和柵氧化層上方的多晶硅層；形成在多晶硅層上方的阻擋層，阻擋層對雜質(zhì)的阻擋能力大于多晶硅層；以及形成在阻擋層上的掩膜層。掩膜層上具有至少一個窗口，經(jīng)光刻后至少一個窗口暴露出硅襯底一側(cè)的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在至少一個窗口處對硅襯底進(jìn)行離子注入。
【IPC分類】H01L29/06, H01L29/78
【公開號】CN205282481
【申請?zhí)枴緾N201521098053
【發(fā)明人】韓廣濤, 陸陽, 黃必亮, 周遜偉
【申請人】杰華特微電子（杭州）有限公司
【公開日】2016年6月1日
【申請日】2015年12月24日