封裝結(jié)構(gòu)以及封裝方法
【專(zhuān)利摘要】一種封裝結(jié)構(gòu)以及封裝方法，封裝結(jié)構(gòu)包括：基板，所述基板上具有若干分立的電路布線(xiàn)層；位于所述電路布線(xiàn)層上的導(dǎo)電凸塊；倒裝在所述基板上方的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的分立的焊盤(pán)，且所述焊盤(pán)與所述導(dǎo)電凸塊電連接；位于所述基板上的密封層，所述密封層包圍所述半導(dǎo)體芯片；位于所述基板上的阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞所述功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。本發(fā)明避免功能區(qū)域受到污染，從而提高封裝結(jié)構(gòu)的性能和良率。
【專(zhuān)利說(shuō)明】
封裝結(jié)構(gòu)以及封裝方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體封裝技術(shù)，特別涉及一種封裝結(jié)構(gòu)以及封裝方法。
【背景技術(shù)】
[0002]影像傳感器是一種能夠感受外部光線(xiàn)并將其轉(zhuǎn)換成電信號(hào)的傳感器。在影像傳感芯片制作完成后，再通過(guò)對(duì)影像傳感芯片進(jìn)行一系列封裝工藝，形成的封裝結(jié)構(gòu)用于作為影像傳感器或者影像傳感器的一部分，以用于諸如數(shù)碼相機(jī)、數(shù)碼攝像機(jī)等各種電子設(shè)備。
[0003]傳統(tǒng)的封裝方法通常是采用引線(xiàn)鍵合(wirebonding)進(jìn)行封裝，但隨著集成電路的飛速發(fā)展，較長(zhǎng)的引線(xiàn)使得產(chǎn)品尺寸難以達(dá)到理想的要求，因此，晶圓級(jí)封裝(WLP，WaferLever Package)逐漸取代引線(xiàn)鍵合封裝成為一種較為常用的封裝方法。晶圓級(jí)封裝技術(shù)具有以下優(yōu)點(diǎn):能夠?qū)φ麄€(gè)晶圓同時(shí)加工，封裝效率高;在切割前進(jìn)行整片晶圓的測(cè)試，減少了封裝過(guò)程中的測(cè)試過(guò)程，降低測(cè)試成本;封裝結(jié)構(gòu)具有輕、小、薄的優(yōu)勢(shì)。
[0004]然而，現(xiàn)有技術(shù)形成的封裝結(jié)構(gòu)的性能有待提尚。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問(wèn)題是提供一種封裝結(jié)構(gòu)以及封裝方法，避免功能區(qū)域受到污染，提尚封裝結(jié)構(gòu)的性能。
[0006]為解決上述問(wèn)題，本發(fā)明提供一種封裝結(jié)構(gòu)，包括:基板，所述基板上具有電路布線(xiàn)層;位于所述電路布線(xiàn)層上的導(dǎo)電凸塊;倒裝在所述基板上方的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的分立的焊盤(pán)，且所述焊盤(pán)與所述導(dǎo)電凸塊電連接;位于所述基板上的密封層，所述密封層包圍所述半導(dǎo)體芯片;位于所述基板上的阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞所述功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。
[0007]可選的，所述電路布線(xiàn)層凸出于所述基板表面;或者，所述電路布線(xiàn)層位于所述基板內(nèi)。
[0008]可選的，所述導(dǎo)電凸塊圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)位于所述指定區(qū)域內(nèi)。
[0009]可選的，所述阻擋結(jié)構(gòu)位于所述導(dǎo)電凸塊與所述功能區(qū)域之間；且所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，所述阻擋結(jié)構(gòu)底部表面與所述基板相接觸。
[0010]可選的，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)的頂部表面寬度尺寸小于或等于底部表面寬度尺寸。
[0011]可選的，所述導(dǎo)電凸塊圍成指定區(qū)域，所述阻擋結(jié)構(gòu)位于所述指定區(qū)域外側(cè);且所述阻擋結(jié)構(gòu)還位于所述半導(dǎo)體芯片與所述基板之間。
[0012]可選的，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)；且所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，所述阻擋結(jié)構(gòu)底部表面與所述基板相接觸。
[0013]可選的，所述阻擋結(jié)構(gòu)包括:第一阻擋結(jié)構(gòu)、位于第一阻擋結(jié)構(gòu)一側(cè)且緊挨所述第一阻擋結(jié)構(gòu)的第二阻擋結(jié)構(gòu)，其中，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)；且所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。
[0014]可選的，位于所述基板上的第二阻擋結(jié)構(gòu)的厚度為第一厚度，且所述半導(dǎo)體芯片正面與所述基板之間的距離等于所述第一厚度。
[0015]可選的，位于所述基板上的第一阻擋結(jié)構(gòu)的厚度為第二厚度，且所述第二厚度大于或等于所述第一厚度。
[0016]可選的，所述密封層還位于所述第一阻擋結(jié)構(gòu)頂部上。
[0017]可選的，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè);且所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面。
[0018]可選的，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)與所述半導(dǎo)體芯片側(cè)壁之間具有間隙。
[0019]可選的，在平行于所述基板表面方向上，所述間隙的寬度尺寸為2微米?10微米。
[0020]可選的，在垂直于所述基板表面方向上，所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面之間的距離為2微米?10微米。
[0021 ] 可選的，所述密封層還位于所述阻擋結(jié)構(gòu)頂部上。
[0022]可選的，所述阻擋結(jié)構(gòu)的形狀為封閉環(huán)形。
[0023]可選的，所述阻擋結(jié)構(gòu)與所述導(dǎo)電凸塊側(cè)壁相接觸;且所述阻擋結(jié)構(gòu)的材料為絕緣材料。
[0024]可選的，所述阻擋結(jié)構(gòu)與所述導(dǎo)電凸塊相互分離;且所述阻擋結(jié)構(gòu)的材料為絕緣材料或?qū)щ姴牧稀?br>[0025]可選的，所述絕緣材料為感光膠。
[0026]可選的，所述阻擋結(jié)構(gòu)為疊層結(jié)構(gòu)，包括:與所述基板以及電路布線(xiàn)層相接觸的底層阻擋層、以及與所述半導(dǎo)體芯片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導(dǎo)電材料或絕緣材料。
[0027]可選的，所述基板包括基底，所述基底為透光基底或PCB基底；當(dāng)所述基底為PCB基底時(shí)，所述PCB基板內(nèi)形成有貫穿所述PCB基底的通孔，所述功能區(qū)域位于所述通孔上方；當(dāng)所述基底為透光基底時(shí)，所述透光基底上設(shè)置有緩沖層，所述電路布線(xiàn)層位于所述緩沖層上，在緩沖層上對(duì)應(yīng)功能區(qū)域的位置設(shè)置有開(kāi)口，所述開(kāi)口底部暴露所述透光基底。
[0028]可選的，所述緩沖層的材料為有機(jī)高分子光刻膠。
[0029]可選的，所述封裝結(jié)構(gòu)還包括:位于所述基板上的焊接凸起，所述焊接凸起與所述電路布線(xiàn)層電連接;所述焊接凸起位于所述基板上且位于所述半導(dǎo)體芯片的外側(cè)。
[0030]可選的，所述半導(dǎo)體芯片為影像傳感芯片;所述功能區(qū)域?yàn)楦泄鈪^(qū)域。
[0031]本發(fā)明還提供一種封裝方法，包括:提供若干單個(gè)的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的焊盤(pán);提供基板，所述基板包括倒裝區(qū)以及位于相鄰倒裝區(qū)之間的切割道區(qū)域，且所述基板倒裝區(qū)上具有若干分立的電路布線(xiàn)層;將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方，且所述焊盤(pán)與所述電路布線(xiàn)層通過(guò)導(dǎo)電凸塊實(shí)現(xiàn)電連接;在所述基板上形成密封層，且所述密封層包圍所述半導(dǎo)體芯片;在形成所述密封層之后，沿所述切割道區(qū)域切割所述基板，形成若干單顆封裝結(jié)構(gòu);其中，在形成所述密封層之前，還包括:在所述基板上形成阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。
[0032]可選的，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，在所述焊盤(pán)上形成所述導(dǎo)電凸塊。
[0033]可選的，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，在所述電路布線(xiàn)層上形成所述導(dǎo)電凸塊。
[0034]可選的，形成所述阻擋結(jié)構(gòu)的方法包括:在所述基板上形成阻擋膜;對(duì)所述阻擋膜進(jìn)行曝光處理以及顯影處理，形成所述阻擋結(jié)構(gòu)；或者，對(duì)所述阻擋膜進(jìn)行刻蝕，形成所述阻擋結(jié)構(gòu)。
[0035]可選的，所述將半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方的步驟包括:將所述半導(dǎo)體芯片放置在所述基板倒裝區(qū)上，且所述焊盤(pán)通過(guò)所述導(dǎo)電凸塊與所述電路布線(xiàn)層相連接;對(duì)所述導(dǎo)電凸塊進(jìn)行焊接鍵合處理，使得所述焊盤(pán)通過(guò)導(dǎo)電凸塊與所述電路布線(xiàn)層電連接。
[0036]可選的，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述導(dǎo)電凸塊圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)位于所述指定區(qū)域內(nèi)；或者，所述阻擋結(jié)構(gòu)位于所述指定區(qū)域外側(cè)，且阻擋結(jié)構(gòu)位于所述半導(dǎo)體芯片投影于基板的投影區(qū)域內(nèi)；在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu);且在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。
[0037]可選的，在進(jìn)行所述焊接鍵合處理之前，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度大于或等于所述阻擋結(jié)構(gòu)的厚度;且在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度減小，使得所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。
[0038]可選的，所述阻擋結(jié)構(gòu)包括:第一阻擋結(jié)構(gòu)、位于第一阻擋結(jié)構(gòu)一側(cè)且緊挨所述第一阻擋結(jié)構(gòu)的第二阻擋結(jié)構(gòu);在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)；在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu);且在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。
[0039]可選的，在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度減小，使得所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，且所述第一阻擋結(jié)構(gòu)覆蓋半導(dǎo)體芯片部分側(cè)壁。
[0040]可選的，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面;在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu);或者，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，形成所述阻擋結(jié)構(gòu)。
[0041]可選的，所述封裝方法還包括，在所述基板上形成焊接凸起，所述焊接凸起與所述電路布線(xiàn)層電連接。
[0042]可選的，采用點(diǎn)膠工藝或者塑封工藝，形成所述密封層。
[0043]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0044]本發(fā)明提供的封裝結(jié)構(gòu)的技術(shù)方案中，在基板上設(shè)置有阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞所述功能區(qū)域，適于阻擋密封層的材料溢入功能區(qū)域內(nèi)，從而避免所述功能區(qū)域受到污染，從而提高封裝結(jié)構(gòu)的性能。
[0045]可選方案中，所述阻擋結(jié)構(gòu)、半導(dǎo)體芯片、基板以及電路布線(xiàn)層圍成封閉區(qū)域，從而使得阻擋結(jié)構(gòu)阻擋密封層的材料溢入功能區(qū)域內(nèi)的效果更好，進(jìn)一步提高封裝結(jié)構(gòu)的性會(huì)K。
[0046]可選方案中，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)的頂部表面寬度尺寸小于或等于底部表面寬度尺寸，使得阻擋結(jié)構(gòu)與半導(dǎo)體芯片正面相接觸的面積較小，因此半導(dǎo)體芯片正面需為阻擋結(jié)構(gòu)預(yù)留的空間位置較小，使得半導(dǎo)體芯片的尺寸可以做的較小。
[0047]可選方案中，當(dāng)所述阻擋結(jié)構(gòu)位于半導(dǎo)體芯片外側(cè)時(shí)，在平行于基板表面方向上，所述阻擋結(jié)構(gòu)與所述半導(dǎo)體芯片之間具有間隙，且所述間隙的寬度尺寸為2微米?10微米，由于間隙的寬度尺寸較小，從而防止密封層的材料經(jīng)由所述孔隙進(jìn)入功能區(qū)域內(nèi)，保證阻擋結(jié)構(gòu)具有較強(qiáng)的阻擋密封層材料溢入的作用。
【附圖說(shuō)明】
[0048]圖1及圖2為一種封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0049]圖3至圖5為本發(fā)明一實(shí)施例提供的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0050]圖6至圖9為本發(fā)明另一實(shí)施例提供的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0051]圖10及圖11為本發(fā)明又一實(shí)施例提供的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0052]圖12至圖15為本發(fā)明一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖；
[0053]圖16至圖19為本發(fā)明另一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖；
[0054]圖20及圖21為本發(fā)明又一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0055]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的封裝結(jié)構(gòu)的性能有待進(jìn)一步提高。
[0056]參考圖1及圖2，圖1為封裝結(jié)構(gòu)的俯視示意圖，圖2為圖1中沿AAI方向的剖面結(jié)構(gòu)示意圖。需要說(shuō)明的是，為方便圖示和說(shuō)明，圖1中未將封裝結(jié)構(gòu)的俯視示意圖完全示出。
[0057]所述封裝結(jié)構(gòu)包括:具有電路布線(xiàn)層106的基板107，所述電路布線(xiàn)層107中具有暴露出基板107的開(kāi)口 109;位于所述電路布線(xiàn)層106上的導(dǎo)電凸塊103;倒裝在基板107上的影像傳感芯片100，所述影像傳感芯片100正面具有感光區(qū)域101以及環(huán)繞所述感光區(qū)域101的焊盤(pán)102，且所述焊盤(pán)102與所述導(dǎo)電凸塊103電連接;位于所述電路布線(xiàn)層106上且覆蓋影像傳感芯片100側(cè)壁的點(diǎn)膠層104;位于所述電路布線(xiàn)層106上的焊接凸起105。
[0058]經(jīng)分析，由于相鄰導(dǎo)電凸塊103之間存在縫隙，因此在形成點(diǎn)膠層104的工藝過(guò)程中，所述點(diǎn)膠層104的材料易經(jīng)由所述縫隙溢入影像傳感芯片100的感光區(qū)域101內(nèi)，點(diǎn)膠層104的材料對(duì)感光區(qū)域101造成污染，進(jìn)而導(dǎo)致封裝結(jié)構(gòu)的性能差，影響封裝結(jié)構(gòu)的性能和良率。
[0059]為解決上述問(wèn)題，本發(fā)明提供一種封裝結(jié)構(gòu)，包括位于基板上且環(huán)繞所述功能區(qū)域的阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)適于阻擋密封層的材料溢入功能區(qū)域，從而避免密封層的材料溢入功能區(qū)域?qū)δ軈^(qū)域造成污染，提高封裝結(jié)構(gòu)的性能。
[0060]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0061]參考圖3及圖4，圖3為本發(fā)明一實(shí)施例提供的封裝結(jié)構(gòu)的俯視示意圖，圖4為圖3沿BBl方向的剖面結(jié)構(gòu)示意圖，所述封裝結(jié)構(gòu)包括:
[0062]基板，所述基板上具有電路布線(xiàn)層203;
[0063]位于所述電路布線(xiàn)層203上的導(dǎo)電凸塊204;
[0064]倒裝在所述基板上方的半導(dǎo)體芯片205，所述半導(dǎo)體芯片205正面具有功能區(qū)域206以及環(huán)繞所述功能區(qū)域206的焊盤(pán)207，且所述焊盤(pán)207與所述導(dǎo)電凸塊204電連接；
[0065]位于所述基板上的密封層210，所述密封層210包圍所述半導(dǎo)體芯片205;
[0066]位于所述基板上以及電路布線(xiàn)層203上的阻擋結(jié)構(gòu)208，所述阻擋結(jié)構(gòu)208環(huán)繞所述功能區(qū)域206，且適于阻擋所述密封層210的材料溢入功能區(qū)域206。
[0067]以下將結(jié)合附圖對(duì)本實(shí)施例提供的封裝結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。
[0068]本實(shí)施例中，所述基板包括基底201以及位于基底201上的緩沖層202，且所述緩沖層202內(nèi)具有貫穿所述緩沖層202的開(kāi)口 209，所述功能區(qū)域205位于所述開(kāi)口 209上方，功能區(qū)域206可通過(guò)所述開(kāi)口 209接收外界光線(xiàn)；其中，所述基底201為透光基底或PCB基底，本實(shí)施例中所述基底201為透光基底;在其他實(shí)施例中，所述基底為PCB基底時(shí)，所述PCB基底內(nèi)形成有貫穿所述PCB基底的通孔，且所述功能區(qū)域位于所述通孔上方。
[0069]在其他實(shí)施例中，所述基板還可以為包括基底的單層結(jié)構(gòu)，所述基底為透光基底或PCB基底。
[0070]所述緩沖層202有利于提尚電路布線(xiàn)層203與基底201之間的粘附性，繼而提尚基底201與半導(dǎo)體芯片205之間的粘合性。所述緩沖層202的材料為有機(jī)高分子光刻膠，例如，為環(huán)氧樹(shù)脂或丙烯酸樹(shù)脂。
[0071]本實(shí)施例中，所述電路布線(xiàn)層203凸出于所述基板表面。在其他實(shí)施例中，所述電路布線(xiàn)層還可以位于所述基板內(nèi)，也就是說(shuō)，所述電路布線(xiàn)層頂部與所述基板頂部齊平，或者，所述電路布線(xiàn)層頂部低于所述基板頂部。
[0072]本實(shí)施例中，所述電路布線(xiàn)層203位于緩沖層202上;所述電路布線(xiàn)層203的位置和數(shù)量與焊盤(pán)207的位置和數(shù)量相對(duì)應(yīng)。具體的，當(dāng)功能區(qū)域206四側(cè)均具有若干焊盤(pán)207時(shí)，則開(kāi)口 209四側(cè)均具有若干分立的電路布線(xiàn)層203，且每一個(gè)分立的電路布線(xiàn)層203對(duì)應(yīng)與一個(gè)焊盤(pán)202電連接，且所述電路布線(xiàn)層203通過(guò)導(dǎo)電凸塊204與焊盤(pán)207電連接。在其他實(shí)施例中，所述功能區(qū)域一側(cè)具有若干焊盤(pán)時(shí)，則所述開(kāi)口一側(cè)具有相同數(shù)量的分立的電路布線(xiàn)層。
[0073]所述電路布線(xiàn)層203的材料為Cu、Al、W、Sn、Au或Sn-Au合金;所述導(dǎo)電凸塊204的材料為Au、Sn或Sn合金，所述Sn合金可以為錫銀、錫鉛、錫銀銅、錫銀鋅或錫鋅。
[0074]所述導(dǎo)電凸塊204的形狀為方形或球形。本實(shí)施例中，以所述導(dǎo)電凸塊204的形狀為方形作為示例。
[0075]所述半導(dǎo)體芯片205正面具有功能區(qū)域206以及環(huán)繞所述功能區(qū)域206的焊盤(pán)207，其中，所述功能區(qū)域206內(nèi)形成有功能單元以及與所述功能單元相連接的關(guān)聯(lián)電路。本實(shí)施例中，所述半導(dǎo)體芯片205為影像傳感芯片，相應(yīng)的，所述功能區(qū)域206為感光區(qū)域，所述功能區(qū)域206將外界光線(xiàn)接收并轉(zhuǎn)換成電學(xué)信號(hào)，并將所述電學(xué)信號(hào)通過(guò)所述焊盤(pán)207以及電路布線(xiàn)層203，傳送給外部電路。本實(shí)施例中，將所述半導(dǎo)體芯片205投影于所述基板的區(qū)域稱(chēng)為投影區(qū)域。
[0076]本實(shí)施例中，為了便于布線(xiàn)，功能區(qū)域206位于半導(dǎo)體芯片205的中間位置，且所述焊盤(pán)207位于所述半導(dǎo)體芯片205的邊緣位置，且所述焊盤(pán)207位于所述功能區(qū)域206的四側(cè)，呈矩形分布，每一個(gè)側(cè)邊形成有若干個(gè)焊盤(pán)207，且焊盤(pán)207的數(shù)量取決于半導(dǎo)體芯片205的類(lèi)型。將所述焊盤(pán)207與電路布線(xiàn)層203相連接，通過(guò)電路布線(xiàn)層203使所述半導(dǎo)體芯片205與外部電路連接。
[0077]需要說(shuō)明的是，在其他實(shí)施例中，所述焊盤(pán)和功能區(qū)域的位置可以根據(jù)實(shí)際需求靈活調(diào)整，例如，在其他實(shí)施例中，焊盤(pán)位于功能區(qū)域的一側(cè)、兩側(cè)或三側(cè)。
[0078]所述導(dǎo)電凸塊204的作用包括:一方面，實(shí)現(xiàn)電路布線(xiàn)層203與焊盤(pán)207之間的電連接;另一方面，由于焊盤(pán)207與電路布線(xiàn)層203之間設(shè)置有導(dǎo)電凸塊204，使得功能區(qū)域206與電路布線(xiàn)層203在垂直于基底201表面方向上的距離較大，防止功能區(qū)域206觸碰到電路布線(xiàn)層203，進(jìn)而避免功能區(qū)域206受到損傷。本實(shí)施例中，所述導(dǎo)電凸塊204的厚度大于功能區(qū)域206內(nèi)感光元件的厚度。
[0079]所述封裝結(jié)構(gòu)還包括:位于所述基板上的焊接凸起211，所述焊接凸起211與所述電路布線(xiàn)層203電連接。本實(shí)施例中，所述焊接凸起211位于所述電路布線(xiàn)層203上，所述焊接凸起211使焊盤(pán)207與外部電路電連接，從而使半導(dǎo)體芯片205正常工作。所述焊接凸起211的材料為金、錫或錫合金。本實(shí)施例中，所述焊接凸起211頂部表面形狀為弧形。
[0080]所述密封層210的作用為:一方面，所述密封層210將半導(dǎo)體芯片205置于封閉環(huán)境內(nèi)，防止在外界環(huán)境的影響下造成的半導(dǎo)體芯片205性能失效，防止?jié)駳庥赏獠壳秩搿⑴c外部電氣絕緣；另一方面，所述密封層210起到支撐半導(dǎo)體芯片205的作用，將半導(dǎo)體芯片205固定好以便電路連接。
[0081]所述密封層210的材料為樹(shù)脂或防焊油墨材料，例如，環(huán)氧樹(shù)脂或丙烯酸樹(shù)脂
[0082]本實(shí)施例中，所述密封層210除位于半導(dǎo)體芯片205側(cè)壁上外，所述密封層210還位于基板上以及電路布線(xiàn)層203上，且所述密封層210頂部低于半導(dǎo)體芯片205底部表面，或者密封層210頂部與半導(dǎo)體芯片205底部表面齊平，需要說(shuō)明的是，所述底部表面指的是與半導(dǎo)體芯片205正面相對(duì)的面。
[0083]本實(shí)施例中，所述密封層210與所述焊接凸起211之間相互分離。在其他實(shí)施例中，所述焊接凸起還可以位于所述密封層內(nèi)且貫穿所述密封層，換句話(huà)說(shuō)，所述焊接凸起位于基板上且位于半導(dǎo)體芯片的外側(cè)。具體的，參考圖5，所述密封層210覆蓋投影區(qū)域之外的基板上以及電路布線(xiàn)層203上，且還覆蓋半導(dǎo)體芯片205側(cè)壁表面以及底部表面;所述焊接凸起211位于所述密封層210內(nèi)且貫穿所述密封層210。
[0084]本實(shí)施例中，所述阻擋結(jié)構(gòu)208位于基板上以及電路布線(xiàn)層203上，且還環(huán)繞所述功能區(qū)域206;并且，所述阻擋結(jié)構(gòu)208、半導(dǎo)體芯片205、基板以及電路布線(xiàn)層203圍成封閉區(qū)域，使得所述密封層210材料難以進(jìn)入封閉區(qū)域內(nèi)，從而有效的阻擋密封層210的材料進(jìn)入功能區(qū)域206內(nèi)，避免對(duì)功能區(qū)域206造成污染。
[0085]具體的，位于所述基板或電路布線(xiàn)層203上的導(dǎo)電凸塊204圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)208位于所述指定區(qū)域內(nèi)；也可以認(rèn)為，所述阻擋結(jié)構(gòu)208位于前述的投影區(qū)域內(nèi)，且還位于導(dǎo)電凸塊204與所述功能區(qū)域206之間。其中，所述阻擋結(jié)構(gòu)208頂部表面與所述半導(dǎo)體芯片205正面相接觸，所述阻擋結(jié)構(gòu)208底部表面與所述電路布線(xiàn)層203以及基板相接觸。
[0086]本實(shí)施例中，由于所述基板包括基底201以及緩沖層202，相應(yīng)的，所述阻擋結(jié)構(gòu)208位于所述電路布線(xiàn)層203上、以及緩沖層202上;所述阻擋結(jié)構(gòu)208頂部表面與所述半導(dǎo)體芯片205正面相接觸，所述阻擋結(jié)構(gòu)208底部表面與所述電路布線(xiàn)層203以及緩沖層202相接觸。
[0087]位于所述電路布線(xiàn)層203上的阻擋結(jié)構(gòu)208的厚度為第一厚度，且所述半導(dǎo)體芯片205正面與所述電路布線(xiàn)層203之間的距離等于所述第一厚度;位于所述基板上的阻擋結(jié)構(gòu)208的厚度為第二厚度，且所述半導(dǎo)體芯片205正面與所述基板之間的距離等于所述第二厚度。本實(shí)施例中，位于所述緩沖層202上的阻擋結(jié)構(gòu)208的厚度為第二厚度，且所述半導(dǎo)體芯片205正面與所述緩沖層202之間的距離等于所述第二厚度。需要說(shuō)明的是，所述半導(dǎo)體芯片205正面與所述電路布線(xiàn)層203之間的距離指的是，所述半導(dǎo)體芯片205正面與所述電路布線(xiàn)層203表面之間的最小距離;所述半導(dǎo)體芯片205正面所述緩沖層202之間的距離指的是，所述半導(dǎo)體芯片205正面與所述緩沖層202表面之間的最小距離。
[0088]本實(shí)施例中，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)208的頂部表面寬度尺寸等于底部表面寬度尺寸。在其他實(shí)施例中，為了減小阻擋結(jié)構(gòu)占據(jù)半導(dǎo)體芯片正面的空間尺寸，所述阻擋結(jié)構(gòu)的頂部表面寬度尺寸還可以小于底部表面寬度尺寸，使得阻擋結(jié)構(gòu)與半導(dǎo)體芯片正面相接觸的面積較小，從而節(jié)約半導(dǎo)體芯片的體積。
[0089]所述阻擋結(jié)構(gòu)208的形狀為封閉環(huán)形。在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)208的剖面形狀為方形環(huán)形、圓形環(huán)形、橢圓形環(huán)形或不規(guī)則形狀環(huán)形。本實(shí)施例中，以所述阻擋結(jié)構(gòu)208的剖面形狀為方形環(huán)形作為示例。
[0090]此外，還需要說(shuō)明的是，所述阻擋結(jié)構(gòu)208的形狀還可以與所述導(dǎo)電凸塊204圍成的指定區(qū)域的形狀相匹配，例如，所述導(dǎo)電凸塊204圍成的區(qū)域的形狀為方形，所述導(dǎo)電凸塊208的剖面形狀為方形環(huán)形;所述導(dǎo)電凸塊204圍成的區(qū)域的形狀為圓形時(shí)，所述導(dǎo)電凸塊208的剖面形狀為圓形環(huán)形。為了避免所述阻擋結(jié)構(gòu)208對(duì)封裝結(jié)構(gòu)電連接性能造成不良影響，本實(shí)施例中，所述阻擋結(jié)構(gòu)208與所述電路布線(xiàn)層203之間相互電絕緣。
[0091]本實(shí)施例中，所述阻擋結(jié)構(gòu)208為單層結(jié)構(gòu)，且所述阻擋結(jié)構(gòu)的材料為絕緣材料。在其他實(shí)施例中，所述阻擋結(jié)構(gòu)還可以為疊層結(jié)構(gòu)，所述阻擋結(jié)構(gòu)包括:與基板以及電路布線(xiàn)層相接觸的底層阻擋層、以及與所述半導(dǎo)體芯片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導(dǎo)電材料或絕緣材料。其中，所述導(dǎo)電材料包括銅、鋁、鎢或錫，所述絕緣材料為感光膠，所述感光膠包括環(huán)氧樹(shù)脂、丙烯酸樹(shù)脂、聚酰亞胺膠或苯并環(huán)丁烯膠。
[0092]此外，本實(shí)施例中，所述阻擋結(jié)構(gòu)208與所述導(dǎo)電凸塊204相互分離，所述阻擋結(jié)構(gòu)208側(cè)壁與所述導(dǎo)電凸塊204側(cè)壁之間具有一定的距離，使得所述阻擋結(jié)構(gòu)208不會(huì)對(duì)導(dǎo)電凸塊204的電連接性能造成干擾，所述阻擋結(jié)構(gòu)208的材料可以為絕緣材料，所述阻擋結(jié)構(gòu)208的材料還可以包括導(dǎo)電材料。在其他實(shí)施例中，所述阻擋結(jié)構(gòu)側(cè)壁與所述導(dǎo)電凸塊側(cè)壁相接觸時(shí)，由于所述阻擋結(jié)構(gòu)的形狀為封閉環(huán)形，為了避免所述阻擋結(jié)構(gòu)將相互分立的導(dǎo)電凸塊相連而導(dǎo)致導(dǎo)電凸塊發(fā)生不必要的電連接，所述阻擋結(jié)構(gòu)的材料為絕緣材料。
[0093]本實(shí)施例提供的封裝結(jié)構(gòu)，所述阻擋結(jié)構(gòu)208位于所述導(dǎo)電凸塊204圍成的指定區(qū)域內(nèi)，所述阻擋結(jié)構(gòu)208位于所述導(dǎo)電凸塊204與所述功能區(qū)域206之間，使得所述阻擋結(jié)構(gòu)208對(duì)功能區(qū)域206提供保護(hù)作用，防止密封層210材料或者其他材料經(jīng)由相鄰導(dǎo)電凸塊204之間的縫隙進(jìn)入功能區(qū)域206內(nèi)，避免功能區(qū)域206受到污染，從而提高封裝結(jié)構(gòu)的良率以及電性能。
[0094]此外，所述導(dǎo)電凸塊204與所述半導(dǎo)體芯片205上的焊盤(pán)207位置相對(duì)應(yīng)，由于所述阻擋結(jié)構(gòu)208位于所述導(dǎo)電凸塊204與所述功能區(qū)域206之間，相應(yīng)的所述阻擋結(jié)構(gòu)208位于所述焊盤(pán)207與所述功能區(qū)域206之間，因此無(wú)需為放置阻擋結(jié)構(gòu)208而增加焊盤(pán)207與半導(dǎo)體芯片205側(cè)壁之間的距離，使得半導(dǎo)體芯片205具有較小的體積，滿(mǎn)足封裝結(jié)構(gòu)小型化微型化的發(fā)展趨勢(shì)。
[0095]圖6至圖9為本發(fā)明另一實(shí)施例提供的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖，其中，圖6為封裝結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖，圖7為圖6中沿CCl方向的剖面結(jié)構(gòu)示意圖，所述封裝結(jié)構(gòu)包括:
[0096]基板，所述基板上具有電路布線(xiàn)層303;
[0097]位于所述電路布線(xiàn)層303上的導(dǎo)電凸塊304;
[0098]倒裝在所述基板上方的半導(dǎo)體芯片305，所述半導(dǎo)體芯片305正面具有功能區(qū)域306以及環(huán)繞所述功能區(qū)域306的焊盤(pán)307，且所述焊盤(pán)307與所述導(dǎo)電凸塊304電連接；
[0099]位于所述基板上的密封層310，所述密封層310包圍所述半導(dǎo)體芯片305;
[0100]位于所述電路布線(xiàn)層303上以及基板上的阻擋結(jié)構(gòu)308，所述阻擋結(jié)構(gòu)308環(huán)繞所述功能區(qū)域306，且適于阻擋所述密封層310的材料溢入功能區(qū)域306。
[0101 ]以下將結(jié)合附圖對(duì)本實(shí)施例提供的封裝結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。
[0102]本實(shí)施例中，以所述基板包括基底301以及位于基底301上的緩沖層302為例，且所述緩沖層302內(nèi)具有貫穿所述緩沖層302的開(kāi)口 309。
[0103]有關(guān)基底301、緩沖層302、開(kāi)口 309、電路布線(xiàn)層303、導(dǎo)電凸塊304、半導(dǎo)體芯片305、功能區(qū)域306以及焊盤(pán)307的描述請(qǐng)相應(yīng)參考前一實(shí)施例的說(shuō)明，在此不再贅述。
[0104]所述阻擋結(jié)構(gòu)308、半導(dǎo)體芯片305、基板以及電路布線(xiàn)層303圍成封閉區(qū)域。與前一實(shí)施例不同的是，本實(shí)施例中，位于所述電路布線(xiàn)層303上的導(dǎo)電凸塊304圍成指定區(qū)域，所述阻擋結(jié)構(gòu)308位于所述指定區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)308還位于所述半導(dǎo)體芯片305與所述電路布線(xiàn)層303之間。相應(yīng)的，所述密封層310除位于緩沖層302上以及半導(dǎo)體芯片305側(cè)壁上之外，還位于所述基板上以及電路布線(xiàn)層303上。
[0105]參考圖7，本實(shí)施例中，所述半導(dǎo)體芯片305投影于基板的區(qū)域?yàn)橥队皡^(qū)域，且所述阻擋結(jié)構(gòu)308位于所述投影區(qū)域內(nèi)。所述阻擋結(jié)構(gòu)308頂部與所述半導(dǎo)體芯片305正面相接觸，所述阻擋結(jié)構(gòu)308底部表面與所述電路布線(xiàn)層303以及基板相接觸。由于所述基板包括基底301以及緩沖層302，本實(shí)施例中，所述阻擋結(jié)構(gòu)308底部表面與所述電路布線(xiàn)層303以及緩沖層302相接觸。
[0106]有關(guān)阻擋結(jié)構(gòu)308的材料和結(jié)構(gòu)可相應(yīng)參考前一實(shí)施例的說(shuō)明，在此不再贅述。本實(shí)施例中，所述阻擋結(jié)構(gòu)308與所述導(dǎo)電凸塊304與相互分離;在其他實(shí)施例中，所述阻擋結(jié)構(gòu)還可以與所述導(dǎo)電凸塊側(cè)壁相接觸，且所述阻擋結(jié)構(gòu)的材料為絕緣材料。
[0107]所述封裝結(jié)構(gòu)還包括:位于所述基板上的焊接凸起311，所述焊接提起311與所述電路布線(xiàn)層303電連接。本實(shí)施例中，所述焊接凸起311位于所述電路布線(xiàn)層303上，且所述密封層310與所述焊接凸起311相互分立，相應(yīng)可參考前一實(shí)施例的描述。在其他實(shí)施例中，所述焊接凸起還可以位于所述基板上且位于所述半導(dǎo)體芯片的外側(cè)。
[0108]本實(shí)施例中提供的封裝結(jié)構(gòu)中，所述阻擋結(jié)構(gòu)308不僅可以阻擋密封層310材料或其他材料進(jìn)入功能區(qū)域306，避免功能區(qū)域306受到污染;所述阻擋結(jié)構(gòu)308還可以對(duì)導(dǎo)電凸塊304起到保護(hù)作用，防止密封層310材料或其他材料對(duì)導(dǎo)電凸塊304造成污染，防止所述導(dǎo)電凸塊304的導(dǎo)電性能受到損傷，從而進(jìn)一步改善封裝結(jié)構(gòu)的性能。
[0109]還需要說(shuō)明的是，在其他實(shí)施例中，參考圖8及圖9，位于所述電路布線(xiàn)層303上的導(dǎo)電凸塊304圍成指定區(qū)域，所述阻擋結(jié)構(gòu)308位于所述指定區(qū)域外側(cè);且所述阻擋結(jié)構(gòu)308還位于所述半導(dǎo)體芯片305與所述電路布線(xiàn)層303之間時(shí)，所述阻擋結(jié)構(gòu)包括:第一阻擋結(jié)構(gòu)318以及位于第一阻擋結(jié)構(gòu)318—側(cè)且緊挨所述第一阻擋結(jié)構(gòu)318的第二阻擋結(jié)構(gòu)328，其中，所述半導(dǎo)體芯片305投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)318位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)328位于所述投影區(qū)域內(nèi)。
[0110]并且，所述第二阻擋結(jié)構(gòu)328頂部表面與所述半導(dǎo)體芯片305正面相接觸，所述第二阻擋結(jié)構(gòu)328底部表面與所述電路布線(xiàn)層303以及基板相接觸。具體的，所述第二阻擋結(jié)構(gòu)328底部表面與所述電路布線(xiàn)層303以及緩沖層302相接觸。
[0111]由于所述阻擋結(jié)構(gòu)308、半導(dǎo)體芯片305、基板以及電路布線(xiàn)層303之間圍成封閉區(qū)域，因此，位于所述基板上的第二阻擋結(jié)構(gòu)328的厚度為第一厚度，且所述半導(dǎo)體芯片305正面與所述基板之間的距離等于所述第一厚度;位于所述電路布線(xiàn)層303上的第二阻擋結(jié)構(gòu)328的厚度為第三厚度，且所述半導(dǎo)體芯片305正面與所述電路布線(xiàn)層303之間的距離等于所述第三厚度。具體到本實(shí)施例中，位于所述緩沖層302上的第二阻擋結(jié)構(gòu)328的厚度為第一厚度，且所述半導(dǎo)體芯片305正面與所述緩沖層302之間的距離等于所述第一厚度。
[0112]相應(yīng)的，所述密封層310除位于半導(dǎo)體芯片305側(cè)壁上外，還位于所述第一阻擋結(jié)構(gòu)318上?；蛘?，所述密封層310不僅位于所述第一阻擋結(jié)構(gòu)318頂部和側(cè)壁上，且還位于電路布線(xiàn)層303上以及緩沖層302上。
[0113]與不具有所述第一阻擋結(jié)構(gòu)的方案相比，所述第一阻擋結(jié)構(gòu)318可以起到密封層的效果，因此所述第一阻擋結(jié)構(gòu)318占據(jù)密封層部分空間位置，從而進(jìn)一步的降低所述密封層310材料污染功能區(qū)域306的可能性，并且也相應(yīng)的進(jìn)一步防止密封層310材料對(duì)導(dǎo)電凸塊304造成污染，進(jìn)一步改善封裝結(jié)構(gòu)的性能。
[0114]在一實(shí)施例中，參考圖8，位于所述基板上的第一阻擋結(jié)構(gòu)318的厚度為第二厚度，位于所述基板上的第二阻擋結(jié)構(gòu)328的厚度為第一厚度，且所述第二厚度等于所述第一厚度。也就是說(shuō)，位于所述基板上的第一阻擋結(jié)構(gòu)318頂部與所述第二阻擋結(jié)構(gòu)328頂部齊平，相應(yīng)的，位于所述電路布線(xiàn)層303上的第一阻擋結(jié)構(gòu)318頂部與所述第二阻擋結(jié)構(gòu)328頂部齊平。所述密封層319位于所述第一阻擋結(jié)構(gòu)318頂部以及半導(dǎo)體芯片305側(cè)邊上。在其他實(shí)施例中，所述密封層除位于第一阻擋結(jié)構(gòu)頂部以及半導(dǎo)體芯片側(cè)壁上外，還可以位于電路布線(xiàn)層上以及基板上。
[0115]在另一實(shí)施例中，參考圖9，位于所述基板上的第一阻擋結(jié)構(gòu)318的厚度為第二厚度，位于所述基板上的第二阻擋結(jié)構(gòu)328的厚度為第二厚度，且所述第二厚度大于所述第一厚度。也就是說(shuō)，位于所述基板上的第一阻擋結(jié)構(gòu)318頂部高于第二阻擋結(jié)構(gòu)328頂部，相應(yīng)的，位于所述電路布線(xiàn)層303上的第一阻擋結(jié)構(gòu)318頂部高于第二阻擋結(jié)構(gòu)328頂部，使得所述第一阻擋結(jié)構(gòu)318覆蓋半導(dǎo)體芯片305部分側(cè)壁。所述密封層310位于所述第一阻擋結(jié)構(gòu)318頂部以及半導(dǎo)體芯片305側(cè)壁上。在其他實(shí)施例中，所述密封層還可以位于電路布線(xiàn)層上以及基板上。由于所述第一阻擋結(jié)構(gòu)318覆蓋半導(dǎo)體芯片305部分側(cè)壁，使得第一阻擋結(jié)構(gòu)318阻擋密封層310材料溢入功能區(qū)域306的能力進(jìn)一步得到提高。
[0116]本實(shí)施例中，通過(guò)將所述阻擋結(jié)構(gòu)308設(shè)置在導(dǎo)電凸塊304圍成的指定區(qū)域外，在保護(hù)所述功能區(qū)域306不受到污染的同時(shí)，無(wú)需在導(dǎo)電凸塊304與功能區(qū)域306之間為阻擋結(jié)構(gòu)308預(yù)留空間位置，因此能夠減小導(dǎo)電凸塊304與功能區(qū)域306之間的距離。
[0117]同時(shí)，所述阻擋結(jié)構(gòu)308與所述功能區(qū)域306之間的距離較遠(yuǎn)，從而避免所述阻擋結(jié)構(gòu)308對(duì)所述功能區(qū)域306造成污染或損傷，進(jìn)一步提高封裝結(jié)構(gòu)的性能。
[0118]此外，位于所述投影區(qū)域外側(cè)的第一阻擋結(jié)構(gòu)318占據(jù)密封層310的部分空間位置，進(jìn)一步降低了密封層310材料溢入功能區(qū)域306的可能性;并且，所述第一阻擋結(jié)構(gòu)318和第二阻擋結(jié)構(gòu)328均可以起到阻擋密封層310材料溢入功能區(qū)域306的作用，因此本實(shí)施例提供的封裝結(jié)構(gòu)中功能區(qū)域306能夠得到更好的保護(hù)。
[0119]本發(fā)明又一實(shí)施例還提供一種封裝結(jié)構(gòu)，圖10及圖11為本發(fā)明又一實(shí)施例提供的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖，所述封裝結(jié)構(gòu)包括:
[0120]基板，所述基板上具有電路布線(xiàn)層403;
[0121]位于所述電路布線(xiàn)層403上的導(dǎo)電凸塊404;
[0122]倒裝在所述基板上方的半導(dǎo)體芯片405，所述半導(dǎo)體芯片405正面具有功能區(qū)域406以及環(huán)繞所述功能區(qū)域406的焊盤(pán)407，且所述焊盤(pán)407與所述導(dǎo)電凸塊404電連接；
[0123]位于所述基板上的密封層410，所述密封層410包圍所述半導(dǎo)體芯片405;位于所述基板上以及電路布線(xiàn)層403上的阻擋結(jié)構(gòu)408，所述阻擋結(jié)構(gòu)408環(huán)繞所述功能區(qū)域406，且適于阻擋所述密封層410的材料溢入功能區(qū)域406。
[0124]以下將結(jié)附圖對(duì)本實(shí)施例提供的封裝結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。
[0125]所述基板包括基底401以及位于所述基底401上的緩沖層402，且所述緩沖層402具有貫穿所述緩沖層402的開(kāi)口 409。
[0126]與前述實(shí)施例不同的是，本實(shí)施例中，所述半導(dǎo)體芯片405投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)408位于所述投影區(qū)域外側(cè)，相應(yīng)的，所述阻擋結(jié)構(gòu)408位于所述半導(dǎo)體芯片405外側(cè)且環(huán)繞所述半導(dǎo)體芯片405。
[0127]為保證所述阻擋結(jié)構(gòu)408具有阻擋密封層410材料溢入功能區(qū)域306的能力，所述阻擋結(jié)構(gòu)408頂部高于所述半導(dǎo)體芯片405正面。并且，在垂直于所述基板表面方向上，所述阻擋結(jié)構(gòu)408頂部表面與所述半導(dǎo)體芯片405正面之間的距離不宜過(guò)小；若所述距離過(guò)小，則密封層410材料較易經(jīng)由阻擋結(jié)構(gòu)408與半導(dǎo)體芯片405之間的孔隙溢入功能區(qū)域406內(nèi)，使得阻擋結(jié)構(gòu)408阻擋密封層410材料溢入的能力較弱。
[0128]為此，本實(shí)施例中，在垂直于所述基板表面方向上，所述阻擋結(jié)構(gòu)408頂部表面與所述半導(dǎo)體芯片405正面之間的距離為2微米?10微米。
[0129]在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)408與所述半導(dǎo)體芯片405側(cè)壁之間具有間隙。若所述間隙的寬度尺寸過(guò)大，則密封層410的材料易經(jīng)由所述間隙溢入功能區(qū)域406內(nèi)。為此，在平行于所述基板表面方向上，所述間隙的寬度尺寸為等于2微米?10微米。
[0130]還需要說(shuō)明的是，所述阻擋結(jié)構(gòu)408還可以覆蓋所述半導(dǎo)體芯片405側(cè)壁，也就是說(shuō)，所述間隙的寬度尺寸為O。
[0131]所述密封層410除位于半導(dǎo)體芯片405側(cè)壁上外，還位于所述阻擋結(jié)構(gòu)408頂部上。此外，所述密封層410還可以位于電路布線(xiàn)層403上以及緩沖層402上。
[0132]所述封裝結(jié)構(gòu)還包括:位于所述基板上的焊接凸起411，所述焊接凸塊411與電路布線(xiàn)層403電連接。本實(shí)施例中，所述焊接凸起411位于所述電路布線(xiàn)層403上。
[0133]在一實(shí)施例中，參考圖10，所述阻擋結(jié)構(gòu)408覆蓋所述電路布線(xiàn)層403以及緩沖層402，所述焊接凸起411位于所述阻擋結(jié)構(gòu)408內(nèi)且貫穿所述阻擋結(jié)構(gòu)408，且所述密封層410位于阻擋結(jié)構(gòu)408部分頂部。需要說(shuō)明的是，在其他實(shí)施例中，所述密封層還可以覆蓋阻擋結(jié)構(gòu)的整個(gè)頂部，且所述焊接凸起還貫穿所述密封層。
[0134]在另一實(shí)施例中，參考圖11，所述阻擋結(jié)構(gòu)408位于部分電路布線(xiàn)層403上以及部分基板上，所述焊接凸起411與所述阻擋結(jié)構(gòu)408之間相互分離，且所述密封層410位于所述阻擋結(jié)構(gòu)408頂部上。在其他實(shí)施例中，所密封層還可以覆蓋電路布線(xiàn)層以及基板上，所述焊接凸起位于所述密封層內(nèi)且貫穿所述密封層。
[0135]所述阻擋結(jié)構(gòu)408的形狀為封閉形狀，所述阻擋結(jié)構(gòu)408的材料為絕緣材料或?qū)щ姴牧希嘘P(guān)所述阻擋結(jié)構(gòu)408的材料和結(jié)構(gòu)的描述可參考前述實(shí)施例的相應(yīng)描述，在此不再贅述。
[0136]本發(fā)明提供的封裝結(jié)構(gòu)中，所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面，使得所述阻擋結(jié)構(gòu)可以阻擋密封層的材料溢入功能區(qū)域內(nèi)，從而防止功能區(qū)域受到污染，使得封裝結(jié)構(gòu)具有較高的性能，所述封裝結(jié)構(gòu)的良率得到提高。
[0137]此外，由于阻擋結(jié)構(gòu)408位于半導(dǎo)體芯片405投影于基板上的投影區(qū)域外側(cè)，因此所述半導(dǎo)體芯片405中無(wú)需為阻擋結(jié)構(gòu)408預(yù)留空間位置;并且，所述阻擋結(jié)構(gòu)408對(duì)所述基板與所述半導(dǎo)體芯片405之間的倒裝無(wú)影響，因此所述阻擋結(jié)構(gòu)408不會(huì)對(duì)所述基板以及半導(dǎo)體芯片405之間的空間布局產(chǎn)生影響。
[0138]相應(yīng)的，本發(fā)明還提供一種形成前述封裝結(jié)構(gòu)的封裝方法，包括:提供若干單個(gè)的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的焊盤(pán);提供基板，所述基板包括倒裝區(qū)以及位于相鄰倒裝區(qū)之間的切割道區(qū)域，且所述基板倒裝區(qū)上具有若干分立的電路布線(xiàn)層;將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方，且所述焊盤(pán)與所述電路布線(xiàn)層通過(guò)導(dǎo)電凸塊實(shí)現(xiàn)電連接;在所述基板上形成密封層，且所述密封層包圍所述半導(dǎo)體芯片;在形成所述密封層之后，沿所述切割道區(qū)域切割所述基板，形成若干單顆封裝結(jié)構(gòu)；其中，在形成所述密封層之前，還包括:在所述基板上形成阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。
[0139]本發(fā)明中，由于在形成密封層之前，在所述基板上形成有阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞所述功能區(qū)域且適于阻擋密封層的材料溢入功能區(qū)域；因此，在形成密封層的工藝過(guò)程中，所述阻擋結(jié)構(gòu)對(duì)功能區(qū)域起到保護(hù)作用，防止密封層材料溢入功能區(qū)域內(nèi)，使得形成的封裝結(jié)構(gòu)的性能和良率得到改善。
[0140]以下將結(jié)合附圖對(duì)本發(fā)明提供的封裝方法進(jìn)行詳細(xì)說(shuō)明。
[0141]圖12至圖15為本發(fā)明一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖。
[0142]參考圖12，提供若干單個(gè)的半導(dǎo)體芯片205，所述半導(dǎo)體芯片205正面具有功能區(qū)域206以及環(huán)繞所述功能區(qū)域206的焊盤(pán)207。
[0143]本實(shí)施例中，所述半導(dǎo)體芯片205為影像傳感芯片，相應(yīng)的所述功能區(qū)域206為感光區(qū)域;所述半導(dǎo)體芯片205為切割待封裝晶圓形成的，所述待封裝晶圓中具有若干矩陣排列的半導(dǎo)體芯片205。
[0144]有關(guān)功能區(qū)域206以及焊盤(pán)207的描述請(qǐng)相應(yīng)參考前述封裝結(jié)構(gòu)中的描述，在此不再贅述。
[0145]繼續(xù)參考圖12，在所述焊盤(pán)207上形成導(dǎo)電凸塊204。
[0146]所述導(dǎo)電凸塊204的位置和數(shù)量與所述焊盤(pán)207的位置和數(shù)量相對(duì)應(yīng);所述導(dǎo)電凸塊204的形狀為方形或球形。
[0147]本實(shí)施例中，所述導(dǎo)電凸塊204的形狀為方形，采用網(wǎng)板印刷工藝形成所述導(dǎo)電凸塊204。
[0148]在其他實(shí)施例中，所述導(dǎo)電凸塊的形狀還可以為球形，采用植球工藝形成所述導(dǎo)電凸塊，還可以采用網(wǎng)板印刷工藝和回流工藝相結(jié)合的工藝形成所述導(dǎo)電凸塊。
[0149]還需要說(shuō)明的是，在其他實(shí)施例中，還可以不在所述焊盤(pán)上形成所述導(dǎo)電凸塊，在后續(xù)提供的基板的電路布線(xiàn)上形成所述導(dǎo)電凸塊。
[0150]參考圖13，提供基板，所述基板包括倒裝區(qū)I以及位于相鄰倒裝區(qū)I之間的切割道區(qū)域II，所述基板倒裝區(qū)I上具有電路布線(xiàn)層203。
[0151]所述倒裝區(qū)I和切割道區(qū)域II的面積可根據(jù)實(shí)際封裝工藝需求設(shè)定。
[0152]本實(shí)施例中，所述基板包括基底201以及位于基底201上的緩沖層202，所述緩沖層202內(nèi)形成有貫穿所述緩沖層202的開(kāi)口 209。有關(guān)基底201的材料可參考前述封裝結(jié)構(gòu)中的相應(yīng)描述。
[0153]本實(shí)施例中，所述緩沖層202的材料為有機(jī)高分子光刻膠，形成所述緩沖層202的工藝步驟包括:在所述基底201上形成緩沖膜;對(duì)所述緩沖膜進(jìn)行曝光處理以及顯影處理，形成具有所述開(kāi)口 209的緩沖層202。
[0154]本實(shí)施例中，所述電路布線(xiàn)層203凸出于所述基板表面。形成所述電路布線(xiàn)層203的步驟包括:在所述緩沖層202上以及開(kāi)口209底部和側(cè)壁形成電路層；圖形化所述電路層，且還去除位于開(kāi)口 209底部和側(cè)壁上的電路層，在所述緩沖層202上形成若干分立的電路布線(xiàn)層203 ο
[0155]在其他實(shí)施例中，所述電路布線(xiàn)層還可以位于所述基板內(nèi)，所述電路布線(xiàn)層頂部與所述基板頂部齊平，或者，所述電路布線(xiàn)層頂部低于所述基板頂部。
[0156]繼續(xù)參考圖13，在所述電路布線(xiàn)層203上以及基板上形成阻擋結(jié)構(gòu)208。
[0157]本實(shí)施例中，在所述電路布線(xiàn)層203上以及緩沖層202上形成所述阻擋結(jié)構(gòu)208。
[0158]所述阻擋結(jié)構(gòu)208的形狀為封閉環(huán)形。在平行于所述基板表面方向的剖面上，所述阻擋結(jié)構(gòu)208的剖面形狀為方形環(huán)形、圓形環(huán)形、橢圓形環(huán)形或不規(guī)則形狀環(huán)形。
[0159]本實(shí)施例中，后續(xù)會(huì)將半導(dǎo)體芯片205(參考圖12)倒裝在基板倒裝區(qū)I上方，且焊盤(pán)207通過(guò)導(dǎo)電凸塊204與所述電路布線(xiàn)層203電連接;在將所述半導(dǎo)體芯片205倒裝在所述基板倒裝區(qū)I上方之后，所述導(dǎo)電凸塊204圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)208位于所述指定區(qū)域內(nèi)。
[0160]形成所述阻擋結(jié)構(gòu)208的工藝步驟包括:在所述電路布線(xiàn)層203上以及基板上形成阻擋膜;對(duì)所述阻擋膜進(jìn)行曝光處理以及顯影處理，形成所述阻擋結(jié)構(gòu)208;或者，對(duì)所述阻擋膜進(jìn)行刻蝕，形成所述阻擋結(jié)構(gòu)208。
[0161]本實(shí)施例中，為了避免所述電路布線(xiàn)層203與所述阻擋結(jié)構(gòu)208發(fā)生不必要的電連接，所述阻擋結(jié)構(gòu)208為單層結(jié)構(gòu)，且所述阻擋結(jié)構(gòu)208的材料為絕緣材料。在其他實(shí)施例中，所述阻擋結(jié)構(gòu)還可以為疊層結(jié)構(gòu)，包括，與所述電路布線(xiàn)層以及基板相接觸的底層阻擋層、以及與所述半導(dǎo)體芯片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為絕緣材料或?qū)щ姴牧?，所述絕緣材料為感光膠。
[0162]此外，本實(shí)施例中，所述阻擋結(jié)構(gòu)208與所述導(dǎo)電凸塊204相互分離，所述阻擋結(jié)構(gòu)208的材料包括絕緣材料，所述阻擋結(jié)構(gòu)208的材料還可以包括導(dǎo)電材料。在其他實(shí)施例中，所述阻擋結(jié)構(gòu)側(cè)壁與所述導(dǎo)電凸塊側(cè)壁相接觸時(shí)，為了保證相鄰導(dǎo)電凸塊之間的電絕緣性能，所述阻擋結(jié)構(gòu)的材料為絕緣材料。
[0163]參考圖14，將所述半導(dǎo)體芯片205倒裝在基板倒裝區(qū)I上方，且所述焊盤(pán)207與所述電路布線(xiàn)層203通過(guò)導(dǎo)電凸塊204實(shí)現(xiàn)電連接。
[0164]具體的，每一個(gè)焊盤(pán)207對(duì)應(yīng)于一個(gè)分立的導(dǎo)電凸塊204，也可以認(rèn)為，每一個(gè)焊盤(pán)207對(duì)應(yīng)于一個(gè)分立的電路布線(xiàn)層203。
[0165]將所述半導(dǎo)體芯片205倒裝在所述基板倒裝區(qū)I上方的步驟包括:將所述半導(dǎo)體芯片205放置在所述基板倒裝區(qū)I上，且所述焊盤(pán)207通過(guò)所述導(dǎo)電凸塊204與所述電路布線(xiàn)層203相連接;對(duì)所述導(dǎo)電凸塊204進(jìn)行焊接處理，使得所述焊盤(pán)207通過(guò)所述導(dǎo)電凸塊204與所述電路布線(xiàn)層203電連接。
[0166]所述焊接鍵合處理采用的工藝為共晶鍵合工藝、超聲熱壓鍵合工藝或者熱壓焊接工藝。
[0167]在進(jìn)行所述焊接鍵合處理之前，所述基板與半導(dǎo)體芯片205正面之間的導(dǎo)電凸塊204的厚度大于或等于所述阻擋結(jié)構(gòu)208的厚度;且在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片205正面之間的導(dǎo)電凸塊204的厚度減小，使得所述阻擋結(jié)構(gòu)208頂部表面與所述半導(dǎo)體芯片205正面相接觸。
[0168]在將所述半導(dǎo)體芯片205倒裝在所述基板倒裝區(qū)I上方之后，所述導(dǎo)電凸塊204圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)208位于所述指定區(qū)域內(nèi)；在進(jìn)行所述焊接鍵合處理之后，所述阻擋結(jié)構(gòu)208、半導(dǎo)體芯片205、電路布線(xiàn)層203以及基板之間圍成封閉區(qū)域，從而防止后續(xù)形成的密封層材料溢入功能區(qū)域206內(nèi)。
[0169]此外，還需要說(shuō)明的是，在將所述半導(dǎo)體芯片205放置在基板上后、進(jìn)行焊接鍵合處理之前，位于所述基板與半導(dǎo)體芯片205之間的導(dǎo)電凸塊204的厚度與所述阻擋結(jié)構(gòu)208厚度之間的差值不宜過(guò)大。若所述差值過(guò)大，則在焊接鍵合處理之后，所述阻擋結(jié)構(gòu)208與所述半導(dǎo)體芯片205正面之間具有孔隙，后續(xù)形成的密封層會(huì)經(jīng)由所述孔隙擴(kuò)散進(jìn)入功能區(qū)域206內(nèi)。
[0170]參考圖15，在所述基板上形成密封層210，且所述密封層210包圍所述半導(dǎo)體芯片205。
[0171 ]所述密封層210用于使所述半導(dǎo)體芯片205處于密封狀態(tài)，防止外界環(huán)境對(duì)半導(dǎo)體芯片205造成不良影響。本實(shí)施例中，所述密封層210還位于部分電路布線(xiàn)層203上。在其他實(shí)施例中，所述密封層還可以覆蓋半導(dǎo)體芯片背面，此外，所述密封層還可以覆蓋被半導(dǎo)體芯片暴露出的整個(gè)基板表面。
[0172]本實(shí)施例中，采用點(diǎn)膠工藝形成所述密封層210。在其他實(shí)施例中，還可以采用塑封工藝(molding)形成所述密封層，其中，所述塑封工藝為轉(zhuǎn)塑工藝(transfer molding)或注塑工藝(inject1n molding)。
[0173]在形成所述密封層210的工藝過(guò)程中，所述阻擋結(jié)構(gòu)210適于阻擋所述密封層210的材料溢入所述功能區(qū)域206內(nèi)，避免所述密封層210材料經(jīng)由相鄰導(dǎo)電凸塊204之間的縫隙進(jìn)入功能區(qū)域206內(nèi)，防止功能區(qū)域206受到污染，從而提高形成的封裝結(jié)構(gòu)的性能和良率。
[0174]繼續(xù)參考圖15，還包括步驟:在所述基板上形成焊接凸起211，所述焊接凸起211與所述電路布線(xiàn)層203電連接。
[0175]本實(shí)施例中，在所述電路布線(xiàn)層203上形成焊接凸起211，所述焊接凸起211使焊盤(pán)207與外部電路電連接，從而使半導(dǎo)體芯片205正常工作。
[0176]本實(shí)施例中，所述焊接凸起211與所述密封層210之間相互分立。在其他實(shí)施例中，所述焊接凸起還可以位于所述密封層內(nèi)且貫穿所述密封層。
[0177]結(jié)合參考圖15和圖4，后續(xù)的工藝步驟還包括:沿所述切割道區(qū)域II切割所述基板，形成若干單顆如圖4所示的封裝結(jié)構(gòu)。
[0178]本發(fā)明另一實(shí)施例還提供一種封裝方法，圖16至圖19為本發(fā)明另一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖。
[0179]與前一實(shí)施例不同的是，本實(shí)施例中，位于電路布線(xiàn)層上的導(dǎo)電凸塊圍成指定區(qū)域，形成的阻擋結(jié)構(gòu)位于所述指定區(qū)域外側(cè)且環(huán)繞所述導(dǎo)電凸塊，且所述阻擋結(jié)構(gòu)還位于半導(dǎo)體芯片與電路布線(xiàn)層之間。
[0180]參考圖16，提供基板，所述基板包括倒裝區(qū)I以及位于相鄰倒裝區(qū)I之間的切割道區(qū)域II，所述基板上具有電路布線(xiàn)層303;在所述電路布線(xiàn)層303上形成導(dǎo)電凸塊304;在所述基板上形成阻擋結(jié)構(gòu)308，所述阻擋結(jié)構(gòu)308環(huán)繞所述導(dǎo)電凸塊304。
[0181]所述基底包括基底301以及位于基底301上的緩沖層302，所述緩沖層302內(nèi)具有貫穿所述緩沖層302的開(kāi)口 309。
[0182]本實(shí)施例中，位于所述電路布線(xiàn)層303上的導(dǎo)電凸塊304圍成指定區(qū)域，且形成的所述阻擋結(jié)構(gòu)308位于所述指定區(qū)域外側(cè)。有關(guān)阻擋結(jié)構(gòu)308的材料和結(jié)構(gòu)可參考前述實(shí)施例的相應(yīng)說(shuō)明，在此不再贅述。
[0183]需要說(shuō)明的是，在其他實(shí)施例中，還可以先形成所述阻擋結(jié)構(gòu)后形成所述導(dǎo)電凸塊。
[0184]此外，還可以不在所述電路布線(xiàn)層上形成導(dǎo)電凸塊，在后續(xù)提供的半導(dǎo)體芯片的焊盤(pán)上形成所述導(dǎo)電凸塊。
[0185]參考圖17，提供半導(dǎo)體芯片305，所述半導(dǎo)體芯片305正面具有功能區(qū)域306以及環(huán)繞所述功能區(qū)域306的焊盤(pán)307;將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方，所述焊盤(pán)307與電路布線(xiàn)層303之間通過(guò)導(dǎo)電凸塊304實(shí)現(xiàn)電連接。
[0186]將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方的步驟包括:將所述半導(dǎo)體芯片305放置在所述基板倒裝區(qū)I上，且所述焊盤(pán)307通過(guò)所述導(dǎo)電凸塊304與電路布線(xiàn)層303相連接;對(duì)所述導(dǎo)電凸塊304進(jìn)行焊接鍵合處理，使得所述焊盤(pán)307通過(guò)導(dǎo)電凸塊304與電路布線(xiàn)層303電連接。
[0187]有關(guān)焊接鍵合處理可參考前一實(shí)施例的相應(yīng)描述，在此不再贅述。本實(shí)施例中，在進(jìn)行所述焊接鍵合處理之前，所述基板與半導(dǎo)體芯片305正面之間的導(dǎo)電凸塊304的厚度大于或等于所述阻擋結(jié)構(gòu)306的厚度;且在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片305正面之間的導(dǎo)電凸塊304的厚度減小，使得所述阻擋結(jié)構(gòu)308頂部表面與所述半導(dǎo)體芯片305正面相接觸。
[0188]因此，本實(shí)施例中，在將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方之后，所述阻擋結(jié)構(gòu)308頂部表面與所述半導(dǎo)體芯片305正面相接觸，因此所述阻擋結(jié)構(gòu)308、半導(dǎo)體芯片305、基板以及電路布線(xiàn)層303圍成封閉區(qū)域。本實(shí)施例中，在將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方之后，所述導(dǎo)電凸塊304圍成指定區(qū)域，所述阻擋結(jié)構(gòu)308位于所述指定區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)308位于所述半導(dǎo)體芯片305投影于基板的投影區(qū)域內(nèi)。
[0189]在其他實(shí)施例中，結(jié)合參考圖19，所述阻擋結(jié)構(gòu)308位于所述指定區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)308包括:第一阻擋結(jié)構(gòu)318以及位于第一阻擋結(jié)構(gòu)318—側(cè)且緊挨所述第一阻擋結(jié)構(gòu)318的第二阻擋結(jié)構(gòu)328;在將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方之后，所述半導(dǎo)體芯片305投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)318位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)328位于所述投影區(qū)域內(nèi)；相應(yīng)的，在將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方之前，形成所述阻擋結(jié)構(gòu)308;且在將所述半導(dǎo)體芯片305倒裝在所述基板倒裝區(qū)I上方之后，所述第二阻擋結(jié)構(gòu)328頂部表面與所述半導(dǎo)體芯片305正面相接觸;在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片305正面之間的導(dǎo)電凸塊304的厚度減小，使得所述第二阻擋結(jié)構(gòu)328頂部表面與所述半導(dǎo)體芯片305正面相接觸。
[0190]并且，當(dāng)所述第一阻擋結(jié)構(gòu)318的厚度與所述第二阻擋結(jié)構(gòu)328的厚度相等時(shí)，所述第一阻擋結(jié)構(gòu)318頂部與所述半導(dǎo)體芯片305正面齊平；當(dāng)所述第二阻擋結(jié)構(gòu)328的厚度大于所述第一阻擋結(jié)構(gòu)318的厚度時(shí)，在所述焊接鍵合處理之后，所述第一阻擋結(jié)構(gòu)318還覆蓋半導(dǎo)體芯片305部分側(cè)壁。
[0191]參考圖18，在所述基板上形成密封層310，所述密封層310包圍所述影半導(dǎo)體芯片305;在所述基板上形成焊接凸起311，所述焊接凸起311與所述電路布線(xiàn)層303電連接。
[0192]本實(shí)施例中，所述密封層310還位于所述電路布線(xiàn)層303上以及半導(dǎo)體芯片305部分側(cè)邊表面;采用點(diǎn)膠工藝或者塑封工藝，形成所述密封層310。
[0193]本實(shí)施例中，所述焊接凸起311與所述密封層310相互分立，所述焊接凸起311位于所述基板上且位于所述半導(dǎo)體芯片305的外側(cè)。在其他實(shí)施例中，所述焊接凸起還可以位于所述密封層內(nèi)且貫穿所述密封層。
[0194]在形成所述密封層310的工藝過(guò)程中，所述阻擋結(jié)構(gòu)308對(duì)所述密封層310的材料起到阻擋作用，使得密封層310的材料無(wú)法溢入功能區(qū)域306內(nèi)，從而避免對(duì)功能區(qū)域306造成污染;此外，所述阻擋結(jié)構(gòu)308還對(duì)導(dǎo)電凸塊304起到保護(hù)作用，避免密封層310材料對(duì)導(dǎo)電凸塊304造成污染，防止密封層310材料對(duì)導(dǎo)電凸塊304的導(dǎo)電性能造成干擾。
[0195]在其他實(shí)施例中，參考圖19，所述阻擋結(jié)構(gòu)308包括第一阻擋結(jié)構(gòu)318以及緊挨所述第一阻擋結(jié)構(gòu)318的第二阻擋結(jié)構(gòu)328。其中，所述第二阻擋結(jié)構(gòu)328頂部表面與所述半導(dǎo)體芯片305正面相接觸，且第一阻擋結(jié)構(gòu)318頂部與半導(dǎo)體芯片305正面齊平;或者，第一阻擋結(jié)構(gòu)318頂部高于半導(dǎo)體芯片305正面，且第一阻擋結(jié)構(gòu)318還覆蓋半導(dǎo)體芯片305側(cè)壁。相應(yīng)的，形成的所述密封層310位于所述第一阻擋結(jié)構(gòu)318頂部上，所述密封層310還可以位于電路布線(xiàn)層上。所述第一阻擋結(jié)構(gòu)318可以起到密封層310的作用，使得第一阻擋結(jié)構(gòu)318占據(jù)原本應(yīng)形成密封層310的空間位置，從而進(jìn)一步的降低了密封層310材料溢入功能區(qū)域306的風(fēng)險(xiǎn)。
[0196]結(jié)合參考圖18和圖7、以及圖19和圖9，后續(xù)的工藝步驟還包括:沿切割道區(qū)域II切割所述基板，形成若干如圖7以及圖9所示的單顆封裝結(jié)構(gòu)。
[0197]本發(fā)明又一實(shí)施例還提供一種封裝方法，圖20及圖21為本發(fā)明又一實(shí)施例提供的封裝結(jié)構(gòu)形成過(guò)程的結(jié)構(gòu)示意圖。
[0198]與前述實(shí)施例不同的是，本實(shí)施例中，半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，形成的阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面。
[0199]參考圖20，提供基板，所述基板包括倒裝區(qū)I以及位于相鄰倒裝區(qū)I之間的切割道區(qū)域II，所述基板倒裝區(qū)I上具有電路布線(xiàn)層403;在所述電路布線(xiàn)層403上形成導(dǎo)電凸塊404;在所述電路布線(xiàn)層403上以及基板上形成阻擋結(jié)構(gòu)408;提供半導(dǎo)體芯片405，所述半導(dǎo)體芯片405正面具有功能區(qū)域406以及環(huán)繞所述功能區(qū)域406的焊盤(pán)407;將所述半導(dǎo)體芯片405倒裝在基板倒裝區(qū)I上方，所述焊盤(pán)407與所述電路布線(xiàn)層403通過(guò)導(dǎo)電凸塊404實(shí)現(xiàn)電連接。
[0200]本實(shí)施例中，所述基板包括基底401以及位于基底401上的緩沖層402，所述緩沖層420內(nèi)形成有貫穿所述緩沖層402的開(kāi)口 409。
[0201 ]有關(guān)阻擋結(jié)構(gòu)408的材料和結(jié)構(gòu)請(qǐng)相應(yīng)參考前述說(shuō)明，在此不再贅述。
[0202]本實(shí)施例中，在將所述半導(dǎo)體芯片405倒裝在所述基板倒裝區(qū)I上方之后，所述半導(dǎo)體芯片405投影于基板的區(qū)域?yàn)橥队皡^(qū)與，所述阻擋結(jié)構(gòu)408位于所述投影區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)408頂部高于所述半導(dǎo)體芯片405正面。
[0203]本實(shí)施例中，所述阻擋結(jié)構(gòu)408與所述半導(dǎo)體芯片405側(cè)壁之間具有間隙；由于后續(xù)會(huì)在所述阻擋結(jié)構(gòu)408上形成覆蓋半導(dǎo)體芯片405側(cè)壁的密封層，若所述間隙的寬度尺寸過(guò)大，則所述密封層的材料易經(jīng)由所述間隙溢入功能區(qū)域406內(nèi)。為此，本實(shí)施例中，在平行于所述基板表面方向上，所述間隙的寬度尺寸為2微米?10微米。
[0204]本實(shí)施例中，所述阻擋結(jié)構(gòu)408頂部高于所述半導(dǎo)體芯片405正面。為保證阻擋結(jié)構(gòu)408具有較強(qiáng)的阻擋密封層材料溢入的能力，所述阻擋結(jié)構(gòu)408頂部與所述半導(dǎo)體芯片405正面之間的距離不宜過(guò)小。為此，本實(shí)施例中，在垂直于所述基板表面方向上，所述阻擋結(jié)構(gòu)406頂部表面與所述半導(dǎo)體芯片405正面之間的距離為2微米?10微米。
[0205]還需要說(shuō)明的是，在其他實(shí)施例中，所述阻擋結(jié)構(gòu)與所述半導(dǎo)體芯片側(cè)壁之間的間隙寬度尺寸還可以為0，也就是說(shuō)，所述阻擋結(jié)構(gòu)覆蓋所述半導(dǎo)體芯片側(cè)壁。
[0206]此外，本實(shí)施例中，以在將所述半導(dǎo)體芯片405倒裝在所述基板倒裝區(qū)I上方之前，形成所述阻擋結(jié)構(gòu)408為例，避免了阻擋結(jié)構(gòu)408的工藝過(guò)程對(duì)半導(dǎo)體芯片405引入不必要的損傷。在其他實(shí)施例中，還可以在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，形成所述阻擋結(jié)構(gòu)。
[0207]有關(guān)形成所述阻擋結(jié)構(gòu)408的工藝步驟可參考前述實(shí)施例的描述，在此不再贅述。所述阻擋結(jié)構(gòu)408覆蓋電路布線(xiàn)層403的面積可以根據(jù)需求進(jìn)行靈活調(diào)整。
[0208]參考圖21，在所述基板上形成密封層410，所述密封層410包圍所述半導(dǎo)體芯片405;在所述基板上形成焊接凸起411，所述焊接凸起411與所述電路布線(xiàn)層403電連接。
[0209]本實(shí)施例中，所述密封層410還位于阻擋結(jié)構(gòu)408頂部上，且在形成所述密封層410的工藝過(guò)程中，所述阻擋結(jié)構(gòu)408適于阻擋所述密封層410的材料溢入功能區(qū)域406內(nèi)，避免功能區(qū)域406受到污染。
[0210]在其他實(shí)施例中，所述密封層還可以位于阻擋結(jié)構(gòu)側(cè)壁上，且還可以位于所述電路布線(xiàn)層上以及基板上。
[0211]還需要說(shuō)明的是，本實(shí)施例中，所述阻擋結(jié)構(gòu)408與所述焊接凸起411相互分立。在其他實(shí)施例中，所述焊接凸起還可以位于所述阻擋結(jié)構(gòu)內(nèi)且貫穿所述阻擋結(jié)構(gòu)。
[0212]結(jié)合參考圖21和11，后續(xù)的工藝步驟包括，沿切割道區(qū)域II切割所述基板，形成若干如圖11所示的單顆封裝結(jié)構(gòu)。
[0213]本發(fā)明提供的封裝方法，由于在形成密封層之前，先形成了對(duì)功能區(qū)域起到保護(hù)作用的阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)適于阻擋密封層的材料溢入功能區(qū)域內(nèi)，從而防止功能區(qū)域受到污染，使得形成的封裝結(jié)構(gòu)的性能和良率得到提高。
[0214]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種封裝結(jié)構(gòu)，其特征在于，包括: 基板，所述基板上具有電路布線(xiàn)層； 位于所述電路布線(xiàn)層上的導(dǎo)電凸塊； 倒裝在所述基板上方的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的分立的焊盤(pán)，且所述焊盤(pán)與所述導(dǎo)電凸塊電連接； 位于所述基板上的密封層，所述密封層包圍所述半導(dǎo)體芯片； 位于所述基板上的阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞所述功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。2.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述電路布線(xiàn)層凸出于所述基板表面；或者，所述電路布線(xiàn)層位于所述基板內(nèi)。3.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)電凸塊圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)位于所述指定區(qū)域內(nèi)。4.如權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)位于所述導(dǎo)電凸塊與所述功能區(qū)域之間；且所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，所述阻擋結(jié)構(gòu)底部表面與所述基板相接觸。5.如權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)的頂部表面寬度尺寸小于或等于底部表面寬度尺寸。6.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)電凸塊圍成指定區(qū)域，所述阻擋結(jié)構(gòu)位于所述指定區(qū)域外側(cè);且所述阻擋結(jié)構(gòu)還位于所述半導(dǎo)體芯片與所述基板之間。7.如權(quán)利要求6所述的封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)；且所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，所述阻擋結(jié)構(gòu)底部表面與所述基板相接觸。8.如權(quán)利要求6所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)包括:第一阻擋結(jié)構(gòu)、位于第一阻擋結(jié)構(gòu)一側(cè)且緊挨所述第一阻擋結(jié)構(gòu)的第二阻擋結(jié)構(gòu)，其中，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)；且所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。9.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其特征在于，位于所述基板上的第二阻擋結(jié)構(gòu)的厚度為第一厚度，且所述半導(dǎo)體芯片正面與所述基板之間的距離等于所述第一厚度。10.如權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于，位于所述基板上的第一阻擋結(jié)構(gòu)的厚度為第二厚度，且所述第二厚度大于或等于所述第一厚度。11.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其特征在于，所述密封層還位于所述第一阻擋結(jié)構(gòu)頂部上。12.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè);且所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面。13.如權(quán)利要求12所述的封裝結(jié)構(gòu)，其特征在于，在平行于所述基板表面方向上，所述阻擋結(jié)構(gòu)與所述半導(dǎo)體芯片側(cè)壁之間具有間隙。14.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其特征在于，在平行于所述基板表面方向上，所述間隙的寬度尺寸為2微米?1微米。15.如權(quán)利要求13所述的封裝結(jié)構(gòu)，其特征在于，在垂直于所述基板表面方向上，所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面之間的距離為2微米?10微米。16.如權(quán)利要求12所述的封裝結(jié)構(gòu)，其特征在于，所述密封層還位于所述阻擋結(jié)構(gòu)頂部上。17.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)的形狀為封閉環(huán)形。18.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)與所述導(dǎo)電凸塊側(cè)壁相接觸;且所述阻擋結(jié)構(gòu)的材料為絕緣材料。19.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)與所述導(dǎo)電凸塊相互分離;且所述阻擋結(jié)構(gòu)的材料為絕緣材料或?qū)щ姴牧稀?0.如權(quán)利要求18或19所述的封裝結(jié)構(gòu)，其特征在于，所述絕緣材料為感光膠。21.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述阻擋結(jié)構(gòu)為疊層結(jié)構(gòu)，包括:與所述基板以及電路布線(xiàn)層相接觸的底層阻擋層、以及與所述半導(dǎo)體芯片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導(dǎo)電材料或絕緣材料。22.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述基板包括基底，所述基底為透光基底或PCB基底，當(dāng)所述基底為PCB基底時(shí)，所述PCB基板內(nèi)形成有貫穿所述PCB基底的通孔，所述功能區(qū)域位于所述通孔上方；當(dāng)所述基底為透光基底時(shí)，所述透光基底上設(shè)置有緩沖層，所述電路布線(xiàn)層位于所述緩沖層上，在緩沖層上對(duì)應(yīng)功能區(qū)域的位置設(shè)置有開(kāi)口，所述開(kāi)口底部暴露所述透光基底。23.如權(quán)利要求22所述的封裝結(jié)構(gòu)，其特征在于，所述緩沖層的材料為有機(jī)高分子光刻膠。24.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括:位于所述基板上的焊接凸起，所述焊接凸起與所述電路布線(xiàn)層電連接;所述焊接凸起位于所述基板上且位于所述半導(dǎo)體芯片的外側(cè)。25.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片為影像傳感芯片;所述功能區(qū)域?yàn)楦泄鈪^(qū)域。26.一種封裝方法，其特征在于，包括: 提供若干單個(gè)的半導(dǎo)體芯片，所述半導(dǎo)體芯片正面具有功能區(qū)域以及環(huán)繞所述功能區(qū)域的焊盤(pán)； 提供基板，所述基板包括倒裝區(qū)以及位于相鄰倒裝區(qū)之間的切割道區(qū)域，且所述基板倒裝區(qū)上具有電路布線(xiàn)層； 將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方，且所述焊盤(pán)與所述電路布線(xiàn)層通過(guò)導(dǎo)電凸塊實(shí)現(xiàn)電連接； 在所述基板上形成密封層，且所述密封層包圍所述半導(dǎo)體芯片； 在形成所述密封層之后，沿所述切割道區(qū)域切割所述基板，形成若干單顆封裝結(jié)構(gòu)；其中，在形成所述密封層之前，還包括:在所述基板上形成阻擋結(jié)構(gòu)，所述阻擋結(jié)構(gòu)環(huán)繞功能區(qū)域，且適于阻擋所述密封層的材料溢入功能區(qū)域。27.如權(quán)利要求26所述的封裝方法，其特征在于，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，在所述焊盤(pán)上形成所述導(dǎo)電凸塊。28.如權(quán)利要求26所述的封裝方法，其特征在于，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，在所述電路布線(xiàn)層上形成所述導(dǎo)電凸塊。29.如權(quán)利要求26所述的封裝方法，其特征在于，形成所述阻擋結(jié)構(gòu)的方法包括:在所述基板上形成阻擋膜;對(duì)所述阻擋膜進(jìn)行曝光處理以及顯影處理，形成所述阻擋結(jié)構(gòu)；或者，對(duì)所述阻擋膜進(jìn)行刻蝕，形成所述阻擋結(jié)構(gòu)。30.如權(quán)利要求26所述的封裝方法，其特征在于，所述將半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方的步驟包括: 將所述半導(dǎo)體芯片放置在所述基板倒裝區(qū)上，且所述焊盤(pán)通過(guò)所述導(dǎo)電凸塊與所述電路布線(xiàn)層相連接； 對(duì)所述導(dǎo)電凸塊進(jìn)行焊接鍵合處理，使得所述焊盤(pán)通過(guò)導(dǎo)電凸塊與所述電路布線(xiàn)層電連接。31.如權(quán)利要求30所述的封裝方法，其特征在于，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述導(dǎo)電凸塊圍成指定區(qū)域，且所述阻擋結(jié)構(gòu)位于所述指定區(qū)域內(nèi)；或者，所述阻擋結(jié)構(gòu)位于所述指定區(qū)域外側(cè)，且阻擋結(jié)構(gòu)位于所述半導(dǎo)體芯片投影于基板的投影區(qū)域內(nèi)； 在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu)； 且在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。32.如權(quán)利要求31所述的封裝方法，其特征在于，在進(jìn)行所述焊接鍵合處理之前，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度大于或等于所述阻擋結(jié)構(gòu)的厚度;且在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度減小，使得所述阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。33.如權(quán)利要求30所述的封裝方法，其特征在于，所述阻擋結(jié)構(gòu)包括:第一阻擋結(jié)構(gòu)、位于第一阻擋結(jié)構(gòu)一側(cè)且緊挨所述第一阻擋結(jié)構(gòu)的第二阻擋結(jié)構(gòu);在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述第一阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，所述第二阻擋結(jié)構(gòu)位于所述投影區(qū)域內(nèi)； 在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu)； 且在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸。34.如權(quán)利要求33所述的封裝方法，其特征在于，在所述焊接鍵合處理過(guò)程中，所述基板與半導(dǎo)體芯片正面之間的導(dǎo)電凸塊的厚度減小，使得所述第二阻擋結(jié)構(gòu)頂部表面與所述半導(dǎo)體芯片正面相接觸，且所述第一阻擋結(jié)構(gòu)覆蓋半導(dǎo)體芯片部分側(cè)壁。35.如權(quán)利要求26或30所述的封裝方法，其特征在于，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，所述半導(dǎo)體芯片投影于基板的區(qū)域?yàn)橥队皡^(qū)域，所述阻擋結(jié)構(gòu)位于所述投影區(qū)域外側(cè)，且所述阻擋結(jié)構(gòu)頂部高于所述半導(dǎo)體芯片正面； 在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之前，形成所述阻擋結(jié)構(gòu)； 或者，在將所述半導(dǎo)體芯片倒裝在所述基板倒裝區(qū)上方之后，形成所述阻擋結(jié)構(gòu)。36.如權(quán)利要求26所述的封裝方法，其特征在于，所述封裝方法還包括，在所述基板上形成焊接凸起，所述焊接凸起與所述電路布線(xiàn)層電連接。37.如權(quán)利要求26所述的封裝方法，其特征在于，采用點(diǎn)膠工藝或者塑封工藝，形成所述密封層。
【文檔編號(hào)】H01L23/522GK105977225SQ201610516699
【公開(kāi)日】2016年9月28日
【申請(qǐng)日】2016年7月4日
【發(fā)明人】王之奇, 沈志杰, 耿志明, 張堅(jiān)
【申請(qǐng)人】蘇州晶方半導(dǎo)體科技股份有限公司