半導(dǎo)體裝置的制造方法
【專利摘要】通過在與第一IGBT單元組(12)的第一柵極(8)連接的第一柵極流道(14)和與第二IGBT單元組(13)的第二柵極(9)連接的第二柵極流道(15)之間連接電容器(18)，能夠使半導(dǎo)體裝置(100)的導(dǎo)通、關(guān)斷時的di/dt平緩。如此，能夠提供減小柵極驅(qū)動電力，從而能夠抑制導(dǎo)通、關(guān)斷時的電流、電壓的波動的半導(dǎo)體裝置。
【專利說明】
半導(dǎo)體裝置
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種半導(dǎo)體裝置。
【背景技術(shù)】
[0002]以往，在對旋轉(zhuǎn)馬達、伺服馬達的控制中不可或缺的變換器-逆變器等電力變換裝置中，搭載有功率二極管、絕緣柵雙極型晶體管(IGBT)等半導(dǎo)體裝置。
[0003]圖12是以往的形成為溝槽結(jié)構(gòu)的半導(dǎo)體裝置600的整體俯視圖。另外，圖13是表示沿圖12的XII1-XIII線切斷的主要部分的結(jié)構(gòu)的剖視圖。對于該半導(dǎo)體裝置600，例舉出了IGBT0
[0004]在圖12和圖13中，在配置于半導(dǎo)體基板83的P集電層61上配置有η緩沖層62，并在η緩沖層62上配置有η漂移層63。在η漂移層63的表面層配置有P阱層64。配置有貫通該P阱層64而到達η漂移層63的溝槽65。在溝槽65的內(nèi)壁隔著柵極絕緣膜67填充有多晶硅并配置有柵極68。在由溝槽65夾住的P阱層64的表面層選擇性地配置有η發(fā)射層70。
[0005]IGBT單元72a由P集電層61、11緩沖層62、11漂移層63、？阱層64、11發(fā)射層70以及配置在溝槽65內(nèi)的柵極68構(gòu)成。P集電層61連接到集電極84，n發(fā)射層70連接到發(fā)射極85。發(fā)射極85和柵極68利用層間絕緣膜82電絕緣。作為IGBT單元72a的集合體的IGBT單元組72被柵極流道(gate runner)74分割成四部分，并配置于活性區(qū)86。柵極流道74連接到柵極端子88。
[0006]圖14是圖12所示的半導(dǎo)體裝置600的內(nèi)部的等效電路圖。多個IGBT單元72a并聯(lián)，柵極流道74連接到柵極端子88，IGBT單元組72的集電極84連接到集電極端子89，IGBT單元組72的發(fā)射極85連接到發(fā)射極端子90。
[0007]若向柵極端子88輸入導(dǎo)通信號，則各IGBT單元72a同時導(dǎo)通。通過微細化使單元間隔變窄，并內(nèi)置有多個單元的高性能的IGBT(半導(dǎo)體裝置600)使電子的注入效率變大，能夠以相同的芯片尺寸(半導(dǎo)體基板83的尺寸)流通較大的集電極電流。因此，導(dǎo)通時和關(guān)斷時的di/dt變大。
[0008]若該di/dt變大，則IGBT的導(dǎo)通時和關(guān)斷時的電流、電壓產(chǎn)生波動。該電流電壓的波動產(chǎn)生輻射噪聲，除了導(dǎo)致IGBT自身的誤動作之外，還產(chǎn)生使鄰接的柵極驅(qū)動電路、電子設(shè)備誤動作的不良情況。
[0009]為了防止其波動，而具有設(shè)置多個獨立的柵極端子，并在柵極驅(qū)動電路具有移位寄存器，將柵極輸出信號依次延遲地輸入到柵極端子的方法(例如，下述專利文獻I)。由此，IGBT單元組依次延遲地進行導(dǎo)通或者關(guān)斷，di/dt變得平緩。
[0010]現(xiàn)有技術(shù)文獻
[0011]專利文獻
[0012]專利文獻1:日本特開平8-32064號公報
【發(fā)明內(nèi)容】
[0013]技術(shù)問題
[0014]然而，在上述的專利文獻I中記載的方法中，存在需要移位寄存器電路、驅(qū)動電路變得復(fù)雜的問題。
[0015]為了消除上述現(xiàn)有技術(shù)的問題，因而本發(fā)明的目的在于提供一種利用簡單的方法使導(dǎo)通時和關(guān)斷時的di/dt平緩，并減少柵極驅(qū)動電力，從而能夠抑制導(dǎo)通、關(guān)斷時的電流、電壓的波動的半導(dǎo)體裝置。
[0016]技術(shù)方案
[0017]為了解決上述的課題，實現(xiàn)本發(fā)明的目的，因而本發(fā)明的半導(dǎo)體裝置具備:半導(dǎo)體基板、設(shè)置于上述半導(dǎo)體基板的具有MOS型開關(guān)元件的活性區(qū)、以包圍上述活性區(qū)的方式設(shè)置的耐壓結(jié)構(gòu)區(qū)、以及設(shè)置在上述活性區(qū)與上述耐壓結(jié)構(gòu)區(qū)之間或上述活性區(qū)之間的柵極流道，上述活性區(qū)具有上述MOS型開關(guān)元件的柵極直接連接到上述柵極流道的第一單元組和上述MOS型開關(guān)元件的柵極經(jīng)由di/dt緩和元件連接到上述柵極流道的第二單元組。
[0018]另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在上述的發(fā)明中，上述di/dt緩和元件為電容器、電容器和與上述電容器并聯(lián)的電阻、反向并聯(lián)的二極管中的任一種。
[0019]另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在上述的發(fā)明中，上述MOS型開關(guān)元件為絕緣柵雙極型晶體管(IGBT)。
[0020]另外，本發(fā)明的半導(dǎo)體裝置是如下的構(gòu)成，在上述的發(fā)明中，上述電容器具備:配置于上述半導(dǎo)體基板的溝槽、被覆上述溝槽的內(nèi)壁的絕緣膜、由在上述溝槽內(nèi)隔著絕緣膜配置在兩側(cè)的多晶硅形成的電極、以及被上述電極所夾而配置的電介質(zhì)。
[0021]另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在上述的發(fā)明中，上述電容器以上述第一單元組的柵極布線和上述第二單元組的柵極布線為電極，并且由夾在兩者之間的電介質(zhì)構(gòu)成。
[0022]另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在上述的發(fā)明中，上述二極管由多晶硅形成。
[0023]發(fā)明效果
[0024]根據(jù)本發(fā)明，使導(dǎo)通時和關(guān)斷時的di/dt平緩，從而能夠抑制導(dǎo)通、關(guān)斷時的電流、電壓的波動，另外，能夠減少柵極驅(qū)動電力。
【附圖說明】
[0025]圖1A是本發(fā)明的實施方式I的半導(dǎo)體裝置100的整體俯視圖。
[0026]圖1B是圖1A的a部的放大俯視圖。
[0027]圖2A是表示沿圖1B的IIA-1IA切斷的主要部分的結(jié)構(gòu)的剖視圖。
[0028]圖2B是表示沿圖1B的IIB-1IB切斷的主要部分的結(jié)構(gòu)的剖視圖。
[0029]圖3是表示沿圖1B的II1-1II線切斷的主要部分的結(jié)構(gòu)的剖視圖。
[0030]圖4是半導(dǎo)體裝置100的等效電路圖。
[0031]圖5A是柵極電壓波形圖。
[0032]圖5B是柵極端子28、電容器18以及寄生柵極-發(fā)射極間電容31的連接圖。
[0033]圖5C是表示第一 IGBT單元組12、第二 IGBT單元組13以及IGBT(半導(dǎo)體裝置100)的導(dǎo)通時的di/dt的說明圖。
[0034]圖6是本發(fā)明的實施方式2的半導(dǎo)體裝置200的整體俯視圖。
[0035]圖7是表示本發(fā)明的實施方式3的半導(dǎo)體裝置300的主要部分的結(jié)構(gòu)的剖視圖。
[0036]圖8是表示本發(fā)明的實施方式4的半導(dǎo)體裝置400的主要部分的結(jié)構(gòu)的剖視圖。
[0037]圖9A是本發(fā)明的實施方式5的半導(dǎo)體裝置500的整體俯視圖。
[0038]圖9B是圖9A的a部的放大俯視圖。
[0039]圖10是表示沿圖9B的X-X切斷的主要部分的結(jié)構(gòu)的剖視圖。
[0040]圖11是半導(dǎo)體裝置500的等效電路圖。
[0041]圖12是以往的形成為溝槽結(jié)構(gòu)的半導(dǎo)體裝置600的整體俯視圖。
[0042]圖13是表示沿圖12的XII1-XIII線切斷的主要部分的結(jié)構(gòu)的剖視圖。圖14是半導(dǎo)體裝置600的內(nèi)部的等效電路圖。
[0043]符號說明
[0044]1: P集電層
[0045]2: η緩沖層
[0046]3: η漂移層
[0047]4: P阱層
[0048]5、6、16、33:溝槽
[0049]7:柵極絕緣膜
[0050]8:第一柵極
[0051]9:第二柵極
[0052]10:第一 η發(fā)射層
[0053]11:第二 η發(fā)射層
[0054]12、34:第一 IGBT 單元組
[0055]13、35:第二 IGBT 單元組
[0056]14、36:第一柵極流道
[0057]15、37:第二柵極流道
[0058]17:絕緣膜
[0059]18:電容器
[0060]19:第一電極
[0061]20:第二電極
[0062]21:電介質(zhì)
[0063]22:層間絕緣膜
[0064]23:半導(dǎo)體基板
[0065]24:集電極
[0066]25:發(fā)射極
[0067]26、32:活性區(qū)
[0068]27:溝槽組
[0069]28:柵極端子
[0070]29:集電極端子
[0071]30:發(fā)射極端子
[0072]31:寄生柵極-發(fā)射極電容
[0073]31a:總計的寄生柵極-發(fā)射極電容
[0074]38:電阻
[0075]39: 二極管
【具體實施方式】
[0076]以下，對于本發(fā)明的半導(dǎo)體裝置的優(yōu)選實施方式，參照本說明書和附圖進行詳細的說明。在本說明書和附圖中，在前綴有η或P的層和區(qū)域中，分別表示電子或者空穴為多數(shù)載流子。應(yīng)予說明，在以下的實施方式的說明和附圖中，對相同的構(gòu)成標記相同的符號，并省略重復(fù)的說明。另外，在實施方式中說明的附圖為了易于觀察或易于理解，而沒有以正確的尺寸、比例進行繪制。并且，本發(fā)明只要不超出其主旨，就不限于以下說明的實施方式的記載。
[0077](實施方式I)
[0078]圖1?圖3是本發(fā)明的實施方式I的半導(dǎo)體裝置的構(gòu)成圖。圖1A是半導(dǎo)體裝置的整體俯視圖。圖1B是圖1A的a部放大圖。圖2Α是表示沿圖1B的IIA-1IA切斷的主要部分的結(jié)構(gòu)的剖視圖。圖2B是表示沿圖1B的IIB-1IB線切斷的主要部分的結(jié)構(gòu)的剖視圖。圖3是表示沿圖1B的II1-1II線切斷的主要部分的結(jié)構(gòu)的剖視圖。
[0079]在圖1A和圖1B中，在半導(dǎo)體基板23的外周設(shè)置有未圖示的耐壓結(jié)構(gòu)區(qū)，在其內(nèi)側(cè)配置有第一柵極流道14。活性區(qū)26被第一柵極流道14分割為例如四個部分而配置。在被分割而成的各活性區(qū)26配置有具有長條紋狀的四根第一溝槽5的第一 IGBT單元組12和具有短條紋狀的四根第二溝槽6的第二IGBT單元組13。在實施方式I中，第一溝槽5、第二溝槽6的根數(shù)為四根，但不限于此。
[0080]如圖1B所示，第一IGBT單元組12的第一柵極8連接到第一柵極流道14，第二 IGBT單元組13的第二柵極9連接到第二柵極流道15。第一柵極流道14、第二柵極流道15分別連接到作為di/dt緩和元件的電容器18的作為多晶硅電極的第一電極19、第二電極20。第一柵極流道14和第二柵極流道15為柵極布線，例如由鋁等金屬形成。
[0081]第一溝槽5、第二溝槽6分別集合而形成溝槽組27。溝槽組27被配置在四個位置，各個溝槽組27被第一柵極流道14包圍。第一柵極流道14連接到第一 IGBT單元組12的第一柵極8，并且連接到一個柵極端子28。第二柵極流道15連接到第二 IGBT單元組13的第二柵極9。
[0082]如后所述，由配置于一個溝槽5的柵極8、配置在該溝槽的兩側(cè)的η發(fā)射層10、以及配置在它們的正下方的η漂移層3、η緩沖層2和P集電層I構(gòu)成一個IGBT單元。這樣的一個IGBT單元集合而成為第一 IGBT單元組12。同樣地，由配置于一個溝槽6的柵極9、配置于該溝槽的兩側(cè)的η發(fā)射層11、以及配置在它們的正下方的η漂移層3、η緩沖層2和P集電層I構(gòu)成一個IGBT單元。這樣的一個IGBT單元集合而成為第二 IGBT單元組13。
[0083]通過在第一柵極流道14與第二柵極流道15之間連接電容器18，從而輸入到柵極端子28的柵極輸入電壓Vin作為降低的柵極電壓而傳遞到第二 IGBT單元組13的第二柵極9。因此，第二IGBT單元組13的di/dt變小，其結(jié)果，IGBT(半導(dǎo)體裝置100)的導(dǎo)通、關(guān)斷時的di/dt變得平緩。通過使di/dt變得平緩，能夠防止在IGBT的集電極-發(fā)射極電壓和集電極電流上產(chǎn)生的波動。
[0084]圖2A中，在P集電層I上配置有η緩沖層2，在η緩沖層2上配置有η漂移層3。在η漂移層3的表面層配置有P阱層4。配置有貫通該P阱層4而到達η漂移層3的長的第一溝槽5和短的第二溝槽6。在第一溝槽5、第二溝槽6的內(nèi)壁隔著柵極絕緣膜7填充有多晶硅且配置有第一柵極8、第二柵極9。在由第一溝槽5或者第二溝槽6夾住的p阱層4的表面層配置有第一 η發(fā)射層10或第二 η發(fā)射層11。
[0085]第一IGBT單元組12由P集電層1、η緩沖層2、η漂移層3、ρ阱層4、第一η發(fā)射層10以及配置于第一溝槽5的第一柵極8構(gòu)成。另外，第二 IGBT單元組13由P集電層1、η緩沖層2、η漂移層3、ρ阱層4、第二 η發(fā)射層11以及配置在第二溝槽6內(nèi)的第二柵極9構(gòu)成。這些第一 IGBT單元組12和第二 IGBT單元組13配置于被第一柵極流道14包圍的活性區(qū)26。
[0086]P集電層I連接到集電極24，第一發(fā)射層10、第二發(fā)射層11連接到發(fā)射極25。發(fā)射極25和第一柵極8、第二柵極9利用層間絕緣膜22電絕緣。
[0087]圖2Β中，在第一溝槽5的兩側(cè)配置有第一η發(fā)射層10，在第二溝槽6的兩側(cè)沒有配置第二η發(fā)射層U。另外，在連接到第一柵極8的第一柵極流道14的內(nèi)側(cè)配置有連接到第二柵極9的第二柵極流道15。第一柵極流道14和第二柵極流道15通過層間絕緣膜22與P阱層4電絕緣。
[0088]另外，第一柵極流道14和第一柵極8、以及第二柵極流道15和第二柵極9通過設(shè)置于層間絕緣膜22的接觸孔而電連接。
[0089]圖3中，配置有貫通P阱層4而到達η漂移層3的第三溝槽16，所述P阱層4配置在包含第一柵極流道14和第二柵極流道15的端部附近且被第一柵極流道14和第二柵極流道15的端部夾住的位置的下方，并且在該第三溝槽16的內(nèi)壁配置有絕緣膜17。這里，使第三溝槽16的深度與第一溝槽5、第二溝槽6的深度相同，但也可以在P阱層4內(nèi)形成淺的第三溝槽16。
[0090]在該第三溝槽16內(nèi)隔著絕緣膜17配置電容器18。電容器18由第一電極19、第二電極20以及夾于第一電極19、第二電極20之間的電介質(zhì)21構(gòu)成。作為電介質(zhì)21，例如有樹脂、絕緣體等。在圖1A中在一個第二 IGBT單元組13中配置有兩個該電容器18。在第二柵極流道15不被分割為兩部分而連接成一個時，該電容器18可以為一個。
[0091]第一電極19電連接到第一柵極流道14的端部，第二電極20電連接到第二柵極流道15的端部。該第一電極19、第二電極20例如由與第一柵極8、第二柵極9相同的多晶硅形成。另外，絕緣膜17例如由與柵極絕緣膜7相同的氧化膜形成。通過如此的構(gòu)成，能夠?qū)㈦娙萜?8形成在半導(dǎo)體基板23內(nèi)。
[0092]圖4是圖1?圖3所示的半導(dǎo)體裝置100的等效電路圖。圖4中，電容器18為一個。另夕卜，在構(gòu)成第一 IGBT單元組12的IGBT單元的第一柵極8和第一 η發(fā)射層10之間形成的寄生柵極-發(fā)射極電容31、在構(gòu)成第二 IGBT單元組13的IGBT單元的第一柵極9和第一 η發(fā)射層10之間形成的寄生柵極-發(fā)射極電容31是相同的，均以虛線表示。
[0093]柵極端子28連接到第一柵極流道14，第一柵極流道14連接到第一IGBT單元組12的第一柵極8。第二柵極流道15連接到第二 IGBT單元組13的第二柵極9。在第一柵極流道14與第二柵極流道15之間連接有電容器18。集電極24電連接到集電極端子29。發(fā)射極25連接到發(fā)射極端子30。
[0094]圖5Α?圖5C是對半導(dǎo)體裝置100的動作進行說明的圖。圖5Α是柵極電壓波形圖。圖5Β是柵極端子28、電容器18以及寄生柵極-發(fā)射極間電容31的連接圖。圖5C是表示第一IGBT單元組12、第二 IGBT單元組13以及IGBT(半導(dǎo)體裝置100)的導(dǎo)通時的di/dt的說明圖。
[0095]從柵極端子28輸入的柵極輸入電壓Vin經(jīng)由第一柵極流道14而作為第一柵極電壓Vgl輸入到第一 IGBT單元組12的第一柵極8。該柵極輸入電壓Vin在電容器18與第二 IGBT單元組13的寄生柵極-發(fā)射極電容31(圖5B中以總計的寄生柵極-發(fā)射極電容31a表示)之間被分壓，并經(jīng)由第二柵極流道15而作為第二柵極電壓Vg2輸入到第二柵極9。柵極輸入電壓Vin上升快但第一柵極電壓Vgl、第二柵極電壓Vg2稍微變得平緩是因為布線電阻32。
[0096]通過使該被分壓的低的第二柵極電壓Vg2輸入到第二IGBT單元組13的第二柵極9，從而使第二IGBT單元組13的導(dǎo)通、關(guān)斷時的di/dt與第一IGBT單元組12的di/dt相比變得平緩。其結(jié)果，能夠使將第一 IGBT單元組12和第二 IGBT單元組13合在一起的IGBT(半導(dǎo)體裝置100)的導(dǎo)通時的di/dt平緩。
[0097]但是，會產(chǎn)生第二柵極電壓Vg2的到達柵極電壓Vg2o變得比第一柵極電壓Vgl的到達柵極電壓Vglo低，第二 IGBT單元組13的驅(qū)動困難的情況。為了防止該情況，優(yōu)選使電容器18比第二 IGBT單元組13的寄生柵極-發(fā)射極電容31大，并使第二 IGBT單元組13的第二柵極電壓Vg2的到達電壓Vg2o比輸入到第一 IGBT單元組12的第一柵極電壓Vgl的到達電壓Vglo的一半大。
[0098]越將電容器18的電容增大，輸入到第二 IGBT單元組13的第二柵極電壓Vg2的到達電壓Vg2o變得越高。然而，由于導(dǎo)通、關(guān)斷時的di/dt變陡，所以優(yōu)選第二柵極電壓Vg2的到達電壓Vg2o為第一柵極電壓Vgl的到達電壓Vglo的90%以下。若使第二IGBT單元組13的總計的寄生柵極-發(fā)射極電容3 Ia為nF數(shù)量級，則作為電容器18的電容，可以為數(shù)1nF?數(shù)10nF的程度。
[0099]為了使IGBT單元依次延遲地進行導(dǎo)通、關(guān)斷從而使di/dt平緩，具有如下的方法，即在IGBT單元組的柵極多晶硅布線串聯(lián)地插入柵極電阻Rg，以與存在于IGBT單元組的柵極-發(fā)射極之間的各寄生柵極-發(fā)射極電容Cg組合，調(diào)整各柵極電阻Rg，從而依次增大CR時間常數(shù)，但在該方法中，由于需要針對各IGBT單元組設(shè)置柵極電阻，所以構(gòu)成變得復(fù)雜，進一步地存在在柵極電阻上產(chǎn)生損耗，柵極驅(qū)動電力變大的問題。
[0100]這樣，根據(jù)實施方式I，與這樣的依次增大CR時間常數(shù)的方法或使用上述的移位寄存器的方法相比，能夠以更簡單的構(gòu)成使IGBT(半導(dǎo)體裝置100)的di/dt平緩。并且，由于不產(chǎn)生因該電容器18所導(dǎo)致的消耗電力，所以與依次增大CR時間常數(shù)的方法相比，能夠減少柵極驅(qū)動電力。
[0101]應(yīng)予說明，作為上述的半導(dǎo)體裝置100而例舉了IGBT，但也可以是M0SFET(M0S柵型場效應(yīng)晶體管)等。另外，作為半導(dǎo)體裝置100的材料，除了硅之外，也可以是例如寬禁帶材料，例如S i C (碳化硅)、GaN (氮化鎵)等。
[0102]另外，在實施方式I中，以第一IGBT單元組12、第二IGBT單元組13的兩級的IGBT單元組進行了說明，但也可以進一步增加級數(shù)。
[0103]另外，在實施方式I中，對于IGBT單元以溝槽柵型進行了說明，但也可以是平面柵型。
[0104](實施方式2)
[0105]圖6是本發(fā)明的實施方式2的半導(dǎo)體裝置200的整體俯視圖。與實施方式I所示的圖1?圖3的半導(dǎo)體裝置100的不同點在于，配置了形成于活性區(qū)32的相同長度的條紋的溝槽33。另外，不同點為設(shè)置成了以第一柵極流道36包圍兩個第一IGBT單元組34，以第二柵極流道37包圍兩個第二 IGBT單元組35的構(gòu)成。
[0106]在第一柵極流道36與第二柵極流道37之間連接圖1中設(shè)置的作為di/dt緩和元件的電容器18。除此以外的構(gòu)成與實施方式I相同。
[0107]根據(jù)實施方式2，與實施方式I所示的半導(dǎo)體裝置100同樣地，能夠以更簡單的構(gòu)成使IGBT(半導(dǎo)體裝置200)的di/dt平緩。
[0108](實施方式3)
[0109]圖7是表示本發(fā)明的實施方式3的半導(dǎo)體裝置300的主要部分的結(jié)構(gòu)的剖視圖。該剖視圖是相當于實施方式I中的圖3的剖視圖。與實施方式I的半導(dǎo)體裝置100的不同點在于，將電容器18隔著層間絕緣膜22配置在半導(dǎo)體基板23上。即，如圖7所示，不同點在于利用第一柵極流道14與第二柵極流道15夾著電介質(zhì)21而形成電容器18。除此以外的構(gòu)成與實施方式I或?qū)嵤┓绞?相同。
[0110]這樣，根據(jù)實施方式3，與實施方式I所示的半導(dǎo)體裝置100同樣地，能夠以更簡單的構(gòu)成使IGBT(半導(dǎo)體裝置300)的di/dt平緩。
[0111]當然，也可以以圖7的構(gòu)成來形成圖6的構(gòu)成中的電容器。即，在實施方式2的半導(dǎo)體裝置200中，也可應(yīng)用實施方式3中的電容器18的構(gòu)成。
[0112](實施方式4)
[0113]圖8是表示本發(fā)明的實施方式4的半導(dǎo)體裝置400的主要部分的結(jié)構(gòu)的剖視圖。該剖視圖是相當于實施方式I中的圖3的剖視圖。與實施方式I的半導(dǎo)體裝置100的不同點在于，在電容器18上配置電阻38且彼此并聯(lián)而構(gòu)成di/dt緩和元件。
[0114]在僅插入電容器18的方法中第二柵極電壓Vg2的到達電壓Vg2o變得比第一柵極電壓Vgl的到達電壓Vglo低。因此，通過連接電阻38，能夠使第二柵極電壓Vg2的到達電壓Vg2o與第一柵極電壓Vgl的到達電壓Vglo相同。除此以外的構(gòu)成與實施方式I相同。
[0115]由此，所有IGBT單元組的動作進一步穩(wěn)定化，能夠確保IGBT(半導(dǎo)體裝置400)的進一步的穩(wěn)定動作。作為電阻38的值，若設(shè)定為例如數(shù)k Ω?數(shù)100 Ω的程度，則能夠延遲第二柵極電壓Vg2成為到達電壓vg2o的時間，從而使di/dt平緩。
[0116]可以如下設(shè)定電阻38的值Ro，S卩，使由該電阻38的值Ro和第二IGBT單元組13的寄生柵極-發(fā)射極電容31的合計值Co構(gòu)成的時間常數(shù)T = Ro XCo處于成為IGBT的集電極電流的上升或者下降的di/dt的時間區(qū)域中。
[0117]這樣，根據(jù)實施方式4，與實施方式I所示的半導(dǎo)體裝置100同樣地，能夠以更簡單的構(gòu)成使IGBT(半導(dǎo)體裝置400)的di/dt平緩。
[0118]當然，也可以以圖8的構(gòu)成來形成圖6的構(gòu)成中的電容器。即，在實施方式2的半導(dǎo)體裝置200中，也可以應(yīng)用實施方式4中的電容器18和電阻38的構(gòu)成。
[0119](實施方式5)
[0120]圖9和圖10是本發(fā)明的實施方式5的半導(dǎo)體裝置500的構(gòu)成圖。圖9A是整體俯視圖。圖9B是圖9A的a部放大圖。圖1O是表示沿圖9B的X-X切斷的主要部分的結(jié)構(gòu)的剖視圖。圖11是圖9和圖10所示的半導(dǎo)體裝置500的等效電路圖。
[0121]與實施方式I中的圖1?圖3的半導(dǎo)體裝置100的不同點在于，代替電容器18而連接有反向并聯(lián)的二極管39。該反向并聯(lián)的二極管39成為di/dt緩和元件。通過在第一柵極流道14與第二柵極流道15之間連接反向并聯(lián)的二極管39，能夠使柵極輸入電壓Vin延遲地傳遞到第二柵極流道15，使第二 IGBT單元組15的導(dǎo)通開始時間延遲數(shù)ns?數(shù)十ns的程度。
[0122]其結(jié)果，能夠使IGBT(半導(dǎo)體裝置500)的di/dt平緩。將二極管39反向并聯(lián)是為了使導(dǎo)通時的di/dt和關(guān)斷時的di/dt同時平緩。該二極管39可以通過在例如多晶硅中擴散p型雜質(zhì)和η型雜質(zhì)來制作。
[0123]另外，通過串聯(lián)地連接多個該二極管39能夠進一步增大延遲時間。換句話說，能夠通過二極管39的串聯(lián)數(shù)量來進行延遲時間的調(diào)整。
[0124]通常，為了使二極管39變成導(dǎo)通狀態(tài)，需要在ρη結(jié)蓄積一定量的載流子，其蓄積時間成為延遲時間。因此，延遲時間能夠通過二極管39的ρη結(jié)的面積進行控制。在該實施方式5中，利用二極管39的正向的結(jié)電容，使第二 IGBT單元組13的柵極電壓Vg2的上升時間延遲。
[0125]這樣，根據(jù)實施方式5，與實施方式I所示的半導(dǎo)體裝置100同樣地，能夠以更簡單的構(gòu)成使IGBT(半導(dǎo)體裝置500)的di/dt平緩。
[0126]根據(jù)本發(fā)明，能夠提供一種以更簡單的方法使導(dǎo)通時和關(guān)斷時的di/dt平緩，并減少柵極驅(qū)動電力從而能夠抑制導(dǎo)通、關(guān)斷時的電流、電壓的波動的半導(dǎo)體裝置。
[0127]以上，在本發(fā)明中，以IGBT為例進行了說明，但并不限于此，也可以應(yīng)用于二極管等。
[0128]產(chǎn)業(yè)上的可利用性
[0129]以上，本發(fā)明的半導(dǎo)體裝置對變換器、逆變器等電力變換裝置等中使用的功率半導(dǎo)體裝置有用。
【主權(quán)項】
1.一種半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體裝置具備:半導(dǎo)體基板、設(shè)置于所述半導(dǎo)體基板的具有MOS型開關(guān)元件的活性區(qū)、以包圍所述活性區(qū)的方式設(shè)置的耐壓結(jié)構(gòu)區(qū)、以及設(shè)置在所述活性區(qū)與所述耐壓結(jié)構(gòu)區(qū)之間或所述活性區(qū)之間的柵極流道， 所述活性區(qū)具有所述MOS型開關(guān)元件的柵極直接連接到所述柵極流道的第一單元組和所述MOS型開關(guān)元件的柵極經(jīng)由di/dt緩和元件連接到所述柵極流道的第二單元組。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述di/dt緩和元件為電容器。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述di/dt緩和元件為電容器和與所述電容器并聯(lián)的電阻。4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征在于， 所述電容器具備:配置于所述半導(dǎo)體基板的溝槽、被覆所述溝槽的內(nèi)壁的絕緣膜、在所述溝槽內(nèi)隔著絕緣膜配置在兩側(cè)的由多晶硅形成的電極、以及以夾在所述電極之間的方式配置的電介質(zhì)。5.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征在于， 所述電容器以所述第一單元組的柵極布線和所述第二單元組的柵極布線為電極，并且由夾在兩者之間的電介質(zhì)構(gòu)成。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述di/dt緩和元件為反向并聯(lián)的二極管。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述二極管由多晶硅形成。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述MOS型開關(guān)元件為絕緣柵雙極型晶體管。
【文檔編號】H01L29/868GK105874602SQ201580003528
【公開日】2016年8月17日
【申請日】2015年6月8日
【發(fā)明人】佐藤茂樹
【申請人】富士電機株式會社