包括空溝槽結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于制造包括空溝槽結(jié)構(gòu)的半導(dǎo)體器件的方法和使用所述方法獲得的半導(dǎo)體器件。
【背景技術(shù)】
[0002]在目前的上下文中，術(shù)語“空溝槽”指的是溝槽(或一些其他任何形狀的腔)未被填充的事實，與在溝槽自身內(nèi)部存在的壓強的情況無關(guān)。
[0003]在半導(dǎo)體器件中，有時候需要提供空溝槽。例如，正在研究其中存在在頂部由通過金屬層(例如鋁)封閉的非常深的溝槽的空溝道晶體管器件(也被稱作“微型真空管”或“真空微電子器件”-VMD)，該空溝道晶體管器件作為離子發(fā)射器元件操作。
[0004]空溝槽微電子器件的實施例的示例及其制造方法例如描述在以本申請人的名義在2013年5月31日提交的意大利專利申請MI2013A000897中，如在下文中所描述的。
[0005]參考圖1，空溝槽器件I包括諸如硅的重摻雜的半導(dǎo)體材料的襯底2、在襯底I上方延伸的層4-6的堆疊3、貫穿堆疊3的厚度延伸直到襯底I的溝槽或孔10以及在堆疊3上方延伸并且在頂部封閉溝槽10的陰極金屬區(qū)域11。在本文中，溝槽10處于負壓強的情況下，并且因此被定義為“真空孔”。
[0006]這里，層的堆疊3包括在襯底2上的第一絕緣層4、由例如多晶硅組成的半導(dǎo)體層5和在半導(dǎo)體層5上的第二絕緣層6。
[0007]接觸結(jié)構(gòu)12在陰極金屬區(qū)域11上方形成，并且陽極金屬層13在襯底2下方延伸。
[0008]氮化硅的鈍化層15涂覆溝槽10的側(cè)壁。
[0009]器件I如下獲得:層4-6依次沉積在襯底2上；然后，使用抗蝕劑掩膜，在不同的裝置中并且使用合適的刻蝕溶劑依次化學(xué)刻蝕層4-6。接下來，以高保形的方式沉積鈍化層15，并且然后從溝槽10的底部并且從第二絕緣層6上方的溝槽10的外部部分去除鈍化層15。然后，在頂部封閉溝槽10并且形成陰極金屬區(qū)域11的例如由鋁組成的金屬層以非保形的方式沉積并且光刻成形。
[0010]在器件的實際制造中，已經(jīng)注意到金屬層的沉積中的困難是形成陰極區(qū)域11。實際上，即便使用非保形材料和沉積技術(shù)，并不總是可以保證金屬不大量地穿透到溝槽10中。另一方面，考慮到在溝槽10中的任何可能的金屬跡線可以造成不能輕易地與陰極金屬區(qū)域的發(fā)射區(qū)分的漏電，確定器件的不總正確的操作，因此溝槽內(nèi)的金屬粒子的存在是不利的。

【發(fā)明內(nèi)容】

[0011]因此，期望金屬層(包括陰極區(qū)域)只在溝槽上方延伸并且不穿透其中。
[0012]考慮到不存在停止結(jié)構(gòu)，也考慮到在某些應(yīng)用中存在負壓強的情況，也和其他空溝槽半導(dǎo)體產(chǎn)品一樣，滿足該要求并不簡單。
[0013]因此，本發(fā)明的目標是提供將克服現(xiàn)有技術(shù)的缺點的方法和器件。
[0014]根據(jù)本發(fā)明，提供了一種用于制造微電子半導(dǎo)體器件的方法，包括:在本體中形成溝槽，所述溝槽具有側(cè)壁和口 ；以及在所述本體上方沉積金屬層，所述金屬層封閉所述溝槽的所述口，其中形成溝槽包括執(zhí)行對所述本體的選擇性刻蝕，由此在所述溝槽的所述口附近形成限制元件的情況下，形成反應(yīng)副產(chǎn)物并且使得所述反應(yīng)副產(chǎn)物在所述溝槽的壁上沉積。
[0015]根據(jù)本發(fā)明，提供了一種微電子半導(dǎo)體器件，包括:本體；溝槽，在所述本體中延伸，所述溝槽具有側(cè)壁和口 ；限制元件，在所述溝槽的所述口附近延伸，所述限制元件由刻蝕反應(yīng)副產(chǎn)物形成；以及金屬層，在所述本體上方，所述金屬層封閉所述溝槽的所述口而不穿透到所述溝槽中。
[0016]在實踐中，為了防止金屬材料穿透到溝槽中，在其刻蝕的至少一部分期間，聚合類型的反應(yīng)的產(chǎn)物如所沉積的那樣留在溝槽的壁上，而不是隨著后續(xù)的抗蝕劑去除工藝而去除。以這種方式，在這些上形成鈍化層，在溝槽的口附近該鈍化層形成限制口本身的區(qū)域的某種收窄。通過適當(dāng)?shù)卣{(diào)節(jié)刻蝕條件，所述收窄形成“領(lǐng)”元件，該領(lǐng)元件防止例如鋁的金屬材料在后續(xù)的陰極層的沉積步驟中穿透到溝槽中。此外，領(lǐng)形成了某種“模具”，該模具造成尖狀的陰極區(qū)域，優(yōu)化了完成的器件。
【附圖說明】
[0017]為了更好地理解本發(fā)明，現(xiàn)在參考附圖，僅通過非限制性的示例來描述其優(yōu)選實施例，其中:
[0018]-圖1是真空微電子器件(VMD)的橫截面；
[0019]-圖2-圖6示出了根據(jù)本方法的一個實施例的、在真空微電子器件的制造的連續(xù)步驟中穿過半導(dǎo)體材料的晶圓的橫截面；以及
[0020]-圖7是穿過本微電子器件的實施例的橫截面圖。
【具體實施方式】
[0021]用于制造上文中的器件的本方法的實施例參考著圖2-圖7在下文中描述。
[0022]特別地，所描述的方法涉及諸如二極管、三極管、四極管、五極管或一些具有類似基本結(jié)構(gòu)的其他器件的空溝槽微電子半導(dǎo)體器件的制造。
[0023]初始地(圖2)，在諸如單晶硅的重摻雜半導(dǎo)體材料的襯底31上形成層的堆疊32。由襯底31和堆疊32組成的整體形成本體30，例如晶圓。
[0024]襯底31通常是N型的，例如摻雜有磷，并且具有近似4m Ω.cm的電阻率。
[0025]在這里堆疊32包括第一絕緣層33、導(dǎo)電層34和第二絕緣層35。
[0026]例如，第一絕緣層33由通過化學(xué)氣相沉積(CVD)形成的具有例如近似I μ m的厚度的正硅酸乙酯(TEOS)組成。
[0027]導(dǎo)電層34例如由摻雜有磷的N型的并且具有近似0.5 μπι的厚度的、諸如多晶硅的半導(dǎo)體材料組成。導(dǎo)電層34例如經(jīng)由低溫化學(xué)氣相沉積(LTCVD)來沉積，并且可以具有1mQ ^cm和ΙΟΟι?Ω ^cm之間的電阻率。導(dǎo)電層34 —般在它被沉積之后以未不出的方式被限定，用于形成控制柵格。
[0028]第二絕緣層35例如由也經(jīng)由CVD沉積的TEOS組成，并且可以具有近似0.5 μπι的厚度，使得堆疊32具有近似2 μπι的總體厚度。
[0029]接下來(圖3)，在堆疊32上放置近似0.5 μπι的厚度的掩膜層36。例如，掩膜層36由AlSiCu組成。
[0030]然后(圖4)，掩膜層36光刻成形，用于形成金屬材料的硬掩膜40，硬掩膜40具有與所要獲取的溝槽所期望的那些對應(yīng)的形狀和寬度的開口 38。例如，溝槽41可以有具有近似0.6 μπι的寬度的圓形形狀。
[0031]然后，使用硬掩膜40，來執(zhí)行溝槽刻蝕，其中選擇性地去除堆疊32。特別地，執(zhí)行一般用于氧化物的干法刻蝕的類型的反應(yīng)離子刻蝕(RIE)。特別地，在這里，溝槽刻蝕使用富CF4的并且對硅具有低選擇性的刻蝕化學(xué)物質(zhì)，這對堆疊32的所有層33-35相同。根據(jù)一個實施例，初始執(zhí)行第二絕緣層35和導(dǎo)電層34的刻蝕，然后使用噴霧裝備在胺溶劑中執(zhí)行清洗處理，并且最后使用與之前相同的刻蝕溶液和相同的機器來執(zhí)行第一絕緣層33的刻蝕。
[0032]例如，對于刻蝕，可以在低壓(例如，包括在10 2Torr和ITorr之間，特別是近似
0.2Torr)下，在施加10高斯的磁場的情況下并且使用CF4、Ar、(:冊3和O 2的氣體，使用應(yīng)用材料公司(Applied Materials, Inc.)制造的機器MXP+。根據(jù)本方法的實施例，對于刻蝕步驟，使用大于，例如三倍于01匕的流量的流量。特別地，CF4的流量可以包括在40SCCm和50sccm之間，并且CHF3的流量可以包括在1sccm和20sccm之間。眾所周知，在等離子體刻蝕反應(yīng)期間，產(chǎn)生具有C和F基的聚合副產(chǎn)物，其中的大部分一般通過壓強和刻蝕氣體流量的適當(dāng)選擇從限定的結(jié)構(gòu)中排出和去除。
[0033]相反地，在所描述的方法中，參數(shù)被研究，使得在排出過程期間所述副產(chǎn)物以特定的圖案沉積在剛剛限定的結(jié)構(gòu)的壁上。實際上，利用所指出的流量值，該殘留隨著溝槽41的形成