疊層電感器及其制造方法以及疊層封裝組件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種疊層電感器及其制造方法以及疊層封裝組件。
【背景技術(shù)】
[0002]電感器根據(jù)結(jié)構(gòu)來(lái)分類(lèi)可以分為繞線(xiàn)式電器、薄膜式電感器、疊層式電器等。其中，疊層式電感器由于具有小型化和輕薄化，并且具有較小的直流電阻而廣泛的應(yīng)用于需要高電流的小型電路中。
[0003]圖1為現(xiàn)有技術(shù)的一種疊層電感器001的剖面結(jié)構(gòu)是示意圖，其主要包括疊層主體
01、第一外電極02以及第二外電極03。其中，疊層主體01中包括多個(gè)堆疊的陶瓷片材011，每一個(gè)陶瓷片材011上設(shè)置有導(dǎo)電圖案012，多個(gè)導(dǎo)電圖案012通過(guò)位于陶瓷片材011中的導(dǎo)電通道(未畫(huà)出)彼此電連接形成一個(gè)螺旋狀的線(xiàn)圈，該線(xiàn)圈的頭端0121裸露在疊層主體01第一側(cè)面上，尾端0122裸露在疊層主體01的第二側(cè)面上。其中第一側(cè)面與第二側(cè)面為疊層主體01長(zhǎng)度方向上的兩個(gè)相對(duì)的側(cè)面。第一外電極02主要形成于第一側(cè)面上以與頭端0121電連接，第二外電極03主要形成于第二側(cè)面上以與尾端電連接。圖2為包括圖1所示的疊層電感器001的封裝組件的結(jié)構(gòu)示意圖，芯片002通過(guò)導(dǎo)電凸塊003電連接到引線(xiàn)框架004上，電感001通過(guò)導(dǎo)電柱005電連接到引線(xiàn)框架上，然后用塑封體006塑封形成封裝組件。
[0004]由上可見(jiàn)，電感001的外電極的主要部分分別位于第一側(cè)面與第二側(cè)面上，并且少部分延伸至疊層主體01的上表面與下表面上。因此疊層電感器001在圖2所示的封裝組件中只能以疊層主體01的上表面或下表面為安裝面。但是由于疊層電感器001的外電極只能少部分在安裝面上作為焊接面，因此將疊層電感器001在封裝組件中焊接時(shí)，在第一側(cè)面與第二側(cè)面上的外電極上的焊接層會(huì)熔化及膨脹，從而會(huì)引起封裝組件結(jié)構(gòu)性的失效風(fēng)險(xiǎn)。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供了一種疊層電感器及其制造方法以及疊層封裝組件，以降低所述疊層電感器在表面貼裝過(guò)程中引起的結(jié)構(gòu)性失效的風(fēng)險(xiǎn)。
[0006]—種疊層電感器，其特征在于，包括:
[0007]疊層主體，所述疊層主體中堆疊有多個(gè)絕緣層，所述疊層主體的一個(gè)表面為安裝表面，每一個(gè)所述絕緣層的表面設(shè)置有導(dǎo)電圖案，且多個(gè)所述圖案通過(guò)位于所述絕緣層中的通路電極彼此電連接，以形成一個(gè)螺旋狀的線(xiàn)圈；
[0008]第一內(nèi)電極，所述第一內(nèi)電極的一端與所述線(xiàn)圈的第一端電連接，另一端裸露在所述安裝表面上；
[0009]第二內(nèi)電極，所述第二內(nèi)電極的一端與所述線(xiàn)圈的第二端電連接，另一端裸露在所述安裝表面上；
[0010]第一外電極，所述第一外電極位于所述安裝表面上，并與所述第一內(nèi)電極電連接；
[0011]第二外電極，所述第二外電極位于所述安裝表面上，并與所述第二內(nèi)電極電連接。
[0012]優(yōu)選的，所述安裝表面為所述疊層主體的上表面或?yàn)榕c所述上表面相對(duì)的下表面。
[0013]優(yōu)選的，所述疊層電感器還包括上覆蓋層和下覆蓋層，多個(gè)所述絕緣層堆疊于所述上覆蓋層和下覆蓋層之間。
[0014]優(yōu)選的，所述第一內(nèi)電極和第二內(nèi)電極均由導(dǎo)電孔和填充在所述導(dǎo)電孔中的導(dǎo)電材料構(gòu)成，其中，所述導(dǎo)電孔由所述疊層主體的安裝表面分別延伸至所述線(xiàn)圈的第一端和第二端處。
[0015]優(yōu)選的，每一個(gè)所述導(dǎo)電圖案均包括頭端和尾端，上一層的所述導(dǎo)電圖案的尾端通過(guò)所述通路電極與下一層的所述導(dǎo)電圖案的頭端電連接，
[0016]多個(gè)所述導(dǎo)電圖案的最上面層的導(dǎo)電圖案的頭端所述線(xiàn)圈的第一端，所個(gè)所述導(dǎo)電圖案的最下面層的導(dǎo)電圖案的尾端為所述線(xiàn)圈的第二端。
[0017]優(yōu)選的，所述絕緣層由磁性材料或介電材料形成。
[0018]優(yōu)選的，所述的疊層電感器還包括位于所述第一外電極與第二外電極上的焊接層，所述疊層電感器通過(guò)所述焊接層與外部電路電連接。
[0019]—種疊層電感器的制造方法，其特征在于，包括:
[0020]形成疊層主體，所述疊層主體中堆疊有多個(gè)絕緣層，且將所述疊層主體的一個(gè)表面設(shè)定為安裝表面，每一個(gè)所述絕緣層的表面設(shè)置有導(dǎo)電圖案，且使多個(gè)所述圖案通過(guò)形成于所述絕緣層中的通路電極彼此電連接，以形成一個(gè)螺旋狀的線(xiàn)圈；
[0021]形成與所述線(xiàn)圈的第一端電連接的第一內(nèi)電極，且使所述第一內(nèi)電極裸露在所述安裝表面上；
[0022]形成與所述線(xiàn)圈的第二端電連接的第二內(nèi)電極，且使所述第二內(nèi)電極裸露在所述安裝表面上；
[0023]在所述安裝表面上形成與所述第一內(nèi)電極電連接的第一外電極，以及與第二內(nèi)電極電連接的第二外電極。
[0024]優(yōu)選的，將多個(gè)所述絕緣層堆疊后加壓形成層壓件，從而使得上下兩絕緣層上的導(dǎo)電圖案通過(guò)所述通道電極電連接。
[0025]優(yōu)選的，形成所述疊層主體的步驟還包括對(duì)所述層壓件進(jìn)行燒結(jié)。
[0026]優(yōu)選的，形成所述疊層主體的步驟還包括在所述層壓件的上表面與下表面分別覆蓋上覆蓋層和下覆蓋層。
[0027 ]優(yōu)選的，所述第一內(nèi)電極與所述第二內(nèi)電極均由導(dǎo)電孔和填充在所述導(dǎo)電孔中的導(dǎo)電材料構(gòu)成，其中，所述導(dǎo)電孔由所述疊層主體的安裝表面分別延伸至所述線(xiàn)圈的第一端和第二端處。
[0028]優(yōu)選的，在所述安裝表面處，通過(guò)激光開(kāi)孔的方式，形成所述導(dǎo)電孔，并通過(guò)填銅工藝在所述到電孔中填充銅。
[0029]優(yōu)選的，通過(guò)絲網(wǎng)印刷工藝，在所述安裝表面印刷導(dǎo)電材料并燒結(jié)，以形成所述第一外電極與第二外電極。
[0030]優(yōu)選的，通過(guò)滾渡工藝，在所述第一外電極與第二外電極上鍍上焊接層。
[0031]優(yōu)選的，每一個(gè)所述導(dǎo)電圖案均包括頭端和尾端，使上一層的所述導(dǎo)電圖案的尾端通過(guò)所述通路電極與下一層的所述導(dǎo)電圖案的頭端電連接，
[0032]多個(gè)所述導(dǎo)電圖案的最上面層的導(dǎo)電圖案的頭端為所述線(xiàn)圈的第一端，所個(gè)所述導(dǎo)電圖案的最下面層的導(dǎo)電圖案的尾端為所述線(xiàn)圈的第二端。
[0033]—種疊層封裝組件，其特征在于，包括如權(quán)利要求1至權(quán)利要求7中任意一項(xiàng)所述疊層電感器、芯片、電連接體、引線(xiàn)框架、導(dǎo)電柱及塑封體，
[0034]其中，所述芯片通過(guò)所述電連接體與所述引線(xiàn)框架電連接，所述導(dǎo)電柱位于所述引線(xiàn)框架的周?chē)?br>[0035]所述疊層電感器放置于所述芯片上方，且所述疊層電感器的安裝表面朝向所述芯片，且所述疊層電感器的第一外電極與第二外電極焊接在所述導(dǎo)電柱上，
[0036]所述塑封體覆蓋在所述疊層電感器、導(dǎo)電柱、芯片、電連接體和引線(xiàn)框架上，且所述塑封體的表面裸露出所述引線(xiàn)框架和導(dǎo)電柱，以作為所述疊層封裝組件與外部電路電連接的外引腳。
[0037]由上可見(jiàn)，在本發(fā)明所提供的疊層電感器及其制造方法中，位于疊層主體中螺旋狀線(xiàn)圈的兩端不是裸露在疊層主體的兩個(gè)側(cè)端面上，而是全部位于疊層主體的內(nèi)部，并通過(guò)第一內(nèi)引腳、第二內(nèi)引腳電連接到疊層主體的安裝表面，從而使得第一外電極與第二外電極可全部形成于所述安裝表面上。因此，所述疊層電感器通過(guò)所述安裝表面貼裝到