半導(dǎo)體結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸也越來越短。然而，晶體管的柵極尺寸變短會使晶體管產(chǎn)生短溝道效應(yīng)，進而產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。
[0003]為了克服晶體管的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了一種納米線(Nanowire)晶體管，所述納米線晶體管能夠在減小晶體管尺寸的同時，克服短溝道效應(yīng)，抑制漏電流。
[0004]所述納米線晶體管的形成方法，包括:提供襯底；對所述襯底進行刻蝕，在所述襯底內(nèi)形成開口，所述開口底部的表面形成有若干納米線，所述納米線垂直于所述襯底表面。在形成所述垂直于襯底表面的納米線之后，能夠?qū)λ黾{米線進行熱退火處理，使所述納米線表面的粗糙度降低，并且使所述納米線的棱角成為圓角，以減少尖端放電問題。
[0005]在形成所述納米線之后，在所述納米線的表面形成包圍所述納米線的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括:包圍于所述納米線表面的柵介質(zhì)層、以及位于所述柵介質(zhì)層表面形成柵電極層。在形成柵極結(jié)構(gòu)之后，在所述納米線的兩端形成位于所述柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)。
[0006]然而，現(xiàn)有技術(shù)所形成的納米線形貌不良，導(dǎo)致所形成的納米線晶體管的性能不佳、良率下降。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，所形成的半導(dǎo)體結(jié)構(gòu)的形貌良好。
[0008]為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供襯底；刻蝕所述襯底，在所述襯底內(nèi)形成開口、以及位于所述開口底部表面的若干納米線，所述納米線垂直于所述襯底表面；在所述開口內(nèi)形成犧牲層；在所述犧牲層表面和納米線頂部形成第二掩膜層，所述第二掩膜層覆蓋于所述若干納米線上，且所述第二掩膜層暴露出部分犧牲層表面；在形成第二掩膜層之后，去除所述犧牲層；在去除所述犧牲層之后，對所述納米線進行退火。
[0009]可選的，所述納米線的形成工藝包括:在襯底表面形成第一掩膜層，所述第一掩膜層暴露出需要形成開口的襯底對應(yīng)區(qū)域表面，且所述第一掩膜層覆蓋需要形成納米線的襯底對應(yīng)區(qū)域表面；以所述第一掩膜層為掩膜，刻蝕所述襯底，在襯底內(nèi)形成開口和納米線。
[0010]可選的，所述犧牲層的形成工藝包括:在第一掩膜層表面以及所述開口內(nèi)形成填充滿所述開口的犧牲膜；對所述犧牲膜進行平坦化，直至暴露出第一掩膜層表面為止，形成所述犧牲層，所述犧牲層與所述第一掩膜層表面齊平。
[0011]可選的，還包括:在所述平坦化工藝之后，對所述犧牲層進行回刻蝕，使所述犧牲層的表面低于所述第一掩膜層表面。
[0012]可選的，所述第二掩膜層形成于所述第一掩膜層和犧牲層表面。
[0013]可選的，還包括:在對所述犧牲膜進行平坦化之后，去除所述第一掩膜層，所述犧牲層的表面高于或齊平于所述襯底表面。
[0014]可選的，在對所述犧牲膜進行平坦化之后，對所述犧牲層進行回刻蝕，使所述犧牲層的表面低于或齊平于所述襯底表面。
[0015]可選的，所述第二掩膜層形成于所述襯底、納米線和犧牲層表面。
[0016]可選的，所述第一掩膜層的材料為氮化娃、氮氧化娃、碳氮化娃中的一種或多種組合；所述第一掩膜層的材料與第二掩膜層的材料相同或不同。
[0017]可選的，所述犧牲層的形成工藝包括:在襯底表面、納米線表面以及開口內(nèi)形成填充滿所述開口的犧牲膜；對所述犧牲膜進行平坦化，直至暴露出襯底和納米線的頂部表面為止，形成犧牲層，所述犧牲層與襯底和納米線表面齊平。
[0018]可選的，在所述平坦化工藝之后，對所述犧牲層進行回刻蝕，使所述犧牲層的表面低于襯底和納米線表面。
[0019]可選的，所述犧牲層的材料與第二掩膜層的材料不同。
[0020]可選的，所述第二掩膜層的材料為氮化硅、氮氧化硅、碳氮化硅中的一種或多種組合；所述犧牲層的材料為底層抗反射層材料、無定形碳或氧化硅。
[0021]可選的，所述第二掩膜層的形成工藝包括:在所述犧牲層表面和納米線上形成第二掩膜薄膜；刻蝕部分第二掩膜薄膜，直至暴露出部分犧牲層表面為止，在若干納米線的頂部形成第二掩膜層。
[0022]可選的，所述退火工藝的參數(shù)包括:退火溫度為800攝氏度?1300攝氏度，退火氣體包括氦氣、氫氣中的一種或兩種。
[0023]可選的，所述退火工藝使所述納米線的橫截面呈圓形。
[0024]可選的，還包括:在所述退火工藝之后，去除所述第二掩膜層。
[0025]可選的，還包括:在所述退火工藝之后，在所述納米線表面形成包圍所述納米線的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括:位于納米線表面的柵介質(zhì)層、以及位于柵介質(zhì)層表面的柵極層；分別在所述納米線的兩端形成位于柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)；在形成柵極結(jié)構(gòu)之后，在所述開口內(nèi)形成填充滿所述開口的介質(zhì)層。
[0026]可選的，所述若干納米線呈矩形陣列排列。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0028]本發(fā)明的方法中，在開口內(nèi)形成垂直于襯底表面的納米線之后，在所述開口內(nèi)形成犧牲層，在所述犧牲層表面和納米線頂部形成第二掩膜層。所述第二掩膜層覆蓋于第二納米線上，使得所述納米線的頂部能夠由所述第二掩膜層固定；而且，所述第二掩膜層暴露出部分犧牲層表面，則能夠以所述第二掩膜層為掩膜，去除位于開口內(nèi)的犧牲層，以便進行后續(xù)的退火工藝。在去除所述犧牲層之后，對納米線進行退火工藝的過程中，由于所述納米線的頂部由所述第二掩膜層固定，因此所述納米線的頂部不易在所述退火過程中發(fā)生移動，由此保證了經(jīng)過退火之后的表面不會發(fā)生形變，避免了所述納米線發(fā)生彎曲，甚至相互橋接的問題。同時，所述納米線表面的粗糙度較低，所述納米線表面的棱角能夠在所述退火過程中成為圓角，從而防止了所述棱角處發(fā)生尖端放電效應(yīng)，減少了漏電流的產(chǎn)生。因此，所形成的納米線形貌良好，以所述納米線形成的半導(dǎo)體器件性能改善。
[0029]進一步，所述犧牲層的表面低于或齊平于所述襯底和納米線的表面，因此，相鄰納米線之間的犧牲層表面具有凹陷，后續(xù)形成于犧牲層表面和納米線頂部的第二掩膜層能夠嵌入所述凹陷內(nèi)，并能夠覆蓋部分所述納米線的側(cè)壁，使得所述第二掩膜層對所述納米線頂部的固定更牢固，能夠更有效地防止所述納米線在退火過程中發(fā)生形變，防止所述納米線發(fā)生彎曲或橋接。
[0030]進一步，在所述退火工藝之后，在所述納米線表面形成包圍所述納米線的柵極結(jié)構(gòu)，分別在所述納米線的兩端形成位于柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)，從而形成垂直于襯底表面的納米線晶體管。由于所述納米線晶體管垂直于襯底表面設(shè)置，使得所述納米線晶體管投影于襯底表面的圖形面積較小，因此所述納米線晶體管的密度得以提高，有利于提高芯片集成度。
【附圖說明】
[0031]圖1是本發(fā)明一實施例對納米線進行熱退火之后的剖面結(jié)構(gòu)示意圖；
[0032]圖2至圖11是本發(fā)明實施例的半導(dǎo)體結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。
【具體實施方式】
[0033]如【背景技術(shù)】所述，現(xiàn)有技術(shù)所形成的納米線形貌不良，導(dǎo)致所形成的納米線晶體管的性能不佳、良率下降。
[0034]經(jīng)過研究發(fā)現(xiàn)，由于垂直于襯底表面的納米線經(jīng)過退