一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)及其封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)及其封裝方法，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著半導(dǎo)體硅工藝的發(fā)展，芯片的關(guān)鍵尺寸越來(lái)越小，為了降低成本，在進(jìn)行芯片制作時(shí)傾向于選擇較先進(jìn)的集成度更高的芯片制作工藝，這就使得芯片的尺寸越來(lái)越小，芯片表面的I/O密度也越來(lái)越高。但是，與此同時(shí)印刷電路板的制造工藝和表面貼裝技術(shù)并沒(méi)有很大的提升。對(duì)于這種I/o密度比較高的芯片，如若進(jìn)行圓片級(jí)封裝，為了確保待封裝芯片與印刷線路板能夠形成互連必須將高密度的I/O扇出為低密度的封裝引腳，亦即進(jìn)行圓片級(jí)芯片扇出封裝，如圖1所示，其待封裝芯片(1-1)通過(guò)基板(1-6)實(shí)現(xiàn)扇出連接。但隨著便攜式電子設(shè)備的進(jìn)一步發(fā)展，像移動(dòng)電話一類的電子裝置已從單一的通訊工具轉(zhuǎn)化為綜合多種特性的集成系統(tǒng)，成為有多種用途的精巧工具，現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的不足日益凸顯，具體表現(xiàn)在:
1、現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)需要基板(1-6)實(shí)現(xiàn)扇出，而對(duì)于具有高引腳數(shù)的小芯片則需要多層基板(1-6)多次扇出才能與印刷線路板完成互連，不僅增加了不斷增長(zhǎng)的互連間距的失配概率和散熱困難，降低了產(chǎn)品的可靠性，而且基板(1-6)的存在使整個(gè)封裝結(jié)構(gòu)的厚度無(wú)法減小，一般現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的體厚度在700?1500微米；
2、現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)需要基板(1-6)實(shí)現(xiàn)扇出，往往限制了具有不同功能的各種芯片的加入，不利于便攜式電子設(shè)備的集成發(fā)展。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服當(dāng)前芯片封裝結(jié)構(gòu)的不足，提供一種減薄產(chǎn)品厚度、提高產(chǎn)品可靠性、實(shí)現(xiàn)多芯片封裝的帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)及其封裝方法。
[0004]本發(fā)明的目的是這樣實(shí)現(xiàn)的:
本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)，其包括上表面設(shè)有芯片電極及相應(yīng)電路布局的芯片單體，所述芯片單體的芯片本體的上表面覆蓋芯片表面鈍化層并開(kāi)設(shè)有芯片表面鈍化層開(kāi)口，芯片電極的上表面露出芯片表面鈍化層開(kāi)口，
還包括薄膜包封體，一個(gè)或一個(gè)以上所述芯片單體由背面嵌入薄膜包封體內(nèi)，在所述芯片單體的上表面和薄膜包封體的上表面覆蓋絕緣薄膜層I，并于所述芯片電極的上表面開(kāi)設(shè)絕緣薄膜層I開(kāi)口，在絕緣薄膜層I的上表面選擇性地形成不連續(xù)的再布線金屬層和絕緣薄膜層II，所述再布線金屬層填充絕緣薄膜層I開(kāi)口，所述再布線金屬層與每一所述芯片電極實(shí)現(xiàn)電性連接，并選擇性地實(shí)現(xiàn)兩個(gè)以上關(guān)聯(lián)的所述芯片電極之間的電性連接，在再布線金屬層的最外層設(shè)有輸入/輸出端，所述絕緣薄膜層II覆蓋再布線金屬層并露出其輸入/輸出端，在所述輸入/輸出端處形成連接件，所述薄膜包封體的背面設(shè)置硅基加強(qiáng)板，所述硅基加強(qiáng)板面向薄膜包封體的一面設(shè)置結(jié)合結(jié)構(gòu)。
[0005]進(jìn)一步地，所述結(jié)合結(jié)構(gòu)為復(fù)數(shù)個(gè)凸出或者凹陷于所述硅基加強(qiáng)板面向薄膜包封體的那面的紋理結(jié)構(gòu)。
[0006]可選地，所述結(jié)合結(jié)構(gòu)為棱狀結(jié)構(gòu)、點(diǎn)狀結(jié)構(gòu)、波紋狀結(jié)構(gòu)的一種或任意幾種的組入口 ο
[0007]進(jìn)一步地，所述硅基加強(qiáng)板的厚度范圍為不大于200微米。
[0008]進(jìn)一步地，所述娃基加強(qiáng)板的厚度范圍為50?100微米。
[0009]進(jìn)一步地，所述再布線金屬層為單層或多層。
[0010]進(jìn)一步地，所述再布線金屬層的輸入/輸出端設(shè)置于芯片單體的垂直區(qū)域的外圍。
[0011]進(jìn)一步地，所述絕緣薄膜層I開(kāi)口內(nèi)植入金屬柱，所述金屬柱連接再布線金屬層與芯片電極。
[0012]本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的封裝方法，包括步驟:
步驟一，取集成電路晶圓，其表面設(shè)有芯片電極及相應(yīng)電路布局，覆蓋于晶圓上表面的芯片表面鈍化層于芯片電極上方開(kāi)設(shè)芯片表面鈍化層開(kāi)口露出芯片電極的上表面；
步驟二，對(duì)集成電路晶圓進(jìn)行參數(shù)測(cè)試，將合格之集成電路晶圓的背面進(jìn)行減薄工藝，再切割成復(fù)數(shù)顆獨(dú)立的芯片單體；
步驟三，在支撐載體的支撐載體本體上黏貼剝離膜；
步驟四，將芯片單體有序地倒裝至支撐載體上，芯片單體通過(guò)剝離膜與支撐載體本體固定;
步驟五，在真空環(huán)境下，在支撐載體上貼覆薄膜包封芯片單體，形成薄膜包封體； 步驟六，將硅基加強(qiáng)板鍵合至薄膜包封體的背面，并上下180度翻轉(zhuǎn)；
步驟七，將支撐載體本體和剝離膜剝離芯片單體和薄膜包封體的表面，并對(duì)芯片單體的表面進(jìn)行清洗，并去除殘留物，露出芯片電極的上表面；
步驟八，在芯片單體的上表面和薄膜包封體的上表面貼覆絕緣薄膜層I ;
步驟九，利用光刻工藝或激光工藝形成絕緣薄膜層I開(kāi)口露出芯片電極的上表面；步驟十，利用成熟的再布線工藝形成再布線金屬層，在再布線金屬層的最外層設(shè)有輸入/輸出端，絕緣薄膜層II覆蓋再布線金屬層，并露出其輸入/輸出端；
步驟十一，在再布線金屬層的輸入/輸出端處形成連接件；
步驟十二，將硅基加強(qiáng)板的下表面減薄至硅基加強(qiáng)板留有厚度h，將上述通過(guò)圓片級(jí)工藝完成的帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)進(jìn)行切割形成復(fù)數(shù)顆獨(dú)立的封裝體。
[0013]進(jìn)一步地，在步驟六中，所述硅基加強(qiáng)板朝向薄膜包封體的背面的那面設(shè)置有結(jié)合結(jié)構(gòu)，該結(jié)合結(jié)構(gòu)通過(guò)干法或濕法刻蝕成形。
[0014]相比與現(xiàn)有方案，本發(fā)明的有益效果是:
1、本發(fā)明通過(guò)薄膜技術(shù)結(jié)合圓片級(jí)再布線金屬層技術(shù)和芯片倒裝技術(shù)實(shí)現(xiàn)單層或多層的扇出封裝結(jié)構(gòu)，以確保待封裝芯片尤其是高引腳數(shù)的小芯片或超小芯片與印刷線路板能夠?qū)崿F(xiàn)高密度的I/o扇出為低密度的封裝引腳，不需要基板、插入件或底部填充，減薄了整個(gè)封裝結(jié)構(gòu)；
2、本發(fā)明采用芯片封裝系統(tǒng)協(xié)同設(shè)計(jì)以及先進(jìn)的重組晶圓封裝技術(shù)和可靠的互連技術(shù)，實(shí)現(xiàn)了不同功能的多芯片封裝結(jié)構(gòu)，有利于便攜式電子設(shè)備的集成發(fā)展，同時(shí)實(shí)現(xiàn)了封裝結(jié)構(gòu)的小型化、薄型化和輕量化；
3、本發(fā)明運(yùn)用材料學(xué)，采用薄膜材料將待封裝芯片嵌入在其中，使待封裝芯片的前后左右四個(gè)面及背面均得到物理和電氣保護(hù)，防止外界干擾，提高了封裝產(chǎn)品的可靠性；
4、本發(fā)明利用薄膜貼膜技術(shù)代替現(xiàn)有的技術(shù)，降低了封裝工藝對(duì)設(shè)備的要求，同時(shí)薄膜背面設(shè)置有加強(qiáng)結(jié)構(gòu)的硅基加強(qiáng)板不僅進(jìn)一步加強(qiáng)了薄膜包封體的強(qiáng)度，減小了整個(gè)封裝結(jié)構(gòu)的翹曲度，而且加強(qiáng)了芯片單體的散熱性能，有助于提高封裝產(chǎn)品的可靠性。
【附圖說(shuō)明】
[0015]圖1為現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的剖面示意圖；
圖2為本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的封裝方法的流程圖；
圖3A為本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例一的剖面示意圖； 圖3B為圖3A中薄膜包封體、芯片單體、焊球位置關(guān)系的正面示意圖；
圖4A?40為圖3A的本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的封裝方法的流程圖；
圖5A為本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例二的剖面示意圖； 圖5B為圖5A中薄膜包封體、芯片單體、焊球位置關(guān)系的正面示意圖；
圖6為本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例三的剖面示意圖； 圖中:
集成電路晶圓100
芯片單體10、芯片單體20
芯片本體11、芯片本體21
芯片電極13、芯片電極23
芯片表面鈍化層15、芯片表面鈍化層25
芯片表面鈍化層開(kāi)口 151、芯片表面鈍化層開(kāi)口 251
薄膜包封體3
復(fù)數(shù)層再布線工藝層4
再布線金屬層41
輸入/輸出端411
絕緣薄膜層I 51
絕緣薄膜層I開(kāi)口 511
絕緣薄膜層II 52
連接件6
娃基加強(qiáng)板7 ;
支撐載體T1 支撐載體本體T11 剝離膜T13 切割線8。
【具體實(shí)施方式】
[0016]參見(jiàn)圖2，本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的封裝方法的工藝流程如下:
51:取集成電路晶圓，對(duì)集成電路晶圓的背面進(jìn)行減薄工藝，再切割成復(fù)數(shù)顆獨(dú)立的芯片單體；
52:將芯片單體倒裝至支撐載體上；
53:在真空環(huán)境下對(duì)支撐載體上的芯片單體貼覆包封薄膜，形成薄膜包封體；
54:將硅基加強(qiáng)板鍵合至薄膜包封