嵌入式芯片的制造方法
【專利摘要】一種制造嵌入式芯片封裝體的方法，包括以下步驟：獲得芯片插座的蜂窩狀陣列，使得每個(gè)芯片插座被框架所包圍，框架具有第一聚合物的聚合物基質(zhì)和圍繞每個(gè)插座且穿過(guò)框架的至少一個(gè)通孔柱；將蜂窩狀陣列放置在透明膠帶上，使得蜂窩狀陣列的底面接觸透明膠帶；將芯片以端子朝下（倒裝芯片）的方式設(shè)置在每個(gè)芯片插座中，使得芯片的底面接觸透明膠帶；將芯片與通孔柱對(duì)準(zhǔn)；在蜂窩狀陣列的芯片上及周圍施加封裝材料，并固化封裝材料以將芯片的五個(gè)面嵌入；對(duì)封裝材料進(jìn)行減薄和平坦化；移除透明膠帶；在蜂窩狀陣列的底面和芯片的底面上施加導(dǎo)體特征結(jié)構(gòu)層；在蜂窩狀陣列的頂面上施加導(dǎo)體特征結(jié)構(gòu)層；切割陣列。
【專利說(shuō)明】嵌入式芯片的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片封裝，具體涉及嵌入式芯片。

【背景技術(shù)】
[0002]在對(duì)于越來(lái)越復(fù)雜的電子元件的小型化需求越來(lái)越大的帶動(dòng)下，諸如計(jì)算機(jī)和電信設(shè)備等消費(fèi)電子產(chǎn)品的集成度越來(lái)越高。這已經(jīng)形成對(duì)支撐結(jié)構(gòu)如IC基板和IC插件具有通過(guò)介電材料彼此電絕緣且高密度的多個(gè)導(dǎo)電層和通孔的需要。
[0003]這種支撐結(jié)構(gòu)的總體要求是可靠性和適當(dāng)?shù)碾姎庑阅堋⒈《?、剛度、平坦度、散熱性好和有?jìng)爭(zhēng)力的單價(jià)。
[0004]在實(shí)現(xiàn)這些要求的各種途徑中，一種廣泛實(shí)施的形成層間互連通孔的加工技術(shù)是采用激光鉆孔，所鉆出的孔穿透后續(xù)布置的介電基板直到最后的金屬層，后續(xù)填充金屬，通常是銅，該金屬通過(guò)鍍覆技術(shù)沉積在其中。這種成孔途徑有時(shí)也被稱為“鉆填(drill&fill) ”，由此形成的通孔可稱為“鉆填通孔”。
[0005]鉆填通孔途徑具有多個(gè)缺點(diǎn)。由于每個(gè)通孔要求單獨(dú)鉆孔，所以生產(chǎn)率受限并且制造復(fù)雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過(guò)鉆填方法難以生產(chǎn)出高密度和高品質(zhì)的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鉆出的通孔具有穿過(guò)介電材料厚度的粗糙側(cè)壁和內(nèi)向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對(duì)于在先的導(dǎo)電金屬層的電接觸產(chǎn)生不利影響，由此導(dǎo)致可靠性問(wèn)題。此外，在被鉆的電介質(zhì)是包括聚合物基質(zhì)中的玻璃或陶瓷纖維的復(fù)合材料時(shí)，側(cè)壁特別粗糙，并且這種粗糙度可能會(huì)引起附加雜散電感。
[0006]鉆出的導(dǎo)通孔的填充過(guò)程通常是通過(guò)銅電鍍來(lái)完成的。電鍍填充鉆孔會(huì)引起凹坑，即在通孔端部出現(xiàn)小坑?；蛘?，當(dāng)通孔通道被填充超過(guò)其容納量的銅時(shí)，可能造成溢出，從而形成突出超過(guò)周圍材料的半球形上表面。凹坑和溢出二者往往在如制造高密度基板和插件時(shí)所要求的后續(xù)上下堆疊通孔時(shí)形成困難。此外，應(yīng)該認(rèn)識(shí)到，大的通孔通道難以均勻填充，特別是在其位于插件或IC基板設(shè)計(jì)的同一互連層內(nèi)的較小通孔附近時(shí)。
[0007]可接受的尺寸范圍和可靠性正在隨著時(shí)間的推移而改善。然而，上文所述的缺點(diǎn)是鉆填技術(shù)的內(nèi)在缺陷，并且預(yù)計(jì)會(huì)限制可能的通孔尺寸范圍。還應(yīng)該注意的是，激光鉆孔是形成圓形通孔通道的最好方法。雖然理論上可以通過(guò)激光銑削制造狹縫形狀的通孔通道，但是實(shí)際上，可制造的幾何形狀范圍比較有限，并且在給定支撐結(jié)構(gòu)中的通孔典型地是圓柱形的并且是基本相同的。
[0008]通過(guò)鉆填制造通孔是昂貴的，并且難以利用相對(duì)具有成本效益的電鍍工藝用銅來(lái)均勻和一致地填充由此形成的通孔通道。
[0009]在復(fù)合介電材料中激光鉆出的通孔實(shí)際上被限制在60X 10_6m的最小直徑，并且由于所涉及的燒蝕過(guò)程以及所鉆的復(fù)合材料的性質(zhì)，甚至因此而遭受到顯著的錐度形狀以及粗糙側(cè)壁的不利影響。
[0010]除了上文所述的激光鉆孔的其它限制外，鉆填技術(shù)的另一限制在于難以在同一層中形成不同直徑的通孔，這是由于當(dāng)鉆出不同尺寸的通孔通道然后用金屬填充以制造不同尺寸通孔時(shí)，通孔通道的填充速率不同所致。結(jié)果，由于不可能對(duì)不同尺寸通孔同時(shí)優(yōu)化沉積技術(shù)，作為鉆填技術(shù)的特征性的凹坑或溢出的典型問(wèn)題進(jìn)一步惡化。
[0011]克服鉆填途徑的多個(gè)缺點(diǎn)的可選解決方案是利用又稱為“圖案鍍覆(patternplating) ”的技術(shù)，通過(guò)在光刻膠中形成的圖案內(nèi)沉積銅或其它金屬來(lái)制造通孔。
[0012]在圖案鍍覆中，首先沉積種子層。然后在其上沉積光刻膠層，隨后曝光形成圖案，并且選擇性地移除以制成暴露出種子層的溝槽。通過(guò)將銅沉積到光刻膠溝槽中來(lái)形成通孔柱。然后移除剩余的光刻膠，蝕刻掉種子層，并在其上及其周邊層壓典型地為聚合物浸潰玻璃纖維氈的介電材料，以包圍所述通孔柱。然后，可以使用各種技術(shù)和工藝來(lái)平坦化所述介電材料，移除其一部分以暴露出通孔柱的端部，從而允許由此導(dǎo)電接地，用于在其上構(gòu)建下一金屬層?？稍谄渖贤ㄟ^(guò)重復(fù)該工藝來(lái)沉積后續(xù)的金屬導(dǎo)體層和通孔柱，以構(gòu)建期望的多層結(jié)構(gòu)。
[0013]在一個(gè)替代性的但緊密關(guān)聯(lián)的技術(shù)即下文所稱的“面板鍍覆(panel plating)”中，將連續(xù)的金屬或合金層沉積到基板上。在基板的端部沉積光刻膠層，并在其中顯影出圖案。剝除被顯影的光刻膠圖案，選擇性地暴露出其下的金屬，該金屬然后可被蝕刻掉。未顯影的光刻膠保護(hù)下方的金屬不被蝕刻掉，并留下直立的特征結(jié)構(gòu)和通孔的圖案。
[0014]在剝除未顯影的光刻膠后，可以在直立的銅特征結(jié)構(gòu)和/或通孔柱周圍或上方層壓介電材料，如聚合物浸潰玻璃纖維氈。在平坦化后，可通過(guò)重復(fù)該工藝在其上沉積后續(xù)的金屬導(dǎo)體層和通孔柱，以構(gòu)建期望的多層結(jié)構(gòu)。
[0015]通過(guò)上述圖案鍍覆或面板鍍覆方法形成的通孔層典型地被稱為銅制的“通孔柱(via post) ”和特征結(jié)構(gòu)層。
[0016]應(yīng)該認(rèn)識(shí)到，微電子演化的總體推動(dòng)力涉及制造更小、更薄、更輕和更大功率的具有高可靠性產(chǎn)品。使用厚且有芯的互連不能得到超輕薄的產(chǎn)品。為了在互連IC基板或“插件”中形成更高密度的結(jié)構(gòu)，要求具有甚至更小連接的更多層。
[0017]如果在銅或其它合適的犧牲基板上沉積鍍覆層壓結(jié)構(gòu)，則可以蝕刻掉基板，留下獨(dú)立的無(wú)芯層壓結(jié)構(gòu)?？梢栽陬A(yù)先附著至犧牲基板上的側(cè)面上沉積其它層，由此能夠?qū)崿F(xiàn)雙面積層，從而最大限度地減少翹曲并有助于實(shí)現(xiàn)平坦化。
[0018]一種制造高密度互連的靈活技術(shù)是構(gòu)建圖案或面板鍍覆的多層結(jié)構(gòu)，所述多層結(jié)構(gòu)由在介電基質(zhì)中的具有多種幾何形狀和形態(tài)的金屬通孔或通孔柱特征結(jié)構(gòu)組成。該金屬可以是銅，電介質(zhì)可以是膜聚合物或纖維增強(qiáng)聚合物，典型采用的是具有高玻璃化轉(zhuǎn)變溫度(Tg)的聚合物，如聚酰亞胺或環(huán)氧樹(shù)脂，例如。這些互連可以是有芯的或無(wú)芯的，并可包括用于堆疊元件的空腔。它們可具有奇數(shù)或偶數(shù)層。實(shí)現(xiàn)技術(shù)描述在授予Amitec-AdvancedMultilayer Interconnect Technologies Ltd.的現(xiàn)有專利中。
[0019]例如，赫爾維茨(Hurwitz)等人的題為“高級(jí)多層無(wú)芯支撐結(jié)構(gòu)及其制造方法(Advanced multilayer coreless support structures and method for theirfabricat1n) ”的美國(guó)專利US 7，682，972描述了一種制造包括在電介質(zhì)中的通孔陣列的獨(dú)立膜的方法，所述膜用作構(gòu)建優(yōu)異的電子支撐結(jié)構(gòu)的前體，該方法包括以下步驟:在包圍犧牲載體的電介質(zhì)中制造導(dǎo)電通孔膜，和將所述膜與犧牲載體分離以形成獨(dú)立的層壓陣列?；谠摢?dú)立膜的電子基板可通過(guò)將所述層壓陣列減薄和平坦化，隨后對(duì)通孔進(jìn)行端子化來(lái)形成。該公報(bào)通過(guò)引用全文并入本文。
[0020]赫爾維茨(Hurwitz)等人的題為“用于芯片封裝的無(wú)芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabricat1n)，，的美國(guó)專利US 7，669，320描述了一種制造IC支撐體的方法，所述IC支撐體用于支撐與第二 IC芯片串聯(lián)的第一 IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特征結(jié)構(gòu)和通孔的交替層的堆疊體，所述第一 IC芯片可接合至所述IC支撐體，所述第二 IC芯片可接合在所述IC支撐體內(nèi)部的空腔中，其中所述空腔是通過(guò)蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報(bào)通過(guò)引用全文并入本文。
[0021]赫爾維茨(Hurwitz)等人的題為“集成電路支撐結(jié)構(gòu)及其制造方法(integratedcircuit support structures and their fabricat1n)，，的美國(guó)專利US7, 635，641 描述了一種制造電子基板的方法，包括以下步驟:(A)選擇第一基礎(chǔ)層；(B)將蝕刻阻擋層沉積到所述第一基礎(chǔ)層上；(C)構(gòu)建交替的導(dǎo)電層和絕緣層的第一半堆疊體，所述導(dǎo)電層通過(guò)貫穿絕緣層的通孔而互連；(D)將第二基礎(chǔ)層施加到所述第一半堆疊體上；(E)將光刻膠保護(hù)涂層施加到第二基礎(chǔ)層上；(F)蝕刻掉所述第一基礎(chǔ)層；(G)移除所述光刻膠保護(hù)涂層；(H)移除所述第一蝕刻阻擋層；(I)構(gòu)建交替的導(dǎo)電層和絕緣層的第二半堆疊體，導(dǎo)電層通過(guò)貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對(duì)稱的構(gòu)造；(J)將絕緣層施加到交替的導(dǎo)電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎(chǔ)層，以及，(L)通過(guò)將通孔端部暴露在所述堆疊體的外表面上并對(duì)其施加端子來(lái)對(duì)基板進(jìn)行端子化。該公報(bào)通過(guò)引用全文并入本文。
[0022]在美國(guó)專利US7, 682，972、US7，669，320和US7, 635，641中描述的通孔柱技術(shù)使得可以同時(shí)電鍍大量通孔從而實(shí)現(xiàn)大規(guī)模生產(chǎn)。如前所述，現(xiàn)有的鉆填通孔具有約60微米的有效最小直徑。與之區(qū)別的是，采用光刻膠和電鍍的通孔柱技術(shù)能夠獲得更高的通孔密度?？赡軐?shí)現(xiàn)小至30微米直徑的通孔直徑并且可能在同一層中同時(shí)制造不同幾何尺寸和形狀的通孔。
[0023]隨著時(shí)間的推移，預(yù)期鉆填技術(shù)和通孔柱沉積兩者都將能夠?qū)崿F(xiàn)進(jìn)一步微型化的并且具有更高密度的通孔和特征結(jié)構(gòu)的基板的制造。然而，很明顯的是，通孔柱技術(shù)的發(fā)展將會(huì)持續(xù)保持競(jìng)爭(zhēng)能力。
[0024]基板能夠?qū)崿F(xiàn)芯片與其它元件的接口。芯片必須以提供可靠電連接的組裝工藝接合在基板上，從而能夠?qū)崿F(xiàn)芯片與基板之間的電通信。
[0025]通過(guò)在插件內(nèi)嵌入芯片來(lái)連接外界，能夠?qū)崿F(xiàn)縮減芯片封裝體，縮短通向外界的連接，通過(guò)簡(jiǎn)化加工即取消基板組裝工藝中的芯片而提供成本節(jié)省，并且潛在地增加了可靠性。
[0026]基本上，諸如模擬、數(shù)字和MEMS芯片的嵌入有源組件的概念涉及具有繞芯片的通孔的芯片支撐結(jié)構(gòu)或基板的構(gòu)造。
[0027]實(shí)現(xiàn)嵌入式芯片的一種辦法是在晶片上的芯片陣列上制造芯片支撐結(jié)構(gòu)，此處支撐結(jié)構(gòu)的電路大于芯片單元的尺寸。這被稱為扇出型晶片層封裝(FOWLP)。雖然硅晶片的尺寸在增加，但是昂貴的材料組和制造工藝仍將直徑尺寸限制在12英寸，由此限制了晶片上可放置的FOWLP單元的數(shù)目。盡管18英寸晶片受到關(guān)注的事實(shí)，但是所要求的投資、材料組和裝備仍然未知。一次可處理的芯片支撐結(jié)構(gòu)數(shù)目的限制增加了 FOWLP的單元成本，并且使其對(duì)于要求高度競(jìng)爭(zhēng)力價(jià)格的市場(chǎng)例如無(wú)線通信、家用電器以及汽車市場(chǎng)而言過(guò)于曰蟲(chóng)印貝O
[0028]由于放置在硅晶片上作為扇出或扇入電路的金屬特征結(jié)構(gòu)被限制在數(shù)個(gè)微米的厚度，F(xiàn)OWLP還表現(xiàn)出性能上的限制。這形成了電阻問(wèn)題的挑戰(zhàn)。
[0029]另一可選的制造路徑涉及對(duì)晶片分區(qū)以分隔芯片并將芯片嵌入到由介電層和銅互連構(gòu)成的面板內(nèi)。該可選路徑的一個(gè)優(yōu)點(diǎn)在于面板可以非常大，且該面板具有在單一工藝中嵌入的極大量的芯片。例如，僅作為舉例而言，12英寸晶片能夠?qū)崿F(xiàn)一次性處理5mmX 5mm尺寸的2500個(gè)FOWLP芯片，本 申請(qǐng)人:即珠海越亞目前所使用的面板為25英寸X21英寸，能夠?qū)崿F(xiàn)一次性處理10000個(gè)芯片。由于處理此類面板的價(jià)格顯著低于晶片上處理的價(jià)格，且由于每個(gè)面板的生產(chǎn)能力比在晶片上的生產(chǎn)能力高出4倍，所以單位成本顯著下降，由此打開(kāi)新的市場(chǎng)。
[0030]在兩種技術(shù)中，工業(yè)上采用的行間距和軌距隨時(shí)間而縮短，對(duì)于標(biāo)準(zhǔn)的面板上技術(shù)從15微米下降到10微米，對(duì)于晶片上技術(shù)從5微米下降到2微米。
[0031]嵌入式的優(yōu)點(diǎn)有很多，第一級(jí)組裝成本例如引線接合、倒裝芯片或SMD(表面安裝設(shè)備)焊接等被取消。由于在單個(gè)產(chǎn)品中芯片和基板無(wú)縫連接，電性能得到改善。封裝的芯片變得更薄，給出改進(jìn)的規(guī)格，并且嵌入式芯片封裝體的上表面被空出，可用于包括堆疊芯片(stacked die)和PoP (封裝上封裝)等技術(shù)的其它應(yīng)用。
[0032]在基于FOWLP和面板的兩種嵌入式芯片技術(shù)中，芯片被封裝成陣列(在晶片上或在面板上)，并且一旦制造完成，通過(guò)切割進(jìn)行分離。
[0033]本發(fā)明的實(shí)施方案解決了嵌入式芯片封裝體的制造問(wèn)題。


【發(fā)明內(nèi)容】

[0034]一種制造嵌入式芯片封裝的方法包括:獲得芯片插座的陣列，使得每個(gè)芯片插座被框架所包圍，所述框架具有第一聚合物的聚合物基質(zhì)和圍繞每個(gè)插座且穿過(guò)所述框架的至少一個(gè)通孔柱；將該蜂窩狀陣列放置在透明膠帶上，使得所述陣列的底面接觸所述透明膠帶；將芯片以端子朝下的方式設(shè)置在每個(gè)芯片插座中，使得所述芯片的底面接觸所述透明膠帶；利用透過(guò)所述膠帶的光學(xué)成像，將所述芯片與所述通孔柱對(duì)準(zhǔn)；在所述陣列的所述芯片上和周圍施加封裝材料，并固化所述封裝材料以將所述芯片的五個(gè)面嵌入；對(duì)所述封裝材料進(jìn)行減薄和平坦化，以暴露出在所述陣列的底面上的所述通孔的上端；移除所述透明膠帶；在所述陣列的底面和所述芯片的底面上施加導(dǎo)體特征結(jié)構(gòu)層，以將每個(gè)芯片的至少一個(gè)端子與至少一個(gè)通孔連接；在所述陣列的頂面上施加導(dǎo)體特征結(jié)構(gòu)層，使得至少一個(gè)導(dǎo)體從通孔延伸且至少部分地越過(guò)每個(gè)芯片；切割所述陣列以形成包括至少一個(gè)嵌入式芯片的單獨(dú)芯片，所述至少一個(gè)嵌入式芯片具有接合至所述芯片附近的通孔的接觸焊盤(pán)。
[0035]典型地，所述陣列包括長(zhǎng)方形(oblong)單元(cell)的陣列。
[0036]典型地，所述芯片包括模擬處理器、數(shù)字處理器、傳感器、濾波器和存儲(chǔ)器中的至少一種。
[0037]優(yōu)選地，所述框架包括在所述第一聚合物中的玻璃纖維增強(qiáng)體。
[0038]任選地，所述框架包括在所述第一聚合物中的織造玻璃纖維束。
[0039]典型地，所述封裝材料包括第二聚合物基質(zhì)。
[0040]典型地，所述封裝材料包括模塑料。
[0041]典型地，所述封裝材料包括至少一種聚合物片材，其敷設(shè)在框架和芯片上并進(jìn)行熱壓。
[0042]典型地，所述封裝材料還包括顆粒填料和短纖維填料中的至少一種。
[0043]在一種方法中，蜂窩狀陣列通過(guò)以下步驟制造:獲得犧牲載體；布設(shè)光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格；在所述柵格中鍍覆銅通孔柱；剝除光刻膠，用聚合物電介質(zhì)層壓所述銅通孔柱；對(duì)所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質(zhì)中機(jī)械加工出芯片插座。
[0044]任選地，所述犧牲載體是銅載體，其可通過(guò)將銅溶解而被移除。
[0045]典型地，該方法包括在沉積銅通孔之前在所述載體上施加蝕刻阻擋層。
[0046]優(yōu)選地，所述蝕刻阻擋層包括鎳。
[0047]任選地，在蝕刻掉銅載體的同時(shí)，利用蝕刻阻擋材料保護(hù)具有暴露的銅通孔端部的平坦化聚合物電介質(zhì)。
[0048]在一些實(shí)施方案中，所述蝕刻阻擋材料是光刻膠。
[0049]典型地，在鎳阻擋層上電鍍銅種子層。
[0050]任選地，在沉積鎳阻擋層之前電鍍銅種子層。
[0051]在一些實(shí)施方案中，聚合物電介質(zhì)還包括織造玻璃纖維束，其作為預(yù)成型體(prepreg)施加并隨后固化。
[0052]一種制造蜂窩狀陣列的替代方法包括:獲得犧牲載體；布設(shè)光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格和插座陣列；在所述柵格和陣列中鍍覆銅通孔柱；剝除光刻膠；用聚合物電介質(zhì)層壓所述銅通孔柱和所述陣列；對(duì)所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部和所述陣列；遮蔽所述銅通孔的端部，并選擇性溶解所述陣列以形成插座，接著移除所述載體。
[0053]一種制造蜂窩狀陣列的替代方法包括:獲得包括覆銅聚合物基質(zhì)的基板；鉆出導(dǎo)通孔陣列；在所述導(dǎo)通孔內(nèi)電鍍銅；移除覆銅層，以及在整個(gè)基板上機(jī)械加工出插座。
[0054]典型地，移除覆銅層的步驟包括溶解、磨蝕和等離子體蝕刻中的至少一種。
[0055]任選地，所述聚合物基質(zhì)包括玻璃纖維。
[0056]任選地，機(jī)械加工制造插座的步驟包括沖壓和數(shù)控成型(CNC)中的至少一種。

【專利附圖】

【附圖說(shuō)明】
[0057]為了更好地理解本發(fā)明并示出本發(fā)明的實(shí)施方式，以下純粹以舉例的方式參照附圖。
[0058]具體參照附圖時(shí)，必須強(qiáng)調(diào)的是特定的圖示是示例性的并且目的僅在于說(shuō)明性地討論本發(fā)明的優(yōu)選實(shí)施方案，并且基于提供被認(rèn)為是對(duì)于本發(fā)明的原理和概念方面的描述最有用和最易于理解的圖示的原因而被呈現(xiàn)。就此而言，沒(méi)有試圖將本發(fā)明的結(jié)構(gòu)細(xì)節(jié)以超出對(duì)本發(fā)明基本理解所必需的詳細(xì)程度來(lái)圖示；參照附圖的說(shuō)明使本領(lǐng)域技術(shù)人員認(rèn)識(shí)到本發(fā)明的幾種形式可如何實(shí)際體現(xiàn)出來(lái)。在附圖中:
[0059]圖1是部分聚合物或復(fù)合材料柵格的示意圖，其中具有芯片插座以及圍繞插座的通孔；
[0060]圖2是用于制造具有圍繞通孔的嵌入式芯片的面板的示意圖，示出面板的一部分，如一個(gè)方框，可如何具有用于不同類型芯片的插座；
[0061]圖3是圖1的部分聚合物或復(fù)合框架的示意圖，其中在每個(gè)插座中具有芯片，該芯片被聚合物或復(fù)合材料如模塑料固定就位，例如；
[0062]圖4是部分框架的示意性截面圖，示出在每個(gè)插座中被聚合物材料固定的嵌入式芯片，還示出通孔和在面板兩面上的焊盤(pán)；
[0063]圖5是含有嵌入式芯片的芯片的示意性截面圖；
[0064]圖6是在相鄰插座中含有一對(duì)不相似芯片的封裝體的不意截面圖；
[0065]圖7是如圖5所示的封裝體的示意性底視圖；
[0066]圖8示出可如何在通過(guò)圖8的工藝生產(chǎn)的面板中制造插座，可如何將芯片插入插座，接合至外界，然后分割為具有嵌入式芯片的獨(dú)立封裝；
[0067]圖8(a)?8 (V)示意性示出通過(guò)圖8的工藝獲得的中間結(jié)構(gòu)；
[0068]圖9是嵌入式芯片陣列的一部分的示意截面圖。

【具體實(shí)施方式】
[0069]在以下說(shuō)明中，涉及的是由在電介質(zhì)基質(zhì)中的金屬通孔構(gòu)成的支撐結(jié)構(gòu)，特別是在聚合物基質(zhì)中的銅通孔柱，如玻璃纖維增強(qiáng)的聚酰亞胺、環(huán)氧樹(shù)脂或BT (雙馬來(lái)酰亞胺/三嗪)或它們的混合物。
[0070]可以制造包括具有大量通孔柱的極大陣列基板的大面板是珠海越亞(Access)的光刻膠和圖案或面板鍍覆和層壓技術(shù)的特征，如在赫爾維茨(Hurwitz)等人的美國(guó)專利US7，682，972、US 7，669，320和US 7，635，641中所描述的，其通過(guò)引用并入本文。這樣的面板是基本平坦和基本光滑的。
[0071]利用光刻膠通過(guò)電鍍制造通孔并且該通孔可窄于通過(guò)鉆填形成的通孔是珠海越亞(Access)技術(shù)的另一特征。目前，最窄的鉆填通孔為約60微米。通過(guò)利用光刻膠進(jìn)行電鍍，可以獲得低于50微米，甚至小到30微米的分辨率。將IC接合至這樣的基板是非常具有挑戰(zhàn)性的。一種倒裝芯片接合途徑是提供與電介質(zhì)表面齊平的銅焊盤(pán)。這種途徑描述在本發(fā)明人的美國(guó)專利申請(qǐng)USSN 13/912,652中。
[0072]將芯片接合至插件的所有方法都是高成本的，引線接合和倒裝芯片技術(shù)也是高成本的并且連接斷裂會(huì)導(dǎo)致失效。
[0073]參照?qǐng)D1，示出芯片插座12的陣列10被框架16限定的部分，框架16包括聚合物基質(zhì)和穿過(guò)聚合物基質(zhì)框架16的金屬通孔14的陣列。
[0074]陣列10可以是包括芯片插座陣列的面板的一部分，每個(gè)陣列10被聚合物基質(zhì)框架所圍繞和限定，該聚合物基質(zhì)框架包括穿過(guò)聚合物基質(zhì)框架的銅通孔柵格。
[0075]因此，每個(gè)芯片插座12被具有穿過(guò)所述框架18的若干銅通孔的聚合物框架18所圍繞，繞插座12’排列。
[0076]框架18可由作為聚合物片材應(yīng)用的聚合物或者可以由作為預(yù)成型體(pr印reg)應(yīng)用的玻璃纖維增強(qiáng)聚合物構(gòu)成。它可具有一個(gè)或多個(gè)層。
[0077]參照?qǐng)D2，本 申請(qǐng)人:即珠海越亞公司的面板20典型地分成彼此被主框架分隔開(kāi)的方塊21、22、23、24的2X2陣列，主框架由水平框條25、垂直框條26和外框架27組成。方塊包括圖1中的芯片插座12的陣列。假定芯片尺寸為5mmX 5mm并且珠海越亞的面板尺寸為21英寸X25英寸，因此該加工技術(shù)能夠?qū)崿F(xiàn)在每塊面板上封裝10000個(gè)芯片。相對(duì)而言，在12英寸晶片上(其為目前工業(yè)應(yīng)用中最大的晶片)制造芯片封裝體只能夠?qū)崿F(xiàn)一次性處理2500個(gè)芯片，所以將認(rèn)識(shí)到在大面板上制造的規(guī)模經(jīng)濟(jì)性。
[0078]然而，適合該技術(shù)的面板在尺寸上是可以有所變化的。典型地，面板尺寸在約12英寸X 12英寸到約24英寸X 30英寸之間變動(dòng)。當(dāng)前應(yīng)用中的一些標(biāo)準(zhǔn)尺寸為20英寸X 16英寸和25英寸X21英寸。
[0079]面板20的所有方塊不必具有相同尺寸的芯片插座12。例如，在圖2的示意圖中，右上方塊22的芯片插座28大于其它方塊21、23、24的芯片插座29。此外，不僅一個(gè)以上的方塊22可用于不同尺寸的插座以便接納不同尺寸的芯片，而且任意尺寸的任意子陣列可用于制造任意特定的芯片封裝，因此不但可以制造高生產(chǎn)能力、少制程的小量芯片封裝，而且能夠?qū)崿F(xiàn)為特定消費(fèi)者同時(shí)處理不同的芯片封裝，或者為不同消費(fèi)者制造不同的封裝。因此，面板20可以包括至少一個(gè)區(qū)域22和第二區(qū)域21，區(qū)域22具有用于容納一種類型芯片的第一組外形尺寸的插座28，第二區(qū)域21具有用于容納第二種類型芯片的第二組外形尺寸的插座29。
[0080]如前參照?qǐng)D1所述，每個(gè)芯片插座12(圖2的28、29)被聚合物框架18包圍，并在每個(gè)方塊(圖2的21、22、23、24)中設(shè)置有插座28(29)的陣列。
[0081]參照?qǐng)D3，在每個(gè)插座12中可以設(shè)置芯片35，并且圍繞芯片35的空間可以填充封裝材料36，其可以是或不是與用于制造框架16相同的聚合物。例如，可以是模塑料。在一些實(shí)施方案中，封裝材料36和框架16的基質(zhì)可以采用相同的聚合物?？蚣艿木酆衔锘|(zhì)可包括連續(xù)增強(qiáng)纖維，而用于填充在插座中的封裝材料36的聚合物不能包括連續(xù)纖維。然而，封裝材料36可以包括填料，其可包括例如短纖維或陶瓷顆粒，例如。
[0082]典型的芯片尺寸可以從約ImmX Imm直至約60mmX 60mm,而且插座比芯片的每側(cè)略大0.1mm至2.0mm以在容納所需芯片時(shí)具有空隙。插件框架的厚度至少必須為芯片的深度，優(yōu)選厚度多厚出10微米至100微米。典型地，框架的深度為芯片厚度再+20微米。芯片厚度本身能夠?yàn)閺?5微米至400微米的范圍，典型值為約100微米。
[0083]作為芯片35被嵌入到插座12中的結(jié)果，每個(gè)單獨(dú)的芯片被具有繞每個(gè)芯片的邊緣排列的從中穿過(guò)的通孔14的框架38所包圍。
[0084]利用珠海越亞的通孔柱技術(shù)，進(jìn)行圖案鍍覆或面板鍍覆，接著進(jìn)行選擇性蝕刻，可以將通孔14制造成通孔柱，隨后利用介電材料如聚合物膜或?yàn)榱嗽黾臃€(wěn)定性利用聚合物基質(zhì)中的織造玻璃纖維束構(gòu)成的預(yù)成型體來(lái)層壓。在一個(gè)實(shí)施方案中，介電材料是Hitachi705G。在另一實(shí)施方案中，采用MGC832 NXA NSFLCA。在第三實(shí)施方案中，可以采用SumitomoGT-K。在另一實(shí)施方案中，采用Sumitomo LAZ-4785系列膜。在另一實(shí)施方案中，采用Sumitomo LAZ-6785 系列。替代材料包括 Taiyo 的 HBI 和 Zaristo-125 或 Ajinomoto 的 ABFGX材料系列。
[0085]作為替代方案，通孔可以利用公知的鉆填技術(shù)制造。首先，制造基板，然后，在固化后利用機(jī)械或激光鉆孔進(jìn)行鉆孔。然后，鉆出的孔可以通過(guò)電鍍填充銅。在這種情況下，基板可以是層壓板。它通常包括聚合物或纖維增強(qiáng)的聚合物基質(zhì)。
[0086]利用通孔柱而不是鉆填技術(shù)制造通孔具有許多優(yōu)點(diǎn)。在通孔柱技術(shù)中，由于所有通孔可以同時(shí)制造，而鉆填技術(shù)需要單獨(dú)鉆孔，所以通孔柱技術(shù)更快。此外，由于鉆出的通孔都是圓柱形的，而通孔柱可以具有任意形狀。實(shí)際上，所有鉆填的通孔都具有相同的尺寸(在公差范圍內(nèi))，而通孔柱可以具有不同的形狀和尺寸。而且，為了增加強(qiáng)度，優(yōu)選聚合物基質(zhì)是纖維增強(qiáng)的，典型地利用玻璃纖維織造束來(lái)增強(qiáng)。當(dāng)聚合物內(nèi)包含纖維的預(yù)成型體被敷設(shè)在直立的通孔柱上并固化后，通孔柱的特征是具有平滑且垂直的側(cè)面。然而，在對(duì)復(fù)合材料進(jìn)行鉆孔時(shí)，鉆填通孔典型地有所傾斜；典型地具有粗糙表面，其引起雜散電感，導(dǎo)致噪聲。
[0087]通常，通孔14具有25微米到500微米范圍的寬度。如果為圓柱形，如鉆填所要求以及如在通孔柱中常見(jiàn)的那樣，每個(gè)通孔可具有25到500微米的直徑。
[0088]再參照?qǐng)D3，在制造具有嵌入通孔的聚合物基質(zhì)框架16后，可以通過(guò)CNC(數(shù)控成型)或沖壓來(lái)制造插座12。作為替代方案，采用面板鍍覆或圖案鍍覆，可以沉積犧牲銅塊。如果銅通孔柱14例如利用光刻膠進(jìn)行選擇性遮蔽，則可蝕刻掉該銅塊以形成插座12。
[0089]可以利用繞每個(gè)插座12的框架38中具有通孔14的插座陣列38的聚合物框架來(lái)形成單個(gè)和多個(gè)芯片封裝，包括多個(gè)芯片封裝和構(gòu)建多層芯片封裝體。
[0090]一旦將芯片35設(shè)置在插座12中，可利用封裝材料36將芯片就地固定，封裝材料36典型地是聚合物，如模塑料、干膜B階聚合物或預(yù)成型體。
[0091]參照?qǐng)D4，可以在嵌有芯片35的框架40的一面或兩面上制造銅布線層42、43。典型地，芯片35布置成具有朝下的端子并且與扇出超過(guò)芯片35邊緣的焊盤(pán)43接合。利用通孔14的優(yōu)勢(shì)，上表面上的焊盤(pán)42和下表面上的焊盤(pán)43允許通過(guò)稱為PoP (封裝上封裝)的IC基板封裝體的倒裝芯片、引線接合組裝工藝或BGA(球柵陣列)焊接工藝等來(lái)接合其他芯片。還應(yīng)該注意到，在某些情況下，芯片或IC基板封裝體還可以直接接合到通孔14的外端?；旧希瑧?yīng)該認(rèn)識(shí)到，上下焊盤(pán)42、43能夠?qū)崿F(xiàn)構(gòu)建其他的通孔柱和布線特征結(jié)構(gòu)層，以形成更復(fù)雜的結(jié)構(gòu)，并且這種復(fù)雜結(jié)構(gòu)仍能在其最外特征結(jié)構(gòu)層上或暴露在其表面上的通孔層上容納芯片或IC基板封裝體。
[0092]示出切割工具45。應(yīng)該認(rèn)識(shí)到，面板40中的封裝芯片35的陣列利用例如回轉(zhuǎn)鋸或激光容易被切割成單個(gè)芯片48。
[0093]參照?qǐng)D6，在一些實(shí)施方案中，相鄰的芯片插座可以具有不同的外形尺寸，包括不同的尺寸和/或不同的形狀。此外，封裝可包括多于一個(gè)的芯片并且可包括不同的芯片。例如，處理器芯片35可設(shè)置在一個(gè)插座上并且接合設(shè)置在相鄰插座中的存儲(chǔ)器芯片55，這兩個(gè)芯片被框架材料構(gòu)成的框條所分隔開(kāi)。
[0094]布線層42、43的導(dǎo)體可以接合至芯片通孔的端子。在當(dāng)前技術(shù)狀態(tài)中，通孔柱可以為約130微米長(zhǎng)。當(dāng)芯片35、55的厚于約130微米時(shí)，可能有必要將一個(gè)通孔堆疊在另一個(gè)通孔上。堆疊通孔的技術(shù)是已知的，其在赫爾維茨(Hurwitz)等的共同待審專利申請(qǐng)USSN 13/482，099 和 USSN 13/483，185 中進(jìn)行了討論。
[0095]參照?qǐng)D7，從下方示出包括在聚合物框架16中的芯片55的芯片封裝48，使得芯片55被框架16包圍并且通孔14圍繞芯片55的外周并穿過(guò)框架16。芯片設(shè)置在插座中并用通常為第二聚合物的封裝材料36就地固定。出于穩(wěn)定性考慮，框架16通常由纖維增強(qiáng)預(yù)成型體制造。封裝材料36的第二聚合物可以是聚合物膜或模塑料。其可包括填料，也可包括短纖維。典型地如圖所示，通孔14是簡(jiǎn)單圓柱形的通孔，但是它們可以具有不同的形狀和尺寸。芯片55上的焊球57的一些球柵陣列通過(guò)扇出構(gòu)型的焊盤(pán)43連接至通孔14。如圖所示，可以具有直接接合至芯片下方基板的附加焊球。在一些實(shí)施方案中，基于通信和數(shù)據(jù)處理的考慮，至少一個(gè)通孔是同軸的通孔。加工同軸通孔的技術(shù)在例如待審專利申請(qǐng)USSN13/483，185 中給出。
[0096]除了為芯片堆疊提供接觸之外，圍繞芯片的通孔14可用于將芯片與其周圍隔離并且提供法拉第屏蔽。這種屏蔽通孔可接合至焊盤(pán)，使其與芯片上的屏蔽通孔互連并為芯片提供屏蔽。
[0097]圍繞芯片可以有多于一列的通孔，并且內(nèi)通孔列可用于信號(hào)傳遞，而外通孔列可用于屏蔽。外通孔列可與制造在芯片上的實(shí)心銅塊接合，該銅塊可由此用作熱沉以耗散由芯片產(chǎn)生的熱?？刹扇∵@種方式封裝不同的芯片。
[0098]本文所述的包括具有通孔的框架的嵌入式芯片技術(shù)尤其適合模擬處理，由于接觸很短，并且每個(gè)芯片具有相對(duì)少量的接觸。
[0099]應(yīng)該認(rèn)識(shí)到，該技術(shù)并非僅限于封裝IC芯片。在一些實(shí)施方案中，芯片包括選自由熔斷器、電容器、電感器和濾波器構(gòu)成的組別的組件。用于加工電感器和濾波器的技術(shù)描述在赫爾維茨(Hurwitz)等的共同待審美國(guó)專利申請(qǐng)USSN 13/962,316中。
[0100]參照?qǐng)D8以及圖8 (a) -8 (v)，一種在有機(jī)絕緣體上嵌入芯片的方法包括:制造各自被有機(jī)基質(zhì)框架122限定的芯片插座126的柵格120，框架122還包括穿過(guò)有機(jī)基質(zhì)框架122的至少一個(gè)通孔124-8 (a)。如圖所示，有機(jī)基質(zhì)框架是具有嵌入的通孔柱的玻璃增強(qiáng)電介質(zhì)，例如具有利用CNC(數(shù)控機(jī)床)沖壓或機(jī)制的插座。作為替代方案，插座能夠通過(guò)電鍍銅并在保護(hù)通孔柱的同時(shí)溶解銅來(lái)制造。作為替代方案，插座能夠從具有鍍覆貫穿孔的層壓板中沖壓出。
[0101]芯片插座120的柵格設(shè)置在膠帶130上-8(b)。膠帶130通常為市售的可熱分解或可在紫外線照射下分解的透明膜。
[0102]芯片132面朝下設(shè)置在柵格120的插座126中_ 8 (C)，并且可以通過(guò)透過(guò)膠帶成像來(lái)對(duì)準(zhǔn)。芯片132在插座126中的設(shè)置通常是完全自動(dòng)的。將封裝材料134放置于芯片132和柵格120上-8(d)。在一個(gè)實(shí)施方案中，封裝材料134是180微米厚的電介質(zhì)膜，并且芯片132為100微米厚。然而，外形尺寸可有所變化。封裝材料134通常具有約150微米至數(shù)百微米的厚度。封裝材料134可以是模塑料。芯片132通常具有25微米至數(shù)百微米的厚度。重要的是，封裝材料134的厚度超過(guò)芯片132的厚度數(shù)十微米。
[0103]框架120的介電材料122和施加在芯片132上的封裝材料134可具有類似的基質(zhì)，或者聚合物基質(zhì)可極為不同?？蚣芡ǔ０ㄟB續(xù)增強(qiáng)纖維，其可作為預(yù)成型體提供。封裝材料134不包括連續(xù)纖維，但可包括短纖維和/或顆粒填料。
[0104]在電介質(zhì)134上施加載體136-8(e)。移除膠帶130 - 8 (f)，暴露出芯片132的底偵U。根據(jù)所使用的特定膠帶，膠帶130可以被燒毀或通過(guò)暴露于紫外線下而移除。在電介質(zhì)上濺射種子層138 (通常是鈦，然后是銅)-8(g)。用于增強(qiáng)電鍍銅與聚合物的粘附力的替代種子層包括鉻和鎳鉻合金。施加光刻膠層140并將其圖案化-步驟8(h)。在圖案中電鍍銅142 - 8⑴。剝除電介質(zhì)膜或光刻膠140 - 8 (j)，并且蝕刻掉濺射層138 - 8 (k)。然后，在銅和芯片底側(cè)上施加蝕刻阻擋層144 - 8(1)。蝕刻阻擋層144可以是干膜或光刻膠。使用例如氯化銅或氫氧化銨，蝕刻掉銅載體136 - 8 (m)。將構(gòu)造體減薄至暴露出框架和通孔端部-步驟8 (η)，任選地，例如采用等離子體蝕刻劑，如比例為1:1-3:1范圍的CF4和02?？稍诘入x子體蝕刻后進(jìn)行化學(xué)機(jī)械拋光(CMP)。在減薄的聚合物134上濺射粘附金屬種子層146，如鈦(或鉻或鎳鉻合金)-8(0)，接著濺射銅種子層148 - 8(p)。然后可以施加光刻膠層150 - 8 (q)并且將其圖案152化-步驟8 (r)。然后在圖案152中電鍍銅154以形成接觸銅通孔124的導(dǎo)體特征圖案-步驟8 (S)，并且從兩側(cè)剝除光刻膠-步驟8(t)。移除種子層146、148 -8(u)并且分割陣列-8(v)。分割或切割可利用例如回轉(zhuǎn)鋸刃或其它切割技術(shù)，例如激光，來(lái)完成。
[0105]應(yīng)該認(rèn)識(shí)到，一旦在基板一側(cè)上具有銅導(dǎo)體特征布線層142、146，可能利用球柵陣列(BGA)或接點(diǎn)柵格陣列(LGA)技術(shù)將芯片附到導(dǎo)體特征結(jié)構(gòu)上。此外，可能構(gòu)建其它的布線層。在所述構(gòu)造中，在兩個(gè)面上具有導(dǎo)體特征布線層142、146。因此，可以在一面或兩面上構(gòu)建其它層，能夠?qū)崿F(xiàn)封裝上封裝“PoP”以及類似構(gòu)造。
[0106]參照?qǐng)D9，本發(fā)明的中心在于嵌入式芯片202的陣列構(gòu)成的結(jié)構(gòu)200，芯片202各自設(shè)置為具有向下的接觸204的一面，在由通常為纖維增強(qiáng)聚合物的介電材料制成的框架206的插座中，其中芯片202被通常為聚合物的封裝材料208包封，封裝材料208將芯片202與框架206接合并且覆蓋芯片202的與具有接觸204 —面的相對(duì)的面。具有至少一個(gè)通孔210，且通常具有圍繞每個(gè)芯片202的嵌入在框架208中的多個(gè)通孔210，使得通孔210的端部暴露在結(jié)構(gòu)的兩面上，從而能夠?qū)崿F(xiàn)進(jìn)一步的構(gòu)建。通孔210可以是通過(guò)圖案電鍍或面板電鍍并選擇性蝕刻以移除過(guò)量金屬，通常是銅，而制成的通孔柱。如有必要，如當(dāng)框架深度大到難以在一個(gè)鍍覆步驟中制造時(shí)，通孔210可以是短通孔柱的堆疊體，任選在其間具有焊盤(pán)。作為替代方案，通孔可以是鍍覆的貫穿孔，例如通過(guò)鉆填技術(shù)制成。
[0107]典型地，結(jié)構(gòu)200是首先通過(guò)在通孔柱上層壓聚合物電介質(zhì)或通過(guò)在覆銅電介質(zhì)面板(通常是層壓板，然后移除覆層)上鉆孔并對(duì)貫穿孔鍍銅來(lái)制造框架206而制成。然后，通過(guò)選擇性蝕刻銅通孔柱塊或通過(guò)CNC或通過(guò)簡(jiǎn)單沖壓，在具有嵌入通孔的基板上制造插座。利用可移除膠帶作為框架下方膜，在每個(gè)插座中置入芯片202，接觸204朝下，用典型地為聚合物也可以是模塑料或聚合物膜或預(yù)成型體的封裝材料208包封芯片。封裝材料可以包括無(wú)機(jī)填料，如短纖維或陶瓷顆粒。移除膠帶，并向下蝕刻頂部電介質(zhì)聚合物以暴露出通孔端部和芯片焊盤(pán)。
[0108]因此，本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到本發(fā)明不限于上文中具體示出和描述的實(shí)施方案。本發(fā)明的范圍僅由所附權(quán)利要求書(shū)限定并包括本領(lǐng)域技術(shù)人員在閱讀前文后所能想到的上文所述各種技術(shù)特征的組合及子組合以及其變化和修改。
[0109]在權(quán)利要求書(shū)中，術(shù)語(yǔ)“包括”及其變化形式例如“包含”、“含有”等是指包括所列舉的組件，但通常并不排除其他組件。
【權(quán)利要求】
1.一種制造嵌入式芯片封裝體的方法，包括: 獲得芯片插座的陣列，使得每個(gè)芯片插座被框架所包圍，所述框架具有第一聚合物的聚合物基質(zhì)和圍繞每個(gè)插座且穿過(guò)所述框架的至少一個(gè)通孔柱； 將具有框架的所述陣列放置在透明膠帶上，使得該蜂窩狀陣列的底面接觸所述透明膠帶; 將芯片以端子朝下的方式設(shè)置在每個(gè)芯片插座中，使得所述芯片的底面接觸所述透明膠帶； 利用透過(guò)所述膠帶的光學(xué)成像，將所述芯片與所述通孔柱對(duì)準(zhǔn)； 在所述陣列的所述芯片上及周圍施加封裝材料，并固化所述封裝材料，以將所述芯片的五個(gè)面嵌入； 對(duì)所述封裝材料進(jìn)行減薄和平坦化，以暴露出在所述陣列的頂面上的所述通孔的上端; 移除所述透明膠帶； 在所述蜂窩狀陣列的所述底面和所述芯片的所述底面上施加導(dǎo)體特征結(jié)構(gòu)層，以將每個(gè)芯片的至少一個(gè)端子與至少一個(gè)通孔接合； 在所述蜂窩狀陣列的頂面上施加導(dǎo)體特征結(jié)構(gòu)層，使得至少一個(gè)導(dǎo)體從通孔延伸且至少部分地越過(guò)每個(gè)芯片；和 切割所述陣列以形成包括至少一個(gè)嵌入式芯片的分隔的芯片，所述至少一個(gè)嵌入式芯片具有接合至所述芯片附近的通孔的接觸焊盤(pán)。
2.如權(quán)利要求1所述的方法，其中所述陣列包括長(zhǎng)方形單元的陣列。
3.如權(quán)利要求1所述的方法，其中所述芯片包括模擬處理器、數(shù)字處理器、傳感器、濾波器和存儲(chǔ)器中的至少一種。
4.如權(quán)利要求1所述的方法，其中所述框架包括在所述第一聚合物中的玻璃纖維增強(qiáng)體。
5.如權(quán)利要求1所述的方法，其中所述框架包括在所述第一聚合物中的織造玻璃纖維束。
6.如權(quán)利要求1所述的方法，其中所述封裝材料包括第二聚合物基質(zhì)。
7.如權(quán)利要求1所述的方法，其中所述封裝材料包括模塑料。
8.如權(quán)利要求1所述的方法，其中所述封裝材料包括至少一種聚合物片材，其敷設(shè)在所述框架和所述芯片上并進(jìn)行熱壓。
9.如權(quán)利要求6所述的方法，其中所述封裝材料還包括顆粒填料和短纖維填料中的至少一種。
10.如權(quán)利要求1所述的方法，其中所述芯片插座的陣列通過(guò)以下步驟制造: 獲得犧牲載體； 布設(shè)光刻膠層； 圖案化所述光刻膠，使其具有銅通孔柵格； 在所述柵格中鍍覆銅通孔柱； 剝除光刻膠； 用聚合物電介質(zhì)層壓所述銅通孔柱； 對(duì)所述聚合物電介質(zhì)進(jìn)行減薄和平坦化，以暴露出銅通孔的端部； 移除所述載體；以及 在所述聚合物電介質(zhì)中機(jī)械加工出芯片插座。
11.如權(quán)利要求10所述的方法，其中所述犧牲載體是銅載體，其通過(guò)將銅溶解而被移除。
12.如權(quán)利要求10所述的方法，還包括在沉積銅通孔之前，在所述載體上施加蝕刻阻擋層。
13.如權(quán)利要求10所述的方法，其中在蝕刻掉銅載體的同時(shí)，利用蝕刻阻擋材料保護(hù)具有暴露的銅通孔端部的平坦化聚合物電介質(zhì)。
14.如權(quán)利要求13所述的方法，其中所述蝕刻阻擋材料是光刻膠。
15.如權(quán)利要求10所述的方法，其中所述聚合物電介質(zhì)還包括織造玻璃纖維束，并作為預(yù)成型體施加并隨后固化。
16.如權(quán)利要求1所述的方法，其中所述芯片插座的陣列通過(guò)以下步驟制造: 獲得犧牲載體； 布設(shè)光刻膠層； 圖案化所述光刻膠，使其具有銅通孔柵格和插座陣列； 在所述柵格和所述陣列中鍍覆銅通孔柱； 剝除光刻膠； 用聚合物電介質(zhì)層壓所述銅通孔柱和所述陣列； 對(duì)所述聚合物電介質(zhì)進(jìn)行減薄和平坦化，以暴露出銅通孔的端部和所述陣列； 遮蔽所述銅通孔的端部，并選擇性溶解所述陣列以形成插座；以及 移除所述載體。
17.如權(quán)利要求1所述的方法，其中所述蜂窩狀陣列通過(guò)以下步驟制造: 獲得包括覆銅聚合物基質(zhì)的基板； 鉆出導(dǎo)通孔陣列； 在所述導(dǎo)通孔內(nèi)電鍍銅； 移除覆銅層，以及 在整個(gè)基板上機(jī)械加工出插座。
18.如權(quán)利要求17所述的方法，其中移除覆銅層的步驟包括溶解、磨蝕和等離子體蝕刻中的至少一種。
19.如權(quán)利要求17所述的方法，其中所述聚合物基質(zhì)還包括玻璃纖維。
20.如權(quán)利要求17所述的方法，其中機(jī)械加工制造插座的步驟包括沖壓和CNC中的至少一種。
【文檔編號(hào)】H01L21/683GK104332414SQ201410478551
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年9月18日 優(yōu)先權(quán)日:2014年4月9日
【發(fā)明者】卓爾·赫爾維茨, 黃士輔 申請(qǐng)人:珠海越亞封裝基板技術(shù)股份有限公司