半導體器件及其形成方法
【技術領域】
[0001]本發(fā)明涉及半導體器件及其形成方法。
【背景技術】
[0002]諸如垂直全環(huán)柵晶體管的垂直半導體器件非常流行但產(chǎn)生非期望的器件特性。因此，需要改進其制造。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種形成垂直結構的方法，包括:提供襯底；在所述襯底上方形成第一氧化物層；形成淺溝槽隔離件以將所述襯底劃分成第一區(qū)和第二區(qū)；在所述第一氧化物層和所述淺溝槽隔離件上方形成第一偽層；蝕刻所述第一氧化物層和所述第一偽層以在所述第一區(qū)中形成第一凹槽并在所述第二區(qū)中形成第二凹槽；在所述第一凹槽和所述第二凹槽中形成第二偽層；去除所述第一偽層；去除所述第一氧化物層；蝕刻所述淺溝槽隔離件的一部分；以及蝕刻所述襯底以使得所述襯底與所述淺溝槽隔離件的頂部對準，并且在所述第一區(qū)中形成第一垂直結構且在所述第二區(qū)中形成第二垂直結構。
[0004]在上述方法中，在所述襯底上方形成所述第一氧化物層還包括:在所述襯底上方形成由氧化硅制成的所述第一氧化物層。
[0005]在上述方法中，在所述第一氧化物層和所述淺溝槽隔離件上方形成所述第一偽層還包括:在所述第一氧化物層和所述淺溝槽隔離件上方形成由導電材料制成的所述第一偽層。
[0006]在上述方法中，在所述第一氧化物層和所述淺溝槽隔離件上方形成所述第一偽層還包括:在所述第一氧化物層和所述淺溝槽隔離件上方形成由介電材料制成的所述第一偽層。
[0007]在上述方法中，在所述第一凹槽和所述第二凹槽中形成所述第二偽層還包括:形成對所述第一偽層而言具有高蝕刻選擇性的所述第二偽層。
[0008]在上述方法中，在所述第一凹槽和所述第二凹槽中形成所述第二偽層還包括:在所述第一凹槽和所述第二凹槽中形成由S1CN制成的所述第二偽層。
[0009]在上述方法中，蝕刻所述襯底以使得所述襯底與所述淺溝槽隔離件的頂部對準并且在所述第一區(qū)中形成所述第一垂直結構和在所述第二區(qū)中形成所述第二垂直結構還包括:蝕刻所述襯底以使得所述淺溝槽隔離件的頂部和所述襯底之間的斷層小于20埃至100埃。
[0010]在上述方法中，還包括:對所述第二偽層實施化學機械拋光并停止在所述第一偽層處。
[0011]在上述方法中，還包括:對所述第一垂直結構、所述第二垂直結構和所述襯底實施氫退火；對所述第一垂直結構、所述第二垂直結構和所述襯底實施原位蒸汽產(chǎn)生工藝以形成第三氧化物層；對所述淺溝槽隔離件實施STI致密退火；蝕刻所述第三氧化物層同時保留所述淺溝槽隔離件；在所述第一垂直結構、所述第二垂直結構和所述襯底上形成屏蔽氧化物；穿過所述屏蔽氧化物將第一摻雜劑離子注入至所述襯底的第一區(qū)內(nèi)；穿過所述屏蔽氧化物將第二摻雜劑離子注入至所述襯底的第二區(qū)內(nèi)；以及去除所述屏蔽氧化物。
[0012]在上述方法中，形成所述淺溝槽隔離件以將所述襯底劃分成所述第一區(qū)和所述第二區(qū)還包括:在所述第一氧化物層上方形成停止層；在所述停止層上方形成第二氧化物層；在所述第二氧化物層上方形成平坦化層；蝕刻所述第一氧化物層、所述停止層、所述第二氧化物層和所述平坦化層以暴露所述襯底的一部分；去除所述平坦化層；去除所述第二氧化物層；蝕刻所述襯底的暴露部分以形成溝槽；在所述溝槽中形成第三氧化物層；拋光所述第三氧化物層并停止在所述停止層處；以及去除所述停止層。
[0013]根據(jù)本發(fā)明的另一方面，還提供了一種形成垂直結構的方法，包括:提供襯底；在所述襯底上方形成第一氧化物層；在所述第一氧化物層上方形成第一偽層；蝕刻所述第一氧化物層和所述第一偽層以形成凹槽；在所述凹槽中形成第二偽層；去除所述第一偽層；去除所述第一氧化物層；以及蝕刻所述襯底以形成所述垂直結構。
[0014]在上述方法中，在所述襯底上方形成所述第一氧化物層還包括:在所述襯底上方形成由氧化硅制成的所述第一氧化物層。
[0015]在上述方法中，在所述第一氧化物層上方形成所述第一偽層還包括:在所述第一氧化物層上方形成由導電材料制成的所述第一偽層。
[0016]在上述方法中，在所述第一氧化物層上方形成所述第一偽層還包括:在所述第一氧化物層上方形成由介電材料制成的所述第一偽層。
[0017]在上述方法中，在所述凹槽中形成所述第二偽層還包括:形成對所述第一偽層而言具有高蝕刻選擇性的所述第二偽層。
[0018]在上述方法中，在所述凹槽中形成所述第二偽層還包括:在所述凹槽中形成由S1CN制成的所述第二偽層。
[0019]在上述方法中，還包括:對所述第二偽層實施化學機械拋光并且停止在所述第一偽層處。
[0020]根據(jù)本發(fā)明的又一方面，還提供了一種半導體器件，包括:襯底；嵌入在所述襯底中的STI ;以及垂直晶體管，具有與所述STI基本對準的源極。
[0021]在上述器件中，所述襯底和所述STI之間的對準具有低于20埃至100埃的斷層。
[0022]在上述器件中，所述襯底和所述STI之間的對準具有低于20埃的斷層。
【附圖說明】
[0023]當結合附圖進行閱讀時，根據(jù)下面詳細的描述可以最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚討論起見，各種部件的尺寸可以任意地增大或減小。
[0024]圖1是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0025]圖2是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0026]圖3是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0027]圖4是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0028]圖5是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0029]圖6是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0030]圖7是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0031]圖8是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0032]圖9是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0033]圖10是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0034]圖11是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0035]圖12是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0036]圖13是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0037]圖14是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0038]圖15是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0039]圖16是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0040]圖17是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0041]圖18是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0042]圖19是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0043]圖20是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0044]圖21是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0045]圖22是示出具有斷層的半導體器件的截面圖。
[0046]圖23是示出具有由斷層導致的非期望的柵極長度的半導體器件的截面圖。
[0047]圖24是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0048]圖25是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0049]圖26是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0050]圖27是根據(jù)一些實施例示出示例性半導體器件的截面圖。
[0051]圖28是根據(jù)一些實施例示