用于內(nèi)部估計半導(dǎo)體技術(shù)的電介質(zhì)可靠性的電路和方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及估計新半導(dǎo)體技術(shù)的可靠性，特別是估計新半導(dǎo)體技術(shù)的電介質(zhì)可靠性。
【背景技術(shù)】
[0002]針對汽車技術(shù)的故障率目標(biāo)是相當(dāng)嚴(yán)格的，例如通常在Ippm以下。在另一方面，針對CMOS (互補金屬氧化物半導(dǎo)體)器件的可靠性裕度被降低且電場隨著減小的特征大小而增加。對于薄柵極氧化物且尤其是對于高k電介質(zhì)，需要新方法來允許這樣的高電場。由于該減小的可靠性裕度，第一電介質(zhì)擊穿不再被認(rèn)為是數(shù)字電路的硬故障。相反，允許逐漸的階段，其中電介質(zhì)的完整性被許可不斷地減小直到硬故障出現(xiàn)為止。用于諸如金屬間電介質(zhì)、淺溝槽隔離、深溝槽隔離等的隔離電介質(zhì)的電場也被增加。這在較高的電壓被用在具有DMOS (雙擴散金屬氧化物半導(dǎo)體)、BEOL (后段制程)電容器(諸如VPP (垂直平行板)電容器、柵格電容器、三明治電容器等)和類似的器件的功率應(yīng)用的CMOS技術(shù)中時尤其是真的。
[0003]如同下述薄電介質(zhì)一樣，由外部電路產(chǎn)生的常規(guī)應(yīng)力遞送太多的能量且通常導(dǎo)致電介質(zhì)的硬擊穿，在所述薄電介質(zhì)中，晶體管和電阻器限制的擊穿和甚至諸如環(huán)形振蕩器和邏輯元件的數(shù)字電路被用來估計產(chǎn)品相關(guān)的擊穿或諸如NBTI (負(fù)偏置溫度不穩(wěn)定性)和HCS (熱載流子應(yīng)力)的退化行為。外部電阻器可以幫助減輕該問題，但用來對電介質(zhì)加應(yīng)力的外部電路和裝備仍支配退化行為且因此使擊穿/退化行為的估計不可靠。此外，用來將外部電路和測試裝備連接到應(yīng)力下的半導(dǎo)體晶片的電纜在加應(yīng)力期間充電且在電介質(zhì)擊穿出現(xiàn)時放電，進一步增加了對電介質(zhì)擊穿/退化行為的外部影響。

【發(fā)明內(nèi)容】

[0004]根據(jù)半導(dǎo)體晶片的實施例，半導(dǎo)體晶片包括不同厚度的電介質(zhì)區(qū)。電介質(zhì)區(qū)中的一些電介質(zhì)區(qū)是較薄的，且電介質(zhì)區(qū)中的其它電介質(zhì)區(qū)是較厚的。半導(dǎo)體晶片進一步包括可操作來對半導(dǎo)體晶片內(nèi)的電介質(zhì)區(qū)中的至少一個電介質(zhì)區(qū)內(nèi)部地加應(yīng)力以估計電介質(zhì)可靠性的應(yīng)力電路。
[0005]根據(jù)估計半導(dǎo)體技術(shù)的電介質(zhì)可靠性的方法的實施例，所述方法包括:制作包括不同厚度的電介質(zhì)區(qū)的半導(dǎo)體晶片，電介質(zhì)區(qū)中的一些電介質(zhì)區(qū)是較薄的且電介質(zhì)區(qū)中的其它電介質(zhì)區(qū)是較厚的；以及對半導(dǎo)體晶片內(nèi)的電介質(zhì)區(qū)中的至少一個電介質(zhì)區(qū)內(nèi)部地加應(yīng)力以估計電介質(zhì)可靠性。
[0006]本領(lǐng)域技術(shù)人員在閱讀下面詳細(xì)的描述后且在觀看附圖后將認(rèn)識到附加的特征和優(yōu)點。
【附圖說明】
[0007]附圖中的元件不必要相對于彼此按比例。相同的參考數(shù)字指定對應(yīng)的相同部分。各種所示的實施例的特征可以被組合，除非它們互相排斥。實施例在附圖中被描繪并且在接著的描述中被詳述。
[0008]圖1圖示具有用于對制作在晶片上的電介質(zhì)區(qū)內(nèi)部地加應(yīng)力的應(yīng)力電路的半導(dǎo)體晶片的實施例的框圖。
[0009]圖2圖示圖1所示的內(nèi)部應(yīng)力電路的實施例的框圖。
[0010]圖3圖示圖1所示的內(nèi)部應(yīng)力電路的另一實施例的框圖。
[0011]圖4圖示圖1所示的內(nèi)部應(yīng)力電路的又另一實施例的框圖。
[0012]圖5圖示具有故意布局不對準(zhǔn)的電介質(zhì)測試結(jié)構(gòu)的實施例的平面圖。
[0013]圖6圖示具有故意布局不對準(zhǔn)的電介質(zhì)測試結(jié)構(gòu)的另一實施例的橫截面圖。
[0014]圖7圖示具有故意布局不對準(zhǔn)的電介質(zhì)測試結(jié)構(gòu)的又另一實施例的平面圖。
[0015]圖8圖示電容器測試結(jié)構(gòu)的實施例的透視圖。
[0016]圖9圖示估計半導(dǎo)體技術(shù)的電介質(zhì)可靠性的方法的實施例的圖解。
【具體實施方式】
[0017]本文中描述的實施例提供了用于內(nèi)部地加應(yīng)力且估計新半導(dǎo)體技術(shù)的電介質(zhì)可靠性的產(chǎn)品相關(guān)的應(yīng)力電路，其中需要高電壓以對電介質(zhì)區(qū)加應(yīng)力。在與電介質(zhì)測試結(jié)構(gòu)相同的半導(dǎo)體晶片上制作應(yīng)力電路，使得電介質(zhì)退化行為不受外部電路和應(yīng)力裝備的支配。S卩，本文中描述的應(yīng)力電路產(chǎn)出產(chǎn)品相關(guān)的退化數(shù)據(jù)而不影響外部電路。因而，可以實現(xiàn)由產(chǎn)品相關(guān)的驅(qū)動元件(例如，電壓轉(zhuǎn)換器)進行測試的器件，其排除了用在標(biāo)準(zhǔn)測試中的外部測量裝備的影響。電荷泵是這樣的產(chǎn)品相關(guān)的驅(qū)動元件的另一實施例，其具有用來生成較高電壓的附加特征?？梢曰诮Y(jié)果產(chǎn)品相關(guān)的退化數(shù)據(jù)來完成正確的可靠性估計，從而產(chǎn)出壽命增加。在具有本文中描述的新的電介質(zhì)加應(yīng)力方法和應(yīng)力電路的情況下，新產(chǎn)品的可靠性可以被保證有較高程度的信任。
[0018]圖1圖示了包括不同厚度的電介質(zhì)區(qū)102的半導(dǎo)體晶片100的實施例，電介質(zhì)區(qū)中的一些電介質(zhì)區(qū)是較薄的(例如，柵極氧化物)且電介質(zhì)區(qū)的其它電介質(zhì)區(qū)是較厚的(例如，用于在DMOS器件情況下的漏極擴展的厚氧化物、電容器電介質(zhì)、電阻器、層間電介質(zhì)、淺溝槽隔離、場氧化物等)。即，用來制作晶片100的半導(dǎo)體技術(shù)具有可變電介質(zhì)厚度的范圍。本文中描述的加應(yīng)力方法可以用于估計電介質(zhì)可靠性，其中電介質(zhì)范圍的較厚端部具有特別的興趣。
[0019]半導(dǎo)體晶片100也包括可操作來對半導(dǎo)體晶片100內(nèi)的電介質(zhì)區(qū)102中的至少一個電介質(zhì)區(qū)內(nèi)部地加應(yīng)力以估計電介質(zhì)可靠性的應(yīng)力電路104。因為應(yīng)力電路104被制作在與電介質(zhì)測試結(jié)構(gòu)102的該半導(dǎo)體晶片100上，所以應(yīng)力電路104估計的厚電介質(zhì)材料的退化行為不受外部電路和應(yīng)力裝備支配。此外，應(yīng)力電路104的生成和驅(qū)動能力兩者都是廣品相關(guān)的，且因此表不在真實CMOS廣品中的情況。
[0020]根據(jù)一個實施例，半導(dǎo)體晶片100是用來估計包括電介質(zhì)可靠性的新半導(dǎo)體技術(shù)的可靠性的測試晶片。根據(jù)該實施例，測試晶片100具有多個測試地點106，測試地點106中的每一個測試地點包括應(yīng)力電路104。
[0021]根據(jù)另一實施例，半導(dǎo)體晶片100是具有諸如功率晶體管芯片的多個產(chǎn)品芯片(管芯)108的產(chǎn)品晶片。產(chǎn)品芯片中108中的每一個產(chǎn)品芯片或在產(chǎn)品芯片108中的鄰近產(chǎn)品芯片之間的監(jiān)視區(qū)I1 (所謂的鋸縫測試地點)包括應(yīng)力電路104。在應(yīng)力電路104被包括在產(chǎn)品芯片108中的情況下，應(yīng)力電路104可以被進一步可操作來禁用每一個產(chǎn)品芯片108，對于所述每一個產(chǎn)品芯片108，電流泄露限制由于對包含在該產(chǎn)品芯片108中的電介質(zhì)區(qū)102中的至少一個加應(yīng)力而被超過。即，應(yīng)力電路104可以包括用于測量應(yīng)力下的每一個電介質(zhì)區(qū)102的泄露電流的監(jiān)視器以及用于將所測量的泄露電流與閾值比較的比較器。如果所測量的泄露電流超過閾值，則應(yīng)力電路104可以例如通過禁用產(chǎn)品芯片108的電源來禁用產(chǎn)品芯片108。
[0022]圖2以更多細(xì)節(jié)示出了應(yīng)力電路104的實施例，其中較厚的電介質(zhì)區(qū)102之一在應(yīng)力下并被圖示為電容器。一般，任何厚度的電介質(zhì)區(qū)102可以被應(yīng)力電路104加應(yīng)力。例如，應(yīng)力電路104可以對諸如具有厚氧化物的漏極擴展、電容器、電阻器、在鄰近金屬線之間的隔離、淺溝槽隔離、場氧化物等的較厚電介質(zhì)區(qū)102加應(yīng)力。在一些實施例中，由應(yīng)力電路104加應(yīng)力的每一個較厚電介質(zhì)區(qū)102是至少5nm厚。
[0023]根據(jù)應(yīng)力電路104的一個實施例，電路104可操作來通過跨越在應(yīng)力下的電介質(zhì)區(qū)102施加電壓(Vsa)來對在半導(dǎo)體晶片100內(nèi)的電介質(zhì)區(qū)102中的至少一個電介質(zhì)區(qū)內(nèi)部地加應(yīng)力。在一