專利名稱：靜態(tài)隨機(jī)存取存儲(chǔ)器單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，特別是適合于其高存儲(chǔ)密度和單元穩(wěn)定性的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)及其制造方法。
由于一般的靜態(tài)隨機(jī)存取存儲(chǔ)器(下文稱之為SRAM)不需要刷新操作并且便于調(diào)節(jié)其操作定時(shí)，故而可與微計(jì)算機(jī)具有相同存取時(shí)間和相同循環(huán)時(shí)間。除此之外，象雙極型隨機(jī)存取存儲(chǔ)器(RAM)之類的隨機(jī)存取存儲(chǔ)器可獲得高速操作。SRAM被廣泛用在大規(guī)模計(jì)算器的緩沖存儲(chǔ)器、超級(jí)計(jì)算機(jī)的主存儲(chǔ)器、控制存儲(chǔ)器等中。
基于觸發(fā)器的SRAM可分為E/D型SRAM、CMOS型SRAM、和高電阻負(fù)載型SRAM。
下面參照


現(xiàn)有的SRAM單元。
圖1是現(xiàn)有SRAM單元的等效電路圖，圖2是現(xiàn)有SRAM單元的布局。
參照?qǐng)D1，第一和第二激勵(lì)晶體管TD1和TD2建立在分別交叉連接負(fù)載電阻R1和R2的觸發(fā)器的單個(gè)單元上。此時(shí)，在每個(gè)單個(gè)單元中，第一和第二激勵(lì)晶體管TD1和TD2分別連接到位線B/L1和B/L2，其柵極連接到字線。
參照?qǐng)D2現(xiàn)有SRAM單元的布局，由于不規(guī)則地形成激活區(qū)，該布局設(shè)計(jì)的結(jié)構(gòu)較復(fù)雜。就是說(shuō)，SRAM單元包括不規(guī)則地形成在一有限區(qū)中的激活區(qū)，形成在激活區(qū)預(yù)定部分中的第一和第二存取晶體管的柵電極，和第一和第二激勵(lì)晶體管的柵電極。與此同時(shí)，第一存取晶體管的柵電極和第二激勵(lì)晶體管的柵電極相互連接在第一存取晶體管的漏極區(qū)上。另外，第二存取晶體管的柵電極和第一激勵(lì)晶體管的柵電極相互連接在第二存取晶體管的漏極區(qū)上。第二激勵(lì)晶體管的柵電極通過(guò)第一接觸孔20連接到第一激勵(lì)晶體管的漏極上。第二激勵(lì)晶體管的柵電極通過(guò)第二接觸孔21連接到負(fù)載電阻R1。同時(shí)，第一和第二接觸孔20和21位于同一直線。
該現(xiàn)有SRAM的操作如下。
當(dāng)高電平信號(hào)施加到字線時(shí)，第一和第二存取晶體管TA1和TA2導(dǎo)通，以使單個(gè)單元電連接到位線。當(dāng)?shù)谝患?lì)晶體管TD1截止而第二激勵(lì)晶體管TD2導(dǎo)通時(shí)，位線B/L2的數(shù)據(jù)通過(guò)第二存取晶體管TA2施加到存儲(chǔ)器單元。反之，當(dāng)?shù)谝患?lì)晶體管TD1截止時(shí)，位線B/L1沒(méi)有電流通路而由第一存取晶體管TA1充電。換言之，當(dāng)在存儲(chǔ)器單元中寫入高電平數(shù)據(jù)時(shí)，將大于閾值電壓的電壓施加到字線，以使第一和第二存取晶體管TA1和TA2導(dǎo)通，從而向“A”點(diǎn)施加高電平數(shù)據(jù)。由于A點(diǎn)電位為高電平，一個(gè)高電平信號(hào)施加到連接A點(diǎn)的第二激勵(lì)晶體管TD2的柵極，從而使第二激勵(lì)晶體管TD2導(dǎo)通。反之，位線B/L2的低電平數(shù)據(jù)施加到“B”點(diǎn)，使第一激勵(lì)晶體管截止。
接下來(lái)，在讀取數(shù)據(jù)時(shí)，位線B/L1和B/L2變成等電位，將大于該閾值電壓施加到字線，從而使第一和第二存取晶體管TA1和TA2導(dǎo)通。因此，當(dāng)A點(diǎn)數(shù)據(jù)為高電平時(shí)，位線B/L1的電位升高，而當(dāng)A點(diǎn)為低電平數(shù)據(jù)時(shí)，位線B/L1的電位降低。
圖3是現(xiàn)有SRAM結(jié)構(gòu)的截面圖，其中包括一場(chǎng)氧化層42，在第一導(dǎo)電型半導(dǎo)體襯底41上限定第一和第二激活區(qū)；形成在第一激活區(qū)上的存取晶體管的柵電極43，和覆蓋場(chǎng)氧化層42并形成在第二激活區(qū)上與柵極43隔開(kāi)預(yù)定距離的激勵(lì)晶體管的柵電極44；在存取晶體管柵極43的兩側(cè)形成在襯底41中的第二導(dǎo)電型的源極和漏極雜質(zhì)區(qū)46和46a；具有與激勵(lì)晶體管柵電極44接觸的接觸孔并形成在包括柵電極43和44在內(nèi)的整個(gè)表面上的絕緣層47；與激勵(lì)晶體管的柵電極44形成電接觸并形成在絕緣層47上的負(fù)載電阻層50；形成在負(fù)載電阻層50和激勵(lì)晶體管的柵電極44之間與負(fù)載電阻層50和激勵(lì)晶體管的柵電極44絕緣的地線48；和通過(guò)接觸孔與第二導(dǎo)電型的源極雜質(zhì)區(qū)接觸的位線52。
下面通過(guò)

制造具有上述結(jié)構(gòu)的SRAM單元的常規(guī)方法。
參照?qǐng)D4a至4d，提供了制造SRAM單元的常規(guī)方法。
首先，如圖4a所示，第一多晶硅層形成在第一導(dǎo)電型半導(dǎo)體襯底41整個(gè)表面上，其中由場(chǎng)氧化層42限定激活區(qū)。POCL3摻雜到第一多晶硅層。接下來(lái)，將光刻膠層(未示出)涂覆在第一多晶硅層上，以限定存取晶體管和激勵(lì)晶體管的柵電極區(qū)。通過(guò)光蝕刻處理有選擇地去除第一多晶硅層，以形成存取晶體管和激勵(lì)晶體管的柵電極43和44。然后，用柵電極43和44作為掩膜，注入第二導(dǎo)電型的輕摻雜的雜質(zhì)離子。
接下來(lái)，在包括柵電極43和44在內(nèi)的整個(gè)表面上形成第一絕緣層，然后在存取晶體管柵電極43的兩個(gè)側(cè)面上深蝕刻形成側(cè)壁45。用側(cè)壁45作為掩膜，注入第二導(dǎo)電型重?fù)诫s的雜質(zhì)離子以形成LDD結(jié)構(gòu)的源極和漏極雜質(zhì)區(qū)46和46a。與此同時(shí)，通過(guò)擴(kuò)散摻雜到第一多晶硅層中的POCL3形成如圖4a所示表示為“A”的作為激活區(qū)與激勵(lì)晶體管的柵電極44邊界的部分。
參照?qǐng)D4b，在包括柵電極43和44在內(nèi)的整個(gè)表面上形成第二絕緣層47，然后在其上形成第二多晶硅層。接下來(lái)，將光刻膠層涂覆在第二多晶硅層上，以限定電力線。接下來(lái)，通過(guò)光刻處理在光刻膠層上構(gòu)圖以形成地線48。
參照?qǐng)D4c，在包括地線48在內(nèi)的第二絕緣層47的整個(gè)表面上形成第三絕緣層49。此后，有選擇地去除第二和第三絕緣層47和49以形成與激勵(lì)晶體管的柵電極44接觸的接觸孔。然后，形成第三多晶硅層并構(gòu)圖以便與激勵(lì)晶體管的柵電極44電接觸，從而形成負(fù)載電阻層50。
參照?qǐng)D4d，在包括負(fù)載電阻層50在內(nèi)的第三絕緣層49的整個(gè)表面上形成平面化的絕緣層51，然后將其部分地去除直到露出襯底41的一部分表面以便在存取晶體管的源極雜質(zhì)區(qū)46上形成接觸孔。接下來(lái)，在包括金屬層在內(nèi)的整個(gè)表面上形成一金屬層然后構(gòu)圖以形成位線52，從而完成常規(guī)SRAM單元的全部制造工藝。
然而，常規(guī)SRAM單元及其制造方法存在下列問(wèn)題。
首先，如布局中所示，由于激活區(qū)不是對(duì)稱形成，激勵(lì)晶體管也不對(duì)稱形成，以致很難穩(wěn)定數(shù)據(jù)。
其次，按照該布局限制了激勵(lì)晶體管的寬度因而限定了其存儲(chǔ)密度。
因此，本發(fā)明的目的在于提供SRAM單元及其制造方法，以便基本消除因相關(guān)技術(shù)的局限和缺陷造成的幾個(gè)問(wèn)題。
本發(fā)明的一個(gè)目的是提供一種其中激勵(lì)晶體管垂直排列以改善其存儲(chǔ)密度和單元穩(wěn)定性的SRAM單元及其制造方法。
本發(fā)明的其它特征和優(yōu)點(diǎn)將在下面的描述中說(shuō)明，其中一部分通過(guò)該描述是顯而易見(jiàn)的，或可通過(guò)實(shí)施本發(fā)明來(lái)了解。通過(guò)所撰寫的說(shuō)明書(shū)和其權(quán)利要求書(shū)以及附圖中特別指出的結(jié)構(gòu)將實(shí)現(xiàn)和達(dá)到本發(fā)明的目的和其它優(yōu)點(diǎn)。
為實(shí)現(xiàn)這些和其它優(yōu)點(diǎn)以及根據(jù)本發(fā)明目的，作為概要和概括說(shuō)明，該SRAM單元包括一個(gè)形成在第一導(dǎo)電型半導(dǎo)體襯底中的第二導(dǎo)電型阱，限定在第二導(dǎo)電型阱中的第一和第二激活區(qū)，與第一和第二激活區(qū)成直角形成的第一和第二存取晶體管，在第一和第二存取晶體管的漏極區(qū)中具有跨越第二導(dǎo)電阱的溝道型柵極的第一和第二激勵(lì)晶體管。
在本發(fā)明的另一方面中提供一種制造SRAM單元的方法，包括步驟向第一導(dǎo)電型半導(dǎo)體襯底的預(yù)定深度中注入第二導(dǎo)電型雜質(zhì)離子以形成一第二導(dǎo)電型阱，氧化該半導(dǎo)體襯底的預(yù)定區(qū)域以便形成場(chǎng)氧化層區(qū)并在與該場(chǎng)氧化層區(qū)平行方向形成第一和第二激活區(qū)，有選擇地蝕刻第二導(dǎo)電型阱以便在第一和第二激活區(qū)形成第一和第二溝道，在包括第一和第二溝道的整個(gè)表面上依次形成一個(gè)柵極氧化層和第一導(dǎo)電層，和有選擇地蝕刻該柵極氧化層和第一導(dǎo)電層，以便與第一和第二激活區(qū)垂直形成第一和第二存取晶體管的柵極以及在第一和第二溝道上形成第一和第二激勵(lì)晶體管的柵極，通過(guò)作為掩膜的第一和第二存取晶體管的柵極以及第一和第二激勵(lì)晶體管的柵極將第一導(dǎo)電型雜質(zhì)離子注入到第一和第二激活區(qū)，以形成第一和第二雜質(zhì)區(qū)，在整個(gè)表面上形成第一絕緣層并有選擇地蝕刻第一絕緣層以便露出第一和第二激勵(lì)晶體管，和形成在第一雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第一接觸孔，在第一雜質(zhì)區(qū)的另一側(cè)露出預(yù)定區(qū)域的第三接觸孔，在第二雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第二接觸孔，和在第二雜質(zhì)區(qū)的另一側(cè)露出預(yù)定區(qū)域的第四接觸孔，在該襯底的整個(gè)表面上形成第二導(dǎo)電層并有選擇地蝕刻第二導(dǎo)電層以形成將第一激勵(lì)晶體管與第二接觸孔電連接和將第二激勵(lì)晶體管與第一接觸孔電連接的構(gòu)圖，在襯底的整個(gè)表面上形成第二絕緣層并有選擇地蝕刻第二絕緣層以便在第一和第二接觸孔以及第三和第四接觸孔上露出第一導(dǎo)電層，在襯底的整個(gè)表面上形成負(fù)載電阻層并有選擇地蝕刻負(fù)載電阻層以形成分別通過(guò)第一和第二接觸孔分別與第一和第二導(dǎo)電層連接的第一和第二負(fù)載構(gòu)圖，形成第三絕緣層并有選擇地蝕刻第三絕緣層以便露出第三和第四接觸孔，和在整個(gè)表面上形成第三導(dǎo)電層并有選擇地蝕刻第三導(dǎo)電層以形成分別通過(guò)第三和第四接觸孔分別與第一和第二雜質(zhì)區(qū)的另一側(cè)電連接的第一和第二位線。
可以理解，上面的一般性描述和下面的詳細(xì)描述作為示范和解釋，其意圖是按所提出的權(quán)利要求提供對(duì)本發(fā)明的進(jìn)一步說(shuō)明。
通過(guò)結(jié)合附圖參照下面的詳細(xì)說(shuō)明將很容易理解本發(fā)明的這些和各種其它目的、特性和優(yōu)點(diǎn)。
圖1是常規(guī)SRAM單元的等效電路圖；圖2是常規(guī)SRAM單元的布局；圖3是常規(guī)SRAM單元結(jié)構(gòu)沿圖2的I-I′線的截面圖；圖4a至4d是SRAM單元常規(guī)制造方法的截面圖；圖5是根據(jù)本發(fā)明的單個(gè)SRAM單元的布局；圖6a是單個(gè)SRAM沿圖5的I-I′線的截面圖；圖6b是單個(gè)SRAM沿圖5的II-II′線的截面圖；和圖7a至7o和7a′至7o′分別是沿圖5的I-I′和II-II′線的截面圖，示出根據(jù)本發(fā)明優(yōu)選實(shí)施例的SRAM單元的制造方法。
現(xiàn)在詳細(xì)參照本發(fā)明的優(yōu)選實(shí)施例，附圖中說(shuō)明其實(shí)例。
如圖5所示，本發(fā)明的SRAM單元包括相互平行且隔開(kāi)的第一和第二激活區(qū)50和50a，分別形成在第一和第二激活區(qū)50和50a上且與第一和第二激活區(qū)50和50a相對(duì)的第一和第二激勵(lì)晶體管柵電極51和52，一個(gè)與第一和第二激活區(qū)50和50a成直角的存取晶體管柵電極53。
第一激勵(lì)晶體管的源極和漏極區(qū)形成在第一激活區(qū)50中，第二激勵(lì)晶體管的源極和漏極區(qū)形成在第一激活區(qū)50a中。因此，第一和第二激勵(lì)晶體管的源極共同具有形成第一和第二激活區(qū)的襯底。在垂直方向?qū)堑匦纬傻谝缓偷诙?lì)晶體管的柵電極51和52。
因此，第一激勵(lì)晶體管的漏極和第二激勵(lì)晶體管的柵電極52位于一條直線；第二激勵(lì)晶體管的漏極和第一激勵(lì)晶體管的柵電極51位于一條直線。與此同時(shí)，形成第一導(dǎo)電材料層54與第一激勵(lì)晶體管的柵電極51和第二激勵(lì)晶體管的漏極電接觸。另外，形成第二導(dǎo)電材料層54a與第二激勵(lì)晶體管柵電極52和第一激勵(lì)晶體管的漏極電接觸。與此同時(shí)，第一和第二導(dǎo)電材料層54和54a與第一和第二激活區(qū)56和56a成直角。
第一和第二負(fù)載電阻層55a和55通過(guò)形成在激勵(lì)晶體管柵電極51和52上的接觸孔與第一和第二導(dǎo)電材料層54和54a電接觸。與此同時(shí)，平行形成第一和第二負(fù)載電阻層55a和55，與第一和第二激活區(qū)50和50a成直角。
第一和第二位線56和56a通過(guò)接觸孔與存取晶體管的源極接觸并與存取晶體管柵電極53成直角。第一和第二電力線57和57a通過(guò)形成在激勵(lì)晶體管的漏極上的接觸孔與第一和第二負(fù)載電阻層55a和55電接觸。
形成一個(gè)柵電極材料以掩蓋溝道然后構(gòu)圖以形成第一和第二激勵(lì)晶體管柵電極51和52。
圖6a-圖6b是分別沿圖5的I-I′線和II-II′線的截面圖。
參照?qǐng)D6a，本發(fā)明的SRAM單元包括在其中限定場(chǎng)區(qū)和激活區(qū)的第一導(dǎo)電型半導(dǎo)體襯底61預(yù)定深度內(nèi)的第二導(dǎo)電型阱61a；形成到第一導(dǎo)電型半導(dǎo)體襯底61并跨越第二導(dǎo)電型阱61a的一個(gè)溝道；形成在溝道中并圍繞該溝道的第一激勵(lì)晶體管柵電極62；在第一激勵(lì)晶體管柵電極62的一側(cè)形成在第一導(dǎo)電型半導(dǎo)體襯底61上的存取晶體管柵電極63；在第一激勵(lì)晶體管柵電極62和存取晶體管柵電極63兩側(cè)形成在襯底中的第一導(dǎo)電型的第一和第二雜質(zhì)區(qū)64和64a；分別通過(guò)接觸孔分別接觸第一激勵(lì)晶體管柵電極62和第一導(dǎo)電型的第二雜質(zhì)區(qū)64a的第一和第二導(dǎo)電材料層65和65a；在形成在第一導(dǎo)電材料層65上的絕緣層上形成的第一負(fù)載電阻層66；通過(guò)接觸孔與第二導(dǎo)電材料層65a接觸的第二負(fù)載電阻層66a；在存取晶體管柵電極63兩側(cè)與形成在襯底中的第一導(dǎo)電型的第一雜質(zhì)區(qū)64接觸的第一位線67；相互隔開(kāi)并形成在第一位線67上的另一絕緣層上的第一和第二電力線68和68a。
柵極絕緣層69位于存取晶體管柵電極63和第一激勵(lì)晶體管柵電極62之間，以及第一激勵(lì)晶體管柵電極62和第二導(dǎo)電型阱61a之間。第一激勵(lì)晶體管柵電極62形成在跨越第二導(dǎo)電型阱61a的垂直結(jié)構(gòu)上。第一激勵(lì)晶體管柵電極62借助第一導(dǎo)電材料層65與第二激勵(lì)晶體管(未示出)的漏極電接觸，同時(shí)第二激勵(lì)晶體管柵電極(未示出)借助第二導(dǎo)電材料層65a與第一激勵(lì)晶體管的漏極電接觸。溝道深度比第二導(dǎo)電型阱61a深，從而露出襯底61。
參照?qǐng)D6b，該圖是沿圖5的II-II′線的截面圖，SRAM單元包括在限定場(chǎng)區(qū)以及第一和第二激活區(qū)的第一導(dǎo)電型半導(dǎo)體襯底61中形成預(yù)定深度的第二導(dǎo)電型阱61a；形成到第一導(dǎo)電型半導(dǎo)體襯底61并在第一激活區(qū)跨越第二導(dǎo)電型阱61a的溝道；形成在溝道表面上并在圍繞該溝道的第一激活區(qū)預(yù)定部分上的柵極絕緣層69；在柵極絕緣層69兩側(cè)形成在第一和第二激活區(qū)中的第一導(dǎo)電型的第一和第二雜質(zhì)區(qū)64和64a；形成在溝道中和圍繞該溝道的第一激活區(qū)上的第二激勵(lì)晶體管柵電極62；使第二激勵(lì)晶體管柵電極62通過(guò)一個(gè)接觸孔與第一導(dǎo)電型的第二雜質(zhì)區(qū)64a接觸的第二導(dǎo)電材料層65a；通過(guò)一個(gè)接觸孔在第一導(dǎo)電型的第二雜質(zhì)區(qū)64a上與第二導(dǎo)電材料層65a接觸的第二負(fù)載電阻層66a；在形成在第二負(fù)載電阻層66a的絕緣層上形成預(yù)定寬度并且相互隔開(kāi)的第一和第二位線67和67a；和通過(guò)形成在包括第一和第二位線67和67a在內(nèi)的整個(gè)表面上的絕緣層的一個(gè)接觸孔與第二負(fù)載電阻層66a接觸的第二電力線68a。
與此同時(shí)，溝道比第二導(dǎo)電型阱61a深，以便露出第一導(dǎo)電型半導(dǎo)體襯底。形成并部分地去除該絕緣層以形成一個(gè)接觸孔。第一激勵(lì)晶體管漏電極借助第二負(fù)載電阻層66a通過(guò)該接觸孔與第二電力線68接觸。
下面參照

具有上述結(jié)構(gòu)的SRAM單元。
圖7a至70和7a′至70′分別是沿圖5的I-I′線和II-II′線的截面圖，示出根據(jù)本發(fā)明優(yōu)選實(shí)施例制造SRAM單元的方法。
首先，如圖7a和7a′所示，將第二導(dǎo)電型雜質(zhì)離子注入第一導(dǎo)電型半導(dǎo)體襯底71，以形成預(yù)定深度的第二導(dǎo)電型阱71a。
此后，如圖7b和7b′所示，對(duì)第二導(dǎo)電型阱71a進(jìn)行場(chǎng)離子注入處理，從而形成一個(gè)場(chǎng)氧化層72以限定一個(gè)激活區(qū)。
然后，如圖7c和7c′所示，將該激活區(qū)的第二導(dǎo)電型阱71a蝕刻預(yù)定深度，以形成比阱71a深的溝道73。從而露出第一導(dǎo)電型半導(dǎo)體襯底71。
接下來(lái)，如圖7d和7d′所示，柵極絕緣層74形成在包括溝道73在內(nèi)的激活區(qū)上，然后，第一導(dǎo)電層75形成在包括柵極絕緣層74在內(nèi)的整個(gè)表面上。
此后，如圖7e和7e′所示，對(duì)第一導(dǎo)電層75構(gòu)圖以形成存取晶體管柵電極75a和激勵(lì)晶體管柵電極75b。然后，用柵電極75a和75b作為掩膜，將第一導(dǎo)電型的第一和第二雜質(zhì)區(qū)76和76a形成在第二導(dǎo)電型阱71a中。與此同時(shí)，如圖7e所示，第一導(dǎo)電型的第一雜質(zhì)區(qū)76為存取晶體管的漏極，而第一導(dǎo)電型的第二雜質(zhì)區(qū)76a為第一激勵(lì)晶體管的漏極。第一導(dǎo)電型的第二雜質(zhì)區(qū)76a為第一激勵(lì)晶體管的漏極，如圖7e′所示。
然后，如圖7f和7f所示，第一絕緣層77形成在包括襯底71在內(nèi)的整個(gè)表面上，然后有選擇地蝕刻到第一導(dǎo)電型的第一和第二雜質(zhì)區(qū)76和76a表面，以形成一個(gè)接觸孔。接下來(lái)，第二絕緣層78形成在包括該接觸孔在內(nèi)的整個(gè)表面上。同樣，如圖7f所示，有選擇地去除第一絕緣層77以便露出第二雜質(zhì)區(qū)76a，然后形成第二絕緣層78。
此后，如圖7g和7g′所示，部分地去除激勵(lì)晶體管柵電極75b上的第一和第二絕緣層77和78和第二雜質(zhì)區(qū)76a上的第二絕緣層78，以形成接觸孔79。
接下來(lái)，如圖7h和7h′所示，形成第一和第二導(dǎo)電材料層80和80a分別通過(guò)接觸孔79接觸激勵(lì)晶體管柵電極75b和第二雜質(zhì)區(qū)76a。此時(shí)，圖7h示出這兩個(gè)第一和第二導(dǎo)電材料層80和80a。而作為跨越II-II′線的截面圖的圖7h′僅示出與激勵(lì)晶體管柵電極75a和另一個(gè)激勵(lì)晶體管(未示出)漏極電接觸的第二導(dǎo)電層80a。
此后，如圖7i和7i′所示，在包括第一和第二導(dǎo)電材料層80和80a在內(nèi)的整個(gè)表面上依次形成第三和第四絕緣層81和81a。然后，如圖7i′所示，部分地深蝕刻第四絕緣層81a。由于第四絕緣層81a被深蝕刻，圖7i未將其示出。
接下來(lái)，如圖7j和7j′所示，有選擇地去除第三絕緣層以形成第二接觸孔82a。此時(shí)，如圖7j所示，有選擇地去除第三絕緣層81以露出與第一導(dǎo)電型的第二雜質(zhì)區(qū)76a電接觸的第二導(dǎo)電材料層80a。同樣，如圖7j′所示，有選擇地去除第三絕緣層81以露出與第一導(dǎo)電型的第二雜質(zhì)區(qū)76a電接觸的第二導(dǎo)電材料層80a。
此后，如圖7k和7k′所示，形成第一和第二負(fù)載電阻層83和83a，以便通過(guò)第二接觸孔82a分別與第一和第二導(dǎo)電材料層80和80a電接觸。就是說(shuō)，在第二導(dǎo)電材料層80a上形成第二負(fù)載電阻層83a，而在形成在第一導(dǎo)電材料層80上的第三絕緣層81上形成的第一負(fù)載電阻層83，如圖7k所示。第一負(fù)載電阻層83通過(guò)形成在第二激勵(lì)晶體管漏極上的接觸孔與第一導(dǎo)電材料層80電接觸。如圖7k′所示，借助第二激勵(lì)晶體管柵電極75b電接觸第一激勵(lì)晶體管的漏極，第二導(dǎo)電材料層80a通過(guò)形成在第一激勵(lì)晶體管漏極上的接觸孔接觸第二負(fù)載電阻層83a。
接下來(lái)，如圖71和71′所示，在包括第一和第二負(fù)載電阻層83和83a的整個(gè)表面上形成第五絕緣層84，接下來(lái)，如圖71所示，有選擇地去除第五絕緣層84以露出雜質(zhì)區(qū)76作為在存取晶體管柵電極75a兩側(cè)形成在激活區(qū)中的源極，從而形成第三接觸孔85。
此后，如圖7m和7m′所示，在包括第三接觸孔85在內(nèi)的整個(gè)表面上形成導(dǎo)電材料，然后構(gòu)圖以形成第一和第二位線86和86a。此時(shí)，圖7m′示出不但通過(guò)接觸孔與第一存取晶體管的源極接觸的第一位線86而且還有通過(guò)該接觸孔與第二存取晶體管(未示出)的源極接觸的第二位線86a，而圖7m僅示出第一位線86。
接下來(lái)，如圖7n和7n′所示，在包括第一和第二位線86和86a在內(nèi)的整個(gè)表面上形成第六絕緣層87，然后，有選擇地去除第五和第六絕緣層84和86以便圍繞第二激勵(lì)晶體管的柵極露出第二負(fù)載電阻層83a的預(yù)定部分，從而形成第四接觸孔88。
最后，如圖7o和7o′所示，在包括第四接觸孔88在內(nèi)的第六絕緣層87的整個(gè)表面上形成電力線材料，然后構(gòu)圖以形成第一和第二電力線89和89a。
本發(fā)明的SRAM單元及其制造方法具有下列優(yōu)點(diǎn)。
第一，由于以垂直結(jié)構(gòu)構(gòu)成激勵(lì)晶體管，可減小單元尺寸，從而改善其存儲(chǔ)密度。
第二，增加激勵(lì)晶體管的寬度以增加電流驅(qū)動(dòng)，從而改善單元穩(wěn)定性。
第三，以一個(gè)半導(dǎo)體襯底作為接地端，以減小接地端電阻。
第四，改善激勵(lì)晶體管的不對(duì)稱性。
很顯然，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神或范圍的情況下可對(duì)本發(fā)明的SRAM單元及其制造方法做出各種改進(jìn)和變化。因此，本發(fā)明意在覆蓋包括在權(quán)利要求和其等同物范圍中本發(fā)明的改進(jìn)和變化。
權(quán)利要求
1.一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元，包括一個(gè)形成在第一導(dǎo)電型半導(dǎo)體襯底中的第二導(dǎo)電型阱；限定在第二導(dǎo)電型阱中的第一和第二激活區(qū)；與第一和第二激活區(qū)成直角形成的第一和第二存取晶體管；和在第一和第二存取晶體管的漏極區(qū)中具有跨越第二導(dǎo)電阱的溝道型柵極的第一和第二激勵(lì)晶體管。
2.根據(jù)權(quán)利要求1所述的SRAM單元，其中在一個(gè)方向平行地形成所述第一和第二激活區(qū)。
3.根據(jù)權(quán)利要求2所述的SRAM單元，進(jìn)一步包括與第一和第二激活區(qū)成直角平行地形成的第一和第二負(fù)載電阻。
4.根據(jù)權(quán)利要求1所述的SRAM單元，其中對(duì)角地形成第一和第二激勵(lì)晶體管的柵極，與第一和第二激活區(qū)垂直。
5.根據(jù)權(quán)利要求1所述的SRAM單元，其中依次形成第一和第二存取晶體管。
6.根據(jù)權(quán)利要求1所述的SRAM單元，其中第一和第二激勵(lì)晶體管的漏極區(qū)分別連接第一和第二存取晶體管的漏極區(qū)。
7.根據(jù)權(quán)利要求1所述的SRAM單元，其中第一和第二激勵(lì)晶體管的源極區(qū)共同擁有第一導(dǎo)電型襯底。
8.一種SRAM單元，包括在第一導(dǎo)電型半導(dǎo)體利底中的一深度內(nèi)形成的第二導(dǎo)電型阱；在第二導(dǎo)電型阱中的一個(gè)方向上平行地限定的第一第二激活區(qū)；分別與第一和第二激活區(qū)成直角的第一和第二存取晶體管的柵極；用第一和第二存取晶體管的柵極以及第一和第二激勵(lì)晶體管的柵極作為掩膜通過(guò)注入第一導(dǎo)電型雜質(zhì)離子在第一和第二激活區(qū)中形成的第一和第二雜質(zhì)區(qū)；通過(guò)在第一雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第一接觸孔與第二激勵(lì)晶體管的柵極電接觸的第一導(dǎo)電層；通過(guò)在第二雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第二接觸孔與第一激勵(lì)晶體管的柵極電接觸的第二導(dǎo)電層；通過(guò)第一接觸孔與第一導(dǎo)電層電接觸的第一負(fù)載電阻層；和通過(guò)第二接觸孔與第一導(dǎo)電層接觸的第二負(fù)載電阻層。
9.根據(jù)權(quán)利要求8所述的SRAM單元，其中依次形成第一和第二存取晶體管的柵極。
10.根據(jù)權(quán)利要求8所述的SRAM單元，其中第一和第二導(dǎo)電類型分別為n型和p型。
11.根據(jù)權(quán)利要求8所述的SRAM單元，其中在同一層中形成第一和第二導(dǎo)電層，并在同一層中形成第一和第二負(fù)載電阻層。
12.根據(jù)權(quán)利要求8所述的SRAM單元，其中第一和第二激勵(lì)晶體管的源極區(qū)共同擁有第一導(dǎo)電型半導(dǎo)體襯底。
13.根據(jù)權(quán)利要求8所述的SRAM單元，其中跨越第二導(dǎo)電阱構(gòu)成第一和第二激勵(lì)晶體管的柵極，以便第一和第二激勵(lì)晶體管實(shí)際上具有垂直結(jié)構(gòu)。
14.根據(jù)權(quán)利要求8所述的SRAM單元，其中對(duì)角地形成第一和第二激勵(lì)晶體管的柵極，與第一和第二激活區(qū)垂直。
15.根據(jù)權(quán)利要求8所述的SRAM單元，其中與第一和第二導(dǎo)電層平行形成第一和第二存取晶體管的柵極。
16.一種制造SRAM單元的方法，包括步驟向第一導(dǎo)電型半導(dǎo)體襯底的預(yù)定深度注入第二導(dǎo)電型雜質(zhì)離子以形成一個(gè)第二導(dǎo)電型阱；氧化該半導(dǎo)體襯底的預(yù)定區(qū)域以便形成場(chǎng)氧化層區(qū)和在與該場(chǎng)氧化層區(qū)平行方向形成第一和第二激活區(qū)；有選擇地蝕刻第二導(dǎo)電型阱以便在第一和第二激活區(qū)形成第一和第二溝道；在包括第一和第二溝道的整個(gè)表面上依次形成一個(gè)柵極氧化層和第一導(dǎo)電層，和有選擇地蝕刻該柵極氧化層和第一導(dǎo)電層，以便與第一和第二激活區(qū)垂直形成第一和第二存取晶體管的柵極以及在第一和第二溝道上形成第一和第二激勵(lì)晶體管的柵極；用第一和第二存取晶體管的柵極以及第一和第二激勵(lì)晶體管的柵極作為掩模將第一導(dǎo)電型雜質(zhì)離子注入到第一和第二激活區(qū)，以形成第一和第二雜質(zhì)區(qū)；在整個(gè)表面上形成第一絕緣層并有選擇地蝕刻第一絕緣層以便露出第一和第二激勵(lì)晶體管，和形成在第一雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第一接觸孔，在第一雜質(zhì)區(qū)的另一側(cè)露出預(yù)定區(qū)域的第三接觸孔，在第二雜質(zhì)區(qū)的一側(cè)露出預(yù)定區(qū)域的第二接觸孔，和在第二雜質(zhì)區(qū)的另一側(cè)露出預(yù)定區(qū)域的第四接觸孔；在該襯底的整個(gè)表面上形成第二導(dǎo)電層并有選擇地蝕刻第二導(dǎo)電層以形成將第一激勵(lì)晶體管與第二接觸孔電連接和將第二激勵(lì)晶體管與第一接觸孔電連接的構(gòu)圖；在襯底的整個(gè)表面上形成第二絕緣層并有選擇地蝕刻第二絕緣層以便在第一和第二接觸孔以及第三和第四接觸孔上露出第一導(dǎo)電層；在襯底的整個(gè)表面上形成負(fù)載電阻層并有選擇地蝕刻負(fù)載電阻層以形成分別通過(guò)第一和第二接觸孔分別與第一和第二導(dǎo)電層連接的第一和第二負(fù)載構(gòu)圖；形成第三絕緣層并有選擇地蝕刻第三絕緣層以便露出第三和第四接觸孔；和在整個(gè)表面上形成第三導(dǎo)電層并有選擇地蝕刻第三導(dǎo)電層以形成分別通過(guò)第三和第四接觸孔分別與第一和第二雜質(zhì)區(qū)的另一側(cè)電連接的第一和第二位線。
17.根據(jù)權(quán)利要求16所述的方法，其中形成第一和第二激勵(lì)晶體管的柵極以便分別在第一和第二激活區(qū)中包括第一和第二溝道的預(yù)定區(qū)域。
18.根據(jù)權(quán)利要求16所述的方法，其中以半導(dǎo)體襯底的視點(diǎn)看去，第一和第二激勵(lì)晶體管實(shí)際具有垂直結(jié)構(gòu)。
19.根據(jù)權(quán)利要求16所述的方法，其中對(duì)角地形成第一和第二激勵(lì)晶體管的柵極，與第一和第二激活區(qū)垂直。
20.根據(jù)權(quán)利要求16所述的方法，其中第一導(dǎo)電型襯底作為第一和第二激勵(lì)晶體管的共同源極區(qū)。
21.根據(jù)權(quán)利要求16所述的方法，其中在同一層中形成第一和第二存取晶體管的柵極，與第一和第二激活區(qū)垂直。
22.根據(jù)權(quán)利要求16所述的方法，其中平行形成第一和第二導(dǎo)電層以及第一和第二負(fù)載電阻層，與第一和第二激活區(qū)垂直。
23.一種制造SRAM單元的方法，包括步驟向第一導(dǎo)電型半導(dǎo)體襯底的預(yù)定深度注入第二導(dǎo)電型雜質(zhì)離子以形成一個(gè)第二導(dǎo)電型阱；氧化該半導(dǎo)體襯底的預(yù)定區(qū)域以便形成場(chǎng)氧化層區(qū)和在與相同方向平行形成第一和第二激活區(qū)；在第一和第二激活區(qū)中跨越第二導(dǎo)電型阱形成第一和第二溝道；在包括第一和第二溝道在內(nèi)的襯底整個(gè)表面上依次形成一個(gè)絕緣層和一個(gè)導(dǎo)電層；有選擇地蝕刻該絕緣層和該導(dǎo)電層，以便分別與第一和第二激活區(qū)垂直形成第一和第二存取晶體管的柵極，和在第一和第二溝道中形成第一和第二激勵(lì)晶體管的柵極；和用第一和第二存取晶體管的柵極以及第一和第二激勵(lì)晶體管的柵極作為掩模將第一導(dǎo)電型雜質(zhì)離子注入到第一和第二激活區(qū)，以形成第一和第二雜質(zhì)區(qū)；
24.根據(jù)權(quán)利要求23所述的方法，其中對(duì)角地形成第一和第二激勵(lì)晶體管，與第一和第二激活區(qū)垂直。
25.根據(jù)權(quán)利要求23所述的方法，其中第一激勵(lì)晶體管的漏極區(qū)和第一存取晶體管的漏極區(qū)在第一雜質(zhì)區(qū)的一側(cè)共同擁有一預(yù)定區(qū)域，并且第二雜質(zhì)區(qū)具有與第一雜質(zhì)區(qū)相同的結(jié)構(gòu)。
26.根據(jù)權(quán)利要求23所述的方法，其中第一導(dǎo)電型半導(dǎo)體襯底作為第一和第二激勵(lì)晶體管的共同源極區(qū)。
27.根據(jù)權(quán)利要求23所述的方法，其中第一和第二激勵(lì)晶體管的柵極包括分別圍繞第一和第二激活區(qū)中第一和第二溝道的預(yù)定區(qū)域。
全文摘要
一種適用于其高存儲(chǔ)密度和單元穩(wěn)定性的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元及其制造方法,該SRAM單元包括一個(gè)形成在第一導(dǎo)電型半導(dǎo)體襯底中的第二導(dǎo)電型阱,限定在第二導(dǎo)電型阱中的第一和第二激活區(qū),與第一和第二激活區(qū)成直角形成的第一和第二存取晶體管,在第一和第二存取晶體管的漏極區(qū)中具有跨越第二導(dǎo)電阱的溝道型柵極的第一和第二激勵(lì)晶體管。
文檔編號(hào)H01L27/11GK1187042SQ97114678
公開(kāi)日1998年7月8日 申請(qǐng)日期1997年7月16日 優(yōu)先權(quán)日1996年12月31日
發(fā)明者金東先 申請(qǐng)人:Lg半導(dǎo)體株式會(huì)社