本實用新型涉及一種四方扁平無外引腳(QFN，quad flat no-lead)導線架，特別是涉及一種四方扁平無外引腳的預成形封裝導線架。

背景技術：

參閱圖1，習知四方扁平無外引腳(QFN，quad flat no-lead)導線架結構，大都是先借由體蝕刻方式，將一選自銅、鐵鎳合金，或銅系合金為材料構成的金屬片蝕刻移除不必要的部分后，而形成一導線架1。該導線架1具有多條縱向及橫向排列且彼此間隔的連接支架11，及多個由任兩相鄰且彼此相交的橫向及縱向排列的連接支架11共同界定出的導線架單元12。每一個該導線架單元12具有一芯片座13，及多條自該連接支架11朝向該芯片座13延伸的引腳14。

當要利用前述該導線架1進行芯片封裝時，以其中一個導線架單元12說明，一般是先將一芯片15貼合于該芯片座13的頂面131，然后進行打線，得到連接該芯片15與所述引腳14的導線16。然后利用封裝材料(molding compound)形成一封裝該芯片15的封裝層17，即可得到如圖2的封裝結構。然后沿切割線(如圖1所示的虛線，或圖2所示的假想線位置)切單(dicing)，即可得到單粒封裝的封裝晶粒，然后再將該單粒封裝的封裝晶粒與一封裝基板(如電路板)電連接，而得到所需的電子組件。

然而，前述芯片封裝過程，因為目前常用于打線制程的金屬為銀，而銀與銅的密著并不好，因此，為了提升打線的可靠度，于打線前會先于所述引腳14靠近芯片座13的局部區(qū)域(如圖1中所述引腳14的假想線所示區(qū)域)進行后電鍍，而電鍍一層與銀導線密著性佳的貴金屬材料(如銀或鎳鈀合金)。然而，局部電鍍需再增加微影制程而增加了制程的繁雜度。此外，于后電鍍過程中，還會于該導線架1的底面(即反向該芯片15的表面)貼上一層防鍍層，因此，在后電鍍完畢移除該防鍍層后，為了避免該防鍍層在該導線架1的底面殘膠，而影響后續(xù)封裝的可靠度，會再對該導線架1的底面進行刮膠，且為了避免因括膠過程造成的刮痕對該導線架1的電性影響，因此，還會于該導線架1的底面再形成一層厚錫層，以減少影響并用于后續(xù)與電路板的接合。此外，因為用于芯片封裝的該封裝層17為高分子材料，與所述引腳14(銅)的密著性并不佳，因此，切割后的封裝晶粒在該封裝層17與所述引腳14的接合處也容易有剝離的問題，而又再影響封裝芯片的可靠度。

技術實現(xiàn)要素：

本實用新型的目的在于提供一種方便使用，且可提升封裝性能的預成形封裝導線架。

本實用新型的預成形封裝導線架，包含多條由金屬材料構成，呈縱向及橫向間隔排列且彼此相交的第一、二分隔架，及多個成陣列排列的導線架封裝單元。每一個導線架封裝單元是由任兩相鄰且彼此相交的所述第一、二分隔架共同定義出，且該每一個導線架封裝單元包含至少一芯片座、多條引腳，及一成形膠層。

該至少一芯片座由與所述第一、二分隔架相同的金屬材料構成。

所述引腳由與該芯片座相同的金屬材料構成，自所述第一分隔架或第二分隔架的至少其中任一，朝向該至少一芯片座延伸并與該至少一芯片座成一間距，且所述引腳于遠離該至少一芯片座的一側，具有自所述引腳的頂面向下形成的凹槽。

該成形膠層由絕緣高分子材料構成，填置于該至少一芯片座與所述第一、二分隔架間的間隙及所述引腳的凹槽。彼此各自獨立地自該切割道的頂面朝向所述芯片座延伸，并與該芯片座呈一間距。

較佳地，所述的預成形封裝導線架，其中，定義一用于切割該每一個導線架封裝單元的預切割道，所述引腳的凹槽位于該預切割道上。

較佳地，所述的預成形封裝導線架，其中，該每一個導線架封裝單元還包括多個分別連接該至少一芯片座與相鄰的所述第一分隔架或第二分隔架的支撐段，且所述支撐段于遠離該芯片座的一側，具有自所述支撐段的頂面向下形成的凹槽，該成形膠層還填置于所述支撐段的凹槽，且所述支撐段的凹槽也位于該預切割道上。

較佳地，所述的預成形封裝導線架，其中，該至少一芯片座具有一底部、多個自該底部向上延伸且彼此間隔的連接部，該成形膠層還填置于所述連接部間的間隙，且不覆蓋所述連接部的頂面。

較佳地，所述的預成形封裝導線架，其中，該每一個導線架封裝單元還包含一金屬層，該金屬層形成于該芯片座及所述引腳未被該成形膠層遮覆的表面。

較佳地，所述的預成形封裝導線架，第一、二分隔架的構成材料選自銅、銅系合金，或鐵鎳合金。

本實用新型的有益的效果在于：利用將導線架封裝單元的引腳于遠離芯片座位置形成填滿成形封裝材料的凹槽，因此，可讓該預成形封裝導線架的引腳與后續(xù)用于封裝的封裝材料于最外側接面為同質材料，而可提升封裝組件的性能及可靠度。

附圖說明

圖1是一示意圖，說明現(xiàn)有的四方扁平無外引腳導線架結構；

圖2是一剖視示意圖，說明利用圖1所示的四方扁平無外引腳導線架封裝的封裝結構；

圖3是一俯視示意圖，說明本實用新型預成形封裝導線架的一實施例；

圖4是一剖面圖，說明沿圖3中4-4割線的剖視結構；

圖5是一示意圖，說明經(jīng)由蝕刻制程后得到的導線架結構；

圖6是一剖面示意圖，說明利用圖3所示的預成形封裝導線架進行芯片封裝后的封裝結構；

圖7是一示意圖，說明本實用新型該實施例，該導線架封裝單元還包含支撐部的態(tài)樣；

圖8是一剖面圖，說明沿圖7中8-8割線的剖視結構；

圖9是一示意圖，說明本實用新型該實施例中，該芯片座的另一結構態(tài)樣；

圖10是一剖面圖，說明沿圖9中10-10割線的剖視結構。

具體實施方式

下面結合附圖及實施例對本實用新型進行詳細說明。

在本實用新型被詳細描述前，應當注意在以下的說明內容中，類似的組件是以相同的編號來表示。

參閱圖3、4，本新型預成形封裝導線架200是可用于進行半導體芯片封裝。該預成形封裝導線架200的一實施例包含多條由銅、銅系合金或鐵鎳合金的金屬材料構成，呈縱向及橫向間隔排列且彼此相交的第一、二分隔架21、22，及多個成陣列排列的導線架封裝單元3，且每一個導線架封裝單元3是由任兩相鄰且彼此相交的所述第一、二分隔架21、22共同定義出。

該每一個導線架封裝單元3包含一芯片座31、多條引腳32，及一成形膠層33。

該芯片座31由與所述第一、二分隔架21、22相同的金屬材料構成，具有一頂面311及一與該頂面311相對的底面312。要說明的是，圖3中是以該每一個導線架封裝單元3包含一個芯片座31為例，然而，實際實施時，所述導線架封裝單元3也可以分別具有多個芯片座31，并不以此數(shù)量為限。

所述引腳32由與該芯片座31相同的金屬材料構成，自所述第一分隔架21或第二分隔架22的至少其中任一朝向該芯片座31延伸并與該芯片座31呈一間距，且于遠離該芯片座31的一側，具有自所述引腳32的頂面向下形成的凹槽321。于圖3中是以所述引腳32自彼此相對的兩個第一分隔架21朝向該芯片座31延伸并與該芯片座31呈一間距，且每一條引腳32于遠離該芯片座31的一側，具有一自該引腳32的頂面向下形成的凹槽321為例作說明。且定義一用于后續(xù)切割該每一個導線架封裝單元3的預切割道(如圖3中虛線所示)，所述引腳32的凹槽321會位于該預切割道上。

該成形膠層33由絕緣高分子材料，如環(huán)氧樹脂等構成，填置于該芯片座31與所述第一、二分隔架21、22間的間隙及所述引腳32的凹槽321。

配合參閱圖5，前述該預成形封裝導線架200的制作方法，是提供一由可導電的材料，例如銅、銅系合金或鐵鎳合金等材料構成的基片100。于該基片100定義多條彼此間隔并呈縱向及橫向排列的第一、二分隔島101、102。

接著進行蝕刻，將該基片100不必要的部分蝕刻移除，令該基片100形成一個導線架201A。其中，該導線架201A包括多條縱向及橫向排列且彼此間隔的第一、二分隔架21、22，及多個導線架單元3A。

詳細的說，所述第一、二分隔架21、22即位于所述第一、二分隔島101、102所定義的位置。任兩相鄰且彼此相交的第一、二分隔架21、22共同界定出一個導線架單元3A，每一個導線架單元3A包含該芯片座31及所述引腳32，而所述引腳32的凹槽321則是于蝕刻過程中，利用蝕刻制程的控制，進一步自所述引腳32于遠離該芯片座31的一側自所述引腳32的頂面向下進行半蝕刻而形成。

此外，要說明的是，經(jīng)蝕刻后形成的所述第一、二分隔架21、22的形狀及細部結構為本技術領域者所熟知并視實際需求及設計而有所不同，且非為本新型的結構重點，因此，于圖式中僅是一簡單示意圖，實際結構并不以此為限。

接著，將該導線架201A夾設于一模具(圖未示)中，用模注方式灌入一成形封裝材料，其中，該成形封裝材料為選自環(huán)氧樹脂等絕緣高分子材料，將該成形封裝材料填滿所述第一、二分隔架21、22與所述芯片座31間的空隙及所述引腳32的凹槽321內，且控制讓該成形封裝材料不會覆蓋所述芯片座31及所述引腳31的頂面及底面，接著將該成形封裝材料固化形成該成形膠層33，即可得到該如圖3所示的預成形封裝導線架200。

由于經(jīng)預封裝后得到的該預成形封裝導線架200，于所述引腳32遠離該芯片座31的一側均具有一表面為非金屬的樹脂區(qū)域(即所述引腳32的凹槽321所在區(qū)域)，因此，配合參閱圖6，當后續(xù)利用該預成形封裝導線架200進行芯片34的貼合、打線及封裝時，圖6是以圖3所示的預成形封裝導線架200進行封裝后的剖視結構示意圖。由于封裝層35與所述引腳32的接觸面(即凹槽321所在區(qū)域的表面)均為高分子，密著性佳，因此，當封裝完成，沿著該預切割線(如圖6中假想線所示位置)進行切割時，切割后的封裝晶粒于最外側的接面均為同質(高分子)材料，所以不會有習知(如圖2所示)因為封裝材料與銅(導線架/引腳)的密著性不佳，導致封裝后的該封裝層17與所述引腳14的接合處剝離的問題。

此外，本新型該預成形封裝導線架200因為己先利用成形封裝材料(絕緣高分子)將該導線架201A不需對外電連接的部分封裝覆蓋，故，當后續(xù)考慮打線制程的可靠度，而欲進一步進行后電鍍，例如，要于所述引腳32鄰近該芯片座31的區(qū)域進行不同金屬材料(如鍍銀、鎳鈀合金)的后電鍍而形成一金屬層(圖未示)，該成形膠層33即可作為電鍍的屏蔽，因此，可不需再使用其它的屏蔽或貼保護膠帶，直接利用該預成形封裝導線架200進行后電鍍，即可讓該金屬層形成于該芯片座31及所述引腳32未被該成形膠層33遮覆的表面。且因為不需貼保護膠帶，故也不會有因使用保護膠帶而需除膠及因除膠造成的導線架刮痕問題。

參閱圖7、8，圖8是圖7中8-8割線的剖視圖。本新型該預成形封裝導線架200的該導線架封裝單元3，還可包含多個分別連接該芯片座31與相鄰的該第一分隔架21或該第二分隔架22的支撐段36，且所述支撐段36于遠離該芯片座31的一側，也各具有一自該支撐段36的頂面向下形成的凹槽361。此時，該成形膠層33除了填置于該芯片座31與所述第一、二分隔架21、22間的間隙及所述引腳32的凹槽321，還會進一步填置于所述支撐段36的凹槽361內。圖7是以該導線架封裝單元3具有二個位于該芯片座31得相對兩側，分別連接該芯片座31及與該芯片座31相鄰的第二分隔架22的支撐段36，且所述支撐段36的凹槽361也位于該預切割道(圖7虛線所示)上為例作說明。利用同時于所述支撐段36上形成位于該預切割道上的凹槽361，不僅可利用所述支撐段36支撐固定該芯片座31，且借由填置于所述凹槽361內的成形膠層33也可改善與后續(xù)封裝材料的密著性，而不影響封裝后制得的封裝晶粒的性能。

前述所述支撐段36的凹槽361與所述引腳32的凹槽321是于同一個蝕刻制程，并借由制程控制而進一步于所述支撐段36及所述引腳32進行半蝕刻而得。由于蝕刻及半蝕刻使用的相關材料及制程為本技術領域者習知，故不再多加贅述。

此外，再參閱圖9、10，圖10是圖9中10-10割線的剖視圖。該預成形封裝導線架200的該芯片座31也可以經(jīng)由蝕刻，而具有一底部313、多個自該底部313向上延伸且彼此間隔的連接部314。其中，該底部313遠離所述連接部314的表面即為該芯片座31的底面312，而所述連接部314的頂面即為該芯片座31的頂面311，且該成形膠層33還填置于所述連接部314間的間隙且不覆蓋所述連接部314的頂面311。利用將該芯片座31進行蝕刻，留下作為散熱的全銅接觸點(連接部314)，而將蝕刻移除部分均事先用成形封裝材料充填，所以，當要利用該預成形導線架封裝單元200進行后電鍍(例如鍍銀)時，因為已預先利用成形封裝材料將該芯片座31不需電鍍的部分封裝，所以該芯片座31不會有大面積鍍銀或影響可靠度的問題。

同樣地，前述所述連接部314也是于形成該導線架201A的蝕刻制程中一并蝕刻形成。由于蝕刻及半蝕刻使用的相關材料及制程為本技術領域者習知，故不再多加贅述。

綜上所述，本實用新型利用該預成形封裝導線架200利用該導線架201A的結構設計，讓所述引腳32及支撐部36在對應該預切割道的區(qū)域形成凹槽321、361，因此，該導線架201A以成形封裝材料進行預封裝時，可同時將成形封裝材料填置于所述引腳32及支撐部36的凹槽321、361內，而將所述引腳32及支撐部36的外側表面由金屬表面轉變成高分子表面，因此可避免后續(xù)芯片封裝時，封裝材料與所述引腳32及支撐部36間因為異質材料接合，而有密著性不佳剝離的問題。此外，該芯片座31的部分也可借由半蝕刻，移除多數(shù)的金屬，僅留下用于散熱的全銅接觸點(連接部314)，并配合成形封裝材料將該導線架201A不需要電鍍的部分進行預封裝，因此，可直接將該預成形封裝導線架200進行電鍍，不需使用屏蔽或貼保護膠帶，也不會有大面積鍍銀或影響可靠度的問題，所以確實能達成本實用新型的目的。