本發(fā)明涉及航天控制領(lǐng)域，尤其涉及一種基于FPGA的集中式相控陣列波束控制裝置。

背景技術(shù)：

近年來，相控陣雷達廣泛應(yīng)用于軍用和民用領(lǐng)域，其主要特點和優(yōu)點是天線波束掃描快速、靈活，能實現(xiàn)無慣性快速掃描，從而縮短了對目標(biāo)信號檢測、錄取、信息傳遞等所需的時間，具有較高的數(shù)據(jù)率，而這種性能是通過固態(tài)有源相控陣特有的波束控制裝置來實現(xiàn)的。波束控制裝置基本功能是根據(jù)要求的相控陣天線波束最大值指向的位置，計算每一個天線單元移相器所要求的波控數(shù)碼，傳輸至每一個移相器，控制每一個移相器相位狀態(tài)的轉(zhuǎn)換，產(chǎn)生與波束指向相對應(yīng)的相位分布，實現(xiàn)對波束指向的控制。整個波束掃描的響應(yīng)時間主要取決于波束控制裝置的響應(yīng)時間。

目前相控陣雷達的波束控制裝置一般采用集中式和分布式兩類解決方案。集中式方案由一套波束控制裝置對陣面各點的相位進行統(tǒng)一運算，算完后將數(shù)據(jù)分路傳至陣面各點。此方法硬件設(shè)備量少，適合于陣面單元較少的相控陣雷達，當(dāng)天線單元較多時，由于其運算時間增加，影響波束掃描的速度。分布式方案通過將陣面分割，每個子陣對應(yīng)一個波束控制裝置，分別進行本子陣內(nèi)單元的移相量計算，來減少運算時間，滿足波束的快速掃描要求。但是設(shè)備量的增加而引起成本上升，可靠性下降，調(diào)試、維護工作量大。

技術(shù)實現(xiàn)要素：

為了解決以上提到的問題，本發(fā)明提供了一種基于FPGA的集中式相控陣列波束控制裝置，包括FPGA模塊、下位發(fā)送模塊和下位接收模塊，所述FPGA 模塊通過所述下位接收模塊自天線陣列獲得數(shù)據(jù)，并行實現(xiàn)各天線陣列的相位計算，進而通過所述下位發(fā)送模塊并行實現(xiàn)各天線的波束掃描的配置。

可選的，所述FPGA模塊外擴有FLASH模塊和SRAM模塊，所述FLASH模塊被配置成能夠存儲天線陣列的補償矯正數(shù)據(jù)和預(yù)存的參數(shù)數(shù)據(jù)，以供所述FPGA模塊調(diào)取使用，所述SRAM模塊被配置成能夠存儲所述FPGA模塊進行計算過程中的中間結(jié)果。

可選的，所述FPGA模塊外擴有CAN控制器，所述FPGA模塊通過所述CAN控制器自中心計算機接收報文信息，所述FPGA模塊依據(jù)所述報文信息實現(xiàn)對天線陣列中各天線單元的相位計算。

可選的，所述FPGA模塊通過所述CAN控制器接收的報文信息至少包括頻點、指向信息以及波束形狀。

可選的，所述的基于FPGA的集中式相控陣列波束控制裝置還包括上位接收模塊，所述FPGA模塊還通過所述上位接收模塊與中心計算機通訊，進而通過所述上位接收模塊響應(yīng)時序調(diào)度，實現(xiàn)對天線陣列的相位計算和/或各天線的波束掃描的配置。

可選的，所述FPGA模塊還用以對天線陣列進行BIT統(tǒng)計和監(jiān)測，進而反饋至中心計算機。

可選的，所述FPGA模塊中構(gòu)建有計算單元和配相單元，各計算單元、各配相單元和各天線陣列一一對應(yīng)，每個所述計算單元對應(yīng)計算一個天線陣列的相位碼，每個所述配相單元根據(jù)對應(yīng)計算單元計算后的相位碼對對應(yīng)的天線陣列進行波束掃描的配置。

可選的，所述FPGA模塊中還構(gòu)建有命令解析單元，所述命令解析模塊響應(yīng)所述中心計算機反饋的命令，解析后控制所述FPGA模塊中其他單元的工作。

可選的，所述FPGA模塊中構(gòu)建有監(jiān)測單元，所述監(jiān)測單元，對各天線陣列的運行數(shù)據(jù)信息進行采集、統(tǒng)計、報文裝訂以及向中心計算機回告。

可選的，所述運行數(shù)據(jù)包括各陣列的BIT信息以及溫度信息。

可選的，所述FPGA模塊中構(gòu)建有接口控制單元，所述FPGA外擴的模塊由所述接口控制單元驅(qū)動控制。

發(fā)明公開一種基于FPGA架構(gòu)的集中式相控陣波束控制裝置，該裝置并行完成所有陣列的相位計算和傳輸配置實現(xiàn)波束的掃描，同時可以對每個天線陣列進行BIT統(tǒng)計和監(jiān)測等功能?；贔PGA的并行計算技術(shù)，解決了傳統(tǒng)的基于FPGA+DSP架構(gòu)的集中式波束控制裝置由于天線陣面規(guī)模大而引起的配相計算量大實時性難以滿足要求的問題；可見，本發(fā)明采用了集中式解決方案，克服了分布式波束控制裝置由于設(shè)備量增加而引起的調(diào)試、維護工作量大的缺點，減少了設(shè)備量，降低了成本，提高了裝置的可靠性。

附圖說明

圖1是本發(fā)明一可選實施例中基于FPGA的集中式相控陣列波束控制裝置的示意圖；

圖2是本發(fā)明一可選實施例中FPGA模塊的示意圖。

具體實施方式

以下將結(jié)合圖1對本發(fā)明提供的基于FPGA的集中式相控陣列波束控制裝置進行詳細的描述，其為本發(fā)明可選的實施例，可以認為，本領(lǐng)域技術(shù)人員在不改變本發(fā)明精神和內(nèi)容的范圍內(nèi)，能夠?qū)ζ溥M行修改和潤色。

請參考圖1，本發(fā)明提供了一種基于FPGA的集中式相控陣列波束控制裝置，包括FPGA模塊、下位發(fā)送模塊和下位接收模塊，所述FPGA模塊通過所述下位接收模塊自天線陣列獲得數(shù)據(jù)，并行實現(xiàn)各天線陣列的相位計算，進而通過所述下位發(fā)送模塊并行實現(xiàn)各天線的波束掃描的配置。

在本發(fā)明優(yōu)選的實施例中，所述FPGA模塊外擴有FLASH模塊和SRAM模塊，其中：

所述FLASH模塊被配置成能夠存儲天線陣列的補償矯正數(shù)據(jù)和預(yù)存的參 數(shù)數(shù)據(jù)，以供所述FPGA模塊調(diào)取使用，也可理解為，用來存儲天線單元的補償校正數(shù)據(jù)和程序的各種參數(shù)。

所述SRAM模塊被配置成能夠存儲所述FPGA模塊進行計算過程中的中間結(jié)果。

在本發(fā)明優(yōu)選的實施例中，所述FPGA模塊外擴有CAN控制器，所述FPGA模塊通過所述CAN控制器自中心計算機接收報文信息，所述FPGA模塊依據(jù)所述報文信息實現(xiàn)對天線陣列中各天線單元的相位計算。其中，所述FPGA模塊通過所述CAN控制器接收的報文信息至少包括頻點、指向信息以及波束形狀。通過CAN控制器與中心計算機互聯(lián)，利用CAN接口單元，F(xiàn)PGA響應(yīng)不同的CAN數(shù)據(jù)和指令。在戰(zhàn)斗模式中，根據(jù)CAN報文中的波束指向、頻點、波束形狀等信息，進行陣面收發(fā)組件的相位計算，并對接收的陣面BIT信息進行統(tǒng)計和裝訂，通過CAN控制器向中心計算機進行回告。

在本發(fā)明優(yōu)選的實施例中，所述的基于FPGA的集中式相控陣列波束控制裝置還包括上位接收模塊，所述FPGA模塊還通過所述上位接收模塊與中心計算機通訊，進而通過所述上位接收模塊響應(yīng)時序調(diào)度，實現(xiàn)對天線陣列的相位計算和/或各天線的波束掃描的配置。

在本發(fā)明優(yōu)選的實施例中，所述FPGA模塊還用以對天線陣列進行BIT統(tǒng)計和監(jiān)測，進而反饋至中心計算機。

以上對FPGA模塊對外的硬件擴展和FPGA的主要功能進行了闡述，再進一步具體的實施例中：

構(gòu)成該裝置的硬件上主要由FPGA、SRAM、FLASH、CAN控制器、差分輸入輸出等芯片構(gòu)成。FPGA選用Altera公司低成本的Cyclone IV系列FPGA EP4CE115F780作為整個硬件平臺的核心。外擴4片SRAM，暫存FPGA進行浮點計算的中間結(jié)果、參數(shù)、補償數(shù)據(jù)，SRAM選擇GSI公司高速同步SRAM GS8128436GB-250I，容量大，速度快，驅(qū)動開發(fā)簡單。為了離線存儲天線收發(fā)組件的補償數(shù)據(jù)和計算參數(shù)需要在FPGA外部增加FLASH器件，本發(fā)明選擇深 圳國微公司的32Mb NOR Flash。CAN控制器選擇Micorchip公司的MCP2515通過SPI接口接入FPGA，具有硬件走線少，驅(qū)動控制簡單的優(yōu)點。系統(tǒng)時序調(diào)度信號和陣面監(jiān)測信號通過差分輸入、輸出接口接入FPGA。

下文對所述FPGA模塊基于軟件功能所配置的電路單元進行詳細闡述：

在本發(fā)明優(yōu)選的實施例中，所述FPGA模塊中構(gòu)建有計算單元和配相單元，各計算單元、各配相單元和各天線陣列一一對應(yīng)，每個所述計算單元對應(yīng)計算一個天線陣列的相位碼，每個所述配相單元根據(jù)對應(yīng)計算單元計算后的相位碼對對應(yīng)的天線陣列進行波束掃描的配置。

具體展開來說，在FPGA中構(gòu)建計算單元，將天線陣面按陣列進行劃分，每個陣列對應(yīng)一個計算單元。根據(jù)頻點、指向信息、波束形狀等參數(shù)，計算單元可以并行完成對應(yīng)陣列的天線單元相位計算。

在FPGA中構(gòu)建配相單元，每個計算單元對應(yīng)一個配相單元，將計算后的相位碼按約定的格式向陣列傳輸，寫入對應(yīng)的天線的收發(fā)組件后，完成對天線波束的指向控制。

本發(fā)明可選的實施例中，所述FPGA模塊中還構(gòu)建有命令解析單元，所述命令解析模塊響應(yīng)所述中心計算機反饋的命令，解析后控制所述FPGA模塊中其他單元的工作。具體來說，可以在FPGA中構(gòu)建命令解析單元來相應(yīng)來自中心計算機的各種指令，計算參數(shù)，工作模式切換。

本發(fā)明可選的實施例中，所述FPGA模塊中構(gòu)建有監(jiān)測單元，所述監(jiān)測單元，對各天線陣列的運行數(shù)據(jù)信息進行采集、統(tǒng)計、報文裝訂以及向中心計算機回告。其中，所述運行數(shù)據(jù)包括各陣列的BIT信息以及溫度信息。具體來說，可以理解為采集對應(yīng)陣列的收發(fā)組件的BIT、溫度等信息，完成對天線陣面的監(jiān)測。

本發(fā)明可選的實施例中，所述FPGA模塊中構(gòu)建有接口控制單元，所述FPGA外擴的模塊由所述接口控制單元驅(qū)動控制。接口控制單元可以包括CAN接口單元、SPAM控制單元和FLASH控制單元。

參見圖2，為本發(fā)明優(yōu)選實施例FPGA硬件電路模塊框圖。在Altera公司FPGA集成開發(fā)環(huán)境中建立工程，依次實現(xiàn)CAN接口控制單元、命令解析單元、計算單元、配相單元、監(jiān)測單元等模塊。完成對FPGA外圍設(shè)備的驅(qū)動控制，并根據(jù)系統(tǒng)時序和報文完成處理和解析，完成波束控制裝置的軟件設(shè)計。

對于二維平面陣，移相器數(shù)量成百上千，且要求實時計算，由于陣面單元常采用三角形排列，單元間間距固定，做固定的乘加運算來完成波束碼的實現(xiàn)。單個收發(fā)組件相位碼計算框圖，根據(jù)指令中的工作模式、波束指向、波束寬度和工作頻率等參數(shù)，單個收發(fā)組件相位控制包括波控碼計算、相位碼修正、浮點數(shù)取整量化、波控碼校驗和拼合等步驟。利用FPGA的并行工作特性，根據(jù)天線陣列的個數(shù)，在FPGA中例化對應(yīng)數(shù)量的計算模塊，構(gòu)成計算單元，同時完成每個陣列中同一位置收發(fā)組件的相位控制，提高了系統(tǒng)的實時性。

綜合以上描述可見：

本發(fā)明可選方案可以采用一個裝置根據(jù)固態(tài)有源相控陣中心計算機的命令和時序，實現(xiàn)對的天線中各個收發(fā)組件的相位控制和檢測；整體上采用基于FPGA外擴SRAM、FLASH、CAN控制器、差分輸入輸出等芯片的硬件架構(gòu)；細節(jié)上來說FPGA上由接口控制單元、命令解析單元、計算單元、配相單元、監(jiān)測單元等模塊構(gòu)成；實際應(yīng)用中根據(jù)中心計算機的CAN報文和時序調(diào)度，利用FPGA內(nèi)部乘法器、加法器構(gòu)建天線陣列相位計算單元，并行完成所有陣列的相位計算和傳輸配置實現(xiàn)波束的掃描，同時對每個天線陣列進行BIT監(jiān)測并向中心計算機回告BIT監(jiān)測信息；在測試模式，中心計算機可以單獨控制陣面每個T/R組件的開關(guān)狀態(tài)，移相角度、頻點在內(nèi)狀態(tài)，方便天線陣列測試和維修。

與現(xiàn)有技術(shù)相比，本發(fā)明存在以下技術(shù)效果：

對于二維平面陣，移相器數(shù)量成百上千，且要求實時計算，由于陣面單元常采用三角形排列，單元間間距固定，做固定的乘加運算來完成波束碼的實現(xiàn)。其優(yōu)點是陣面走線簡單，控制靈活，設(shè)備量較少，此種方法已經(jīng)成功應(yīng)用于多部大型相控陣雷達，技術(shù)先進可靠。

綜上所述，發(fā)明公開一種基于FPGA架構(gòu)的集中式相控陣波束控制裝置，該裝置并行完成所有陣列的相位計算和傳輸配置實現(xiàn)波束的掃描，同時可以對每個天線陣列進行BIT統(tǒng)計和監(jiān)測等功能?；贔PGA的并行計算技術(shù)，解決了傳統(tǒng)的基于FPGA+DSP架構(gòu)的集中式波束控制裝置由于天線陣面規(guī)模大而引起的配相計算量大實時性難以滿足要求的問題；可見，本發(fā)明采用了集中式解決方案，克服了分布式波束控制裝置由于設(shè)備量增加而引起的調(diào)試、維護工作量大的缺點，減少了設(shè)備量，降低了成本，提高了裝置的可靠性。