本申請要求于2015年7月2日提交的美國臨時申請第62/188,169號的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及用于芯片封裝件的結(jié)構(gòu)和形成方法。

背景技術(shù)：

半導(dǎo)體器件用于諸如個人電腦、手機、數(shù)碼相機和其他電子設(shè)備的各種電子應(yīng)用中。通過在半導(dǎo)體襯底上方依次沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體層以及使用光刻和蝕刻工藝圖案化各個材料層以在半導(dǎo)體襯底上形成電路組件和元件來制造這些半導(dǎo)體器件。

半導(dǎo)體工業(yè)通過不斷減小最小化部件尺寸來繼續(xù)提高各種電子組件(如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許更多的組件集成到給定的面積中。在一些應(yīng)用中，這些更小的電子組件也使用利用更小的面積和更小的高度的更小的封裝件。

已經(jīng)發(fā)展了新的封裝技術(shù)以提高半導(dǎo)體器件的密度和功能。這些用于半導(dǎo)體器件的相對新型的封裝技術(shù)面臨制造的挑戰(zhàn)。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個實施例，提供了一種芯片封裝件，包括：芯片堆疊件，包括多個半導(dǎo)體管芯；半導(dǎo)體芯片，其中，所述半導(dǎo)體芯片高于所述芯片堆疊件；以及封裝層，覆蓋所述芯片堆疊件的頂部和側(cè)壁以及所述半導(dǎo)體芯片的側(cè)壁。

根據(jù)本發(fā)明的另一實施例，還提供了一種芯片封裝件，包括：第一半導(dǎo)體芯片；第二半導(dǎo)體芯片；以及模塑料層，圍繞所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片，其中，所述模塑料層覆蓋所述第一半導(dǎo)體芯片的頂面，以及所述模塑料層的頂面與所述第二半導(dǎo)體芯片的頂面基本上共面。

根據(jù)本發(fā)明的又一實施例，還提供了一種用于形成芯片封裝件的方法，包括：將第一半導(dǎo)體芯片和第二半導(dǎo)體芯片接合在襯底上方；在所述襯底上方形成封裝層以包封所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片；以及平坦化所述封裝層從而暴露所述第二半導(dǎo)體芯片的頂面，且所述第一半導(dǎo)體芯片的頂面被所述封裝層覆蓋。

附圖說明

當(dāng)結(jié)合附圖進行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實施例。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1F是根據(jù)一些實施例的用于形成芯片封裝件的工藝的各個階段的截面圖。

圖2是根據(jù)一些實施例的芯片封裝件的截面圖。

圖3A至圖3E是根據(jù)一些實施例的用于形成芯片封裝件的工藝的各個階段的截面圖。

圖4是根據(jù)一些實施例的芯片封裝件的截面圖。

圖5是根據(jù)一些實施例的芯片封裝件的截面圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復(fù)參考標(biāo)號和/或字母。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術(shù)語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應(yīng)的解釋。

描述本發(fā)明的一些實施例。圖1A至圖1F是根據(jù)一些實施例的用于形成芯片封裝件的工藝的各個階段的截面圖。可以在圖1A至圖1F描述的階段之前、期間和/或之后提供額外的操作。對于不同的實施例，描述的一些階段可以被替換或消除?？梢詫㈩~外的部件添加至半導(dǎo)體器件結(jié)構(gòu)。對于不同的實施例，可以替代或消除以下所描述的一些部件。雖然通過按照特定的順序?qū)嵤┎僮鱽碚撌鲆恍嵤├?，但可以以另一邏輯順序來實施這些操作。

根據(jù)一些實施例，如圖1A所示，在襯底180上方接合半導(dǎo)體芯片10以及芯片堆疊件20和30。在一些實施例中，半導(dǎo)體芯片10高于芯片堆疊件20或30。在一些實施例中，半導(dǎo)體芯片10包括半導(dǎo)體襯底100和在半導(dǎo)體襯底100上形成的互連結(jié)構(gòu)(未示出)。例如，在半導(dǎo)體襯底100的底面上形成互連結(jié)構(gòu)?；ミB結(jié)構(gòu)包括多個層間介電層和在層間介電層中形成的多個導(dǎo)電部件。這些導(dǎo)電部件包括導(dǎo)電線、導(dǎo)電通孔和導(dǎo)電接觸件。導(dǎo)電部件的一些部分可以用作導(dǎo)電焊盤。

在一些實施例中，在半導(dǎo)體襯底100中形成各種器件元件。各種器件元件的實例包括晶體管(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場效應(yīng)晶體管(PFET/NFET)等)、二極管和/或其他合適的元件。

器件元件通過互連結(jié)構(gòu)互連以形成集成電路器件。集成電路器件包括邏輯器件、存儲器件(例如，靜態(tài)隨機存取存儲器，SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)、器件的其他適用的類型或它們的組合。在一些實施例中，半導(dǎo)體芯片10是包括多個功能的芯片上系統(tǒng)(SoC)芯片。

在一些實施例中，芯片堆疊件20和30的每個包括堆疊的多個半導(dǎo)體管芯。如圖1A所示，芯片堆疊件20包括半導(dǎo)體管芯200、202A、202B、202C、202D、202E、202F、202G和202H。在一些實施例中，芯片堆疊件20包括包封和保護半導(dǎo)體管芯的模塑料層210。模塑料層210可以包括環(huán)氧樹脂(具有填料分散在環(huán)氧樹脂中)。填料可以包括絕緣纖維、絕緣顆粒、其他合適的元素或它們的組合。

在一些實施例中，半導(dǎo)體管芯202A、202B、202C、202D、202E、202F、202G和202H是存儲器管芯。存儲器管芯可以包括諸如靜態(tài)隨機存取存儲器(SRAM)器件、動態(tài)隨機存取存儲器(DRAM)器件、其他合適的器件或它們的組合的存儲器器件。在一些實施例中，半導(dǎo)體管芯200是電連接至存儲器管芯(堆疊在半導(dǎo)體管芯200上)的控制管芯。芯片堆疊件20可以用作高帶寬存儲器(HBM)。在一些實施例中，芯片堆疊件30也是包括多個堆疊的存儲器管芯的高帶寬存儲器。

可以對本發(fā)明的實施例做出許多改變和/或修改。在一些實施例中，芯片堆疊件20和30的一個僅包括一個芯片。在這些情況下，參考標(biāo)號20或30可以用于表示半導(dǎo)體芯片。

如圖1A所示，在一些實施例中，在這些半導(dǎo)體管芯200、202A、202B、202C、202D、202E、202F、202G和202H之間形成導(dǎo)電接合結(jié)構(gòu)206以將它們接合在一起。在一些實施例中，導(dǎo)電接合結(jié)構(gòu)206的每個包括金屬柱和/或焊料凸塊。在一些實施例中，底部填充元件208形成在這些半導(dǎo)體管芯之間以圍繞和保護導(dǎo)電接合結(jié)構(gòu)206。在一些實施例中，底部填充元件208包括具有環(huán)氧樹脂(填料分散在環(huán)氧樹脂中)。填料可以包括絕緣纖維、絕緣顆粒、其他合適的元素或它們的組合。在一些實施例中，分散在底部填充元件208中的填料的尺寸和/或密度小于那些分散在模塑料層210中的填料的尺寸和/或密度。

在一些實施例中，如圖1A所示，在芯片堆疊件20中的一些半導(dǎo)體管芯中形成多個導(dǎo)電部件282。導(dǎo)電部件282的每個穿半導(dǎo)體管芯200、202A、202B、202C、202D、202E、202F、202G和202H中的一個并且電連接至導(dǎo)電接合結(jié)構(gòu)206的一個。導(dǎo)電部件282用作襯底穿孔(TSV)?？梢酝ㄟ^導(dǎo)電部件282在這些垂直堆疊的半導(dǎo)體管芯之間傳輸電信號。

根據(jù)一些實施例，如圖1A所示，半導(dǎo)體芯片10以及芯片堆疊件20和30通過導(dǎo)電接合結(jié)構(gòu)106接合至襯底108上。在一些實施例中，導(dǎo)電接合結(jié)構(gòu)106包括焊料凸塊、金屬柱凸塊、其他合適的結(jié)構(gòu)或它們的組合。在一些實施例中，導(dǎo)電接合結(jié)構(gòu)106中的每個包括金屬柱凸塊102、焊料元件104和金屬柱凸塊184。例如，金屬柱凸塊102和184基本上是由銅制成的。

在一些實施例中，在半導(dǎo)體芯片10以及芯片堆疊件20和30的底面上方形成許多金屬柱凸塊102。在一些實施例中，在與半導(dǎo)體芯片10以及芯片堆疊件20和30接合之前，在襯底180上方形成許多金屬柱凸塊184。

在一些實施例中，在接合工藝之前，在金屬柱凸塊102和184中的一個或兩個上施加諸如焊膏的焊料材料。之后，金屬柱凸塊102和184通過焊料材料接合在一起。焊料材料在金屬柱凸塊102和184之間形成焊料元件104。結(jié)果，如圖1A所示，形成導(dǎo)電接合結(jié)構(gòu)106。在一些實施例中，焊料材料是包括錫(Sn)的合金材料。合金材料還包括另一元素。元件可以包括鉛、銀、銅、鎳、鉍、另一合適的元素或它們的組合。在一些實施例中，焊料材料不包括鉛。

在一些實施例中，襯底180包括半導(dǎo)體材料、陶瓷材料、絕緣材料、聚合物材料、另一合適的材料或它們的組合。在一些實施例中，襯底180是半導(dǎo)體襯底。半導(dǎo)體襯底可以是諸如硅晶圓的半導(dǎo)體晶圓。

如圖1A所示，根據(jù)一些實施例，在襯底180中形成許多導(dǎo)電部件182。在一些實施例中，在金屬柱凸塊184的形成之前，形成導(dǎo)電部件182。在一些實施例中，導(dǎo)電部件182的每個電連接至金屬柱凸塊184的一個。包括例如再分布層的互連結(jié)構(gòu)(未示出)可以用于在導(dǎo)電部件182和金屬柱凸塊184之間形成電連接件。在一些實施例中，在導(dǎo)電部件182和襯底180之間形成絕緣元件(未示出)以防止不同導(dǎo)電部件182之間的短路。

在一些實施例中，導(dǎo)電材料182由銅、鋁、鈦、鎢、鈷、金、鉑、另一合適的材料或它們的組合制成。在一些實施例中，絕緣元件是由氧化硅、氮化硅、氮氧化硅、碳化硅、另一合適的材料或它們的組合制成的。在一些實施例中，一種或多種光刻和蝕刻工藝用于形成限定導(dǎo)電部件182的位置的許多開口。之后，在襯底180上方依次沉積絕緣層和導(dǎo)電層以填充開口。然后，實施平坦化工藝以去除絕緣層和導(dǎo)電層的在開口的外部的部分。結(jié)果，絕緣層和導(dǎo)電層的在開口中的剩余部分分別形成絕緣元件和導(dǎo)電部件182。

如圖1B所示，根據(jù)一些實施例，形成底部填充層108以圍繞和保護導(dǎo)電接合結(jié)構(gòu)106。在一些實施例中，底部填充層108與導(dǎo)電接合結(jié)構(gòu)106直接接觸。在一些實施例中，通過毛細(xì)管作用分散液態(tài)底部填充材料并且固化液態(tài)底部填充材料以形成底部填充層108。在一些實施例中，底部填充層108包括環(huán)氧樹脂(填料分散在環(huán)氧樹脂中)。填料可以包括纖維、顆粒、其他合適的元素或它們的組合。

根據(jù)一些實施例，如圖1C所示，在襯底180上方形成封裝層110以包封半導(dǎo)體芯片10以及芯片堆疊件20和30。在一些實施例中，封裝層110填充半導(dǎo)體芯片10以及芯片堆疊件20或30之間的間隙。在一些實施例中，封裝層110與底部填充層108直接接觸。在一些實施例中，封裝層110不與導(dǎo)電接合結(jié)構(gòu)106直接接觸。在一些實施例中，封裝層110與芯片堆疊件20和30的模塑料層210直接接觸。

在一些實施例中，封裝層110包括聚合物材料。在一些實施例中，封裝層110是模塑料層。模塑料層可以包括環(huán)氧樹脂(填料分散在環(huán)氧樹脂中)。填料可以包括絕緣纖維、絕緣顆粒、其他合適的元素或它們的組合。在一些實施例中，分散在封裝層110中的填料的尺寸和/或密度大于分散在底部填充層108中的那些填料的尺寸和/或密度。

在一些實施例中，施加液態(tài)模塑料材料，并且然后應(yīng)用熱操作以固化液態(tài)模塑料材料。結(jié)果，液態(tài)模塑料材料被硬化且被轉(zhuǎn)變?yōu)榉庋b層110。在一些實施例中，在從約200攝氏度至約230攝氏度的范圍內(nèi)的溫度下實施熱操作。熱操作的操作時間可以在從約1小時至約3小時的范圍內(nèi)。

如圖1D所示，根據(jù)一些實施例，平坦化封裝層110從而暴露半導(dǎo)體芯片10的頂面。在一些實施例中，半導(dǎo)體芯片10和封裝層110的頂面基本上彼此共面。在一些實施例中，使用研磨工藝、化學(xué)機械拋光(CMP)工藝、另一適用的工藝或它們的組合平坦化封裝層110。在一些實施例中，芯片堆疊件20或30的頂面仍然由封裝層110覆蓋。在一些實施例中，在平坦化工藝期間，芯片堆疊件20和30由封裝層110保護。在平坦化工藝期間，芯片堆疊件20和30不接地。因此，在平坦化工藝期間，防止芯片堆疊件20和30受到損壞，顯著地改善了芯片堆疊件20和30的質(zhì)量和可靠性。

如圖1D所示，在一些實施例中，封裝層110覆蓋芯片堆疊件20和30的頂面和側(cè)壁。在一些實施例中，半導(dǎo)體芯片10的頂面不由封裝層110覆蓋。在一些實施例中，封裝層110的頂面與半導(dǎo)體芯片10的頂面基本上共面，這可以有助于后續(xù)的工藝。

如圖1E所示，根據(jù)一些實施例，減薄襯底180以暴露導(dǎo)電部件182。在一些實施例中，導(dǎo)電部件182的每個都穿透襯底180。在一些實施例中，導(dǎo)電部件182的每個都電連接至導(dǎo)電接合結(jié)構(gòu)106的一個。在一些實施例中，顛倒圖1D所示的結(jié)構(gòu)。之后，使用平坦化工藝減薄襯底180以暴露導(dǎo)電部件182。平坦化工藝可以包括CMP工藝、研磨工藝、蝕刻工藝、另一適用的工藝或它們的組合。

之后，根據(jù)一些實施例，如圖1E所示，在襯底180上方形成導(dǎo)電元件。如圖1E所示，在一些實施例中，導(dǎo)電元件包括金屬柱114和焊料元件116。然而，可以對本發(fā)明的實施例做出許多改變和/或修改。在一些其他實施例中，導(dǎo)電元件具有不同的結(jié)構(gòu)。例如，導(dǎo)電元件不包括金屬柱。導(dǎo)電元件僅可以包括焊料凸塊。在一些實施例中，形成緩沖層112以保護導(dǎo)電元件。在一些實施例中，金屬柱114的每個電連接至導(dǎo)電部件182的一個。如圖1E所示，在一些實施例中，緩沖層112沿著金屬柱114的側(cè)壁的部分延伸。在一些實施例中，緩沖層112由氮化硅、氮氧化硅、氧化硅、聚酰亞胺、環(huán)氧樹脂、聚苯并惡唑(PBO)、另一合適的材料或它們的組合制成。

如圖1F所示，根據(jù)一些實施例，圖1E中所示的結(jié)構(gòu)接合至襯底118上。在一些實施例中，襯底118是諸如印刷電路板的電路板。在一些其他實施例中，襯底118是陶瓷襯底。如圖1F所示，在一些實施例中，在襯底118的相對兩表面上形成導(dǎo)電元件120和124。在一些實施例中，導(dǎo)電元件120和124是諸如可控塌陷芯片連接(C4)凸塊和/或球柵陣列(BGA)凸塊的焊料凸塊。如圖1F所示，在一些實施例中，導(dǎo)電元件120和焊料元件116被回流且接合在一起。

在一些實施例中，導(dǎo)電部件120的每個通過在襯底118中形成的導(dǎo)電部件(未示出)電連接至導(dǎo)電元件124的一個。導(dǎo)電部件可以包括導(dǎo)線和導(dǎo)電通孔。然后，在一些實施例中，在襯底118和襯底180之間形成底部填充層122以保護其間的導(dǎo)電接合結(jié)構(gòu)。

可以對本發(fā)明的實施例作出許多改變和/或修改。圖2是根據(jù)一些實施例的芯片封裝件的截面圖。在一些實施例中，不形成底部填充層108。在一些實施例中，封裝層110填充襯底180和包括半導(dǎo)體芯片10以及芯片堆疊件20和30的半導(dǎo)體芯片之間的間隙。封裝層110圍繞導(dǎo)電接合結(jié)構(gòu)106。在一些實施例中，由于不形成底部填充層108，所以封裝層110與導(dǎo)電接合結(jié)構(gòu)106直接接觸。

在一些實施例中，襯底180用作插入件。在一些實施例中，插入件不包括其中的有源器件。在一些其他實施例中，插入件包括在其中形成的一個或多個有源器件。在一些實施例中，襯底180是硅插入件?？梢允褂靡r底180以改善結(jié)構(gòu)強度和芯片封裝件的可靠性。然而，本發(fā)明的實施例不限制于此?？梢詫Ρ景l(fā)明的實施例作出許多改變和/或修改。在一些實施例中，不形成襯底180。

圖3A至圖3E是根據(jù)一些實施例的用于形成芯片封裝件的工藝的各個階段的截面圖。根據(jù)一些實施例，如圖3A所示，半導(dǎo)體芯片10以及芯片堆疊件20和30附接在載體襯底300上。粘合層(未示出)可以用于將半導(dǎo)體芯片10以及芯片堆疊件20和30附接至載體襯底300上。在一些實施例中，載體襯底300包括玻璃襯底、陶瓷襯底、半導(dǎo)體襯底、聚合物襯底、另一合適的襯底或它們的組合。在一些實施例中，載體襯底300是臨時襯底以在隨后的工藝期間支撐半導(dǎo)體芯片10以及芯片堆疊件20和30。之后，可以去除載體襯底300。

根據(jù)一些實施例，如圖3B所示，在載體襯底300上方形成封裝層310以包封半導(dǎo)體芯片10以及芯片堆疊件20和30。在一些實施例中，封裝層310填充半導(dǎo)體芯片10以及芯片堆疊件20或30之間的間隙。在一些實施例中，封裝層310與芯片堆疊件20和30的模塑料層210直接接觸。

在一些實施例中，封裝層310包括聚合物材料。在一些實施例中，封裝層310是模塑料層。模塑料層可以包括環(huán)氧樹脂(填料分散在環(huán)氧樹脂中)。填料可以包括絕緣纖維、絕緣顆粒、其他合適的元素或它們的組合。

在一些實施例中，施加液態(tài)模塑料材料，并且然后應(yīng)用熱操作以固化液態(tài)模塑料材料。結(jié)果，液態(tài)模塑料材料被硬化且被轉(zhuǎn)變?yōu)榉庋b層310。在一些實施例中，在從約200攝氏度至約230攝氏度的范圍內(nèi)的溫度下實施熱操作。熱操作的操作時間可以在從約1小時至約3小時的范圍內(nèi)。

如圖3C所示，根據(jù)一些實施例，平坦化封裝層310從而暴露半導(dǎo)體芯片10的頂面。在一些實施例中，使用研磨工藝、化學(xué)機械拋光(CMP)工藝、另一適用的工藝或它們的組合平坦化封裝層310。在一些實施例中，芯片堆疊件20或30的頂面仍然由封裝層310覆蓋。在一些實施例中，在平坦化工藝期間，芯片堆疊件20和30由封裝層310保護。在平坦化工藝期間，芯片堆疊件20和30不接地。因此，在平坦化工藝期間，防止芯片堆疊件20和30受到損壞，顯著地改善了芯片堆疊件20和30的質(zhì)量和可靠性。

如圖3C所示，在一些實施例中，封裝層310覆蓋芯片堆疊件20和30的頂面和側(cè)壁。在一些實施例中，半導(dǎo)體芯片10的頂面不由封裝層310覆蓋。在一些實施例中，封裝層310的頂面與半導(dǎo)體芯片10的頂面基本上共面，這可以有助于后續(xù)的工藝。

如圖3D所示，根據(jù)一些實施例，去除載體襯底300從而暴露半導(dǎo)體芯片10、芯片堆疊件20和30以及封裝層310的底面。在一些實施例中，半導(dǎo)體芯片10、芯片堆疊件20和30以及封裝層310的底面基本上彼此共面。

之后，如圖3D所示，根據(jù)一些實施例，在半導(dǎo)體芯片10以及芯片堆疊件20和30的底面上方形成導(dǎo)電元件。如圖1E所示，在一些實施例中，導(dǎo)電元件包括金屬柱314和焊料元件316。在一些其他實施例中，導(dǎo)電元件包括其他配置。在一些實施例中，形成緩沖層(未示出)以保護導(dǎo)電元件。

如圖3E所示，根據(jù)一些實施例，圖3D中所示的結(jié)構(gòu)接合至襯底318上。在一些實施例中，襯底318是諸如印刷電路板的電路板。在一些其他實施例中，襯底318是陶瓷襯底。如圖3E所示，在一些實施例中，在襯底318的相對兩表面上形成導(dǎo)電元件320和324。在一些實施例中，導(dǎo)電元件320和324是諸如可控塌陷芯片連接(C4)凸塊和/或球柵陣列(BGA)凸塊的焊料凸塊。如圖3E所示，在一些實施例中，導(dǎo)電元件320和焊料元件316被回流且接合在一起。

在一些實施例中，導(dǎo)電部件320的每個通過在襯底318中形成的導(dǎo)電部件(未示出)電連接至導(dǎo)電元件324的一個。導(dǎo)電部件可以包括導(dǎo)線和導(dǎo)電通孔。然后，在一些實施例中，在襯底118和包括半導(dǎo)體芯片10以及芯片堆疊件20和30的芯片之間形成底部填充層322以保護其間的導(dǎo)電接合結(jié)構(gòu)。在一些實施例中，封裝層310不與其間的導(dǎo)電接合結(jié)構(gòu)直接接觸。

在一些實施例中，由于封裝層310的保護，在制造工藝期間防止芯片堆疊件20和30受到損壞。例如，緩沖了從封裝層310的平坦化和至襯底318的接合工藝生成的應(yīng)力。改善了芯片封裝件的質(zhì)量。

可以對本發(fā)明的實施例作出許多改變和/或修改。圖4是根據(jù)一些實施例的芯片封裝件的截面圖。在一些實施例中，底部填充層108不僅圍繞導(dǎo)電接合結(jié)構(gòu)106并且還在半導(dǎo)體芯片10的側(cè)壁上延伸。半導(dǎo)體芯片10的側(cè)壁的部分由底部填充層108覆蓋。在一些實施例中，底部填充層108在芯片堆疊件20和30上延伸。芯片堆疊件20和30的側(cè)壁的部分由底部填充層108覆蓋。

可以對本發(fā)明的實施例作出許多改變和/或修改。圖5是根據(jù)一些實施例的芯片封裝件的截面圖。圖5中示出的結(jié)構(gòu)類似與圖1F中示出的結(jié)構(gòu)。在一些實施例中，在芯片堆疊件20和半導(dǎo)體芯片40之間定位半導(dǎo)體芯片10。在一些實施例中，半導(dǎo)體芯片10高于芯片堆疊件20或半導(dǎo)體芯片40。在一些實施例中，半導(dǎo)體芯片40和芯片堆疊件20的高度彼此不同。在一些實施例中，半導(dǎo)體芯片40高于芯片堆疊件20。

在一些實施例中，半導(dǎo)體芯片40包括半導(dǎo)體襯底400和在半導(dǎo)體襯底400上形成的互連結(jié)構(gòu)(未示出)。例如，在半導(dǎo)體襯底400的底面上形成互連結(jié)構(gòu)。互連結(jié)構(gòu)包括多個層間介電層和在層間介電層中形成的多個導(dǎo)電部件。這些導(dǎo)電部件包括導(dǎo)線、導(dǎo)電通孔和導(dǎo)電接觸件。導(dǎo)電部件的一些部分可以用作導(dǎo)電焊盤。

在一些實施例中，類似于半導(dǎo)體襯底100，在半導(dǎo)體襯底400中形成各種器件元件。各種器件元件的實例包括晶體管(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場效應(yīng)晶體管(PFET/NFET)等)、二極管和/或其他合適的元件。

器件元件通過互連結(jié)構(gòu)互連以形成集成電路器件。集成電路器件包括邏輯器件、存儲器器件(例如，靜態(tài)隨機存取存儲器，SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)、器件的其他適用的類型或它們的組合。在一些實施例中，半導(dǎo)體芯片40是包括多個功能的芯片上系統(tǒng)(SoC)芯片。在一些實施例中，半導(dǎo)體管芯10和40的一個或多個功能彼此不同。

本發(fā)明的實施例形成包括可以是芯片堆疊件的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的芯片堆疊件。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的高度不同。形成諸如模塑料層的封裝層以包封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。減薄封裝層以暴露第一半導(dǎo)體芯片。在減薄工藝期間，第二半導(dǎo)體芯片由封裝層保護而不直接地接地。由于在減薄工藝期間封裝層的保護，防止第二半導(dǎo)體芯片(或芯片堆疊件)受到負(fù)面影響。顯著地改善了芯片封裝件的性能和可靠性。

根據(jù)一些實施例，提供一種芯片封裝件。該芯片封裝件包括具有許多半導(dǎo)體管芯的芯片堆疊件。該芯片封裝件還包括半導(dǎo)體芯片，且半導(dǎo)體芯片高于芯片堆疊件。該芯片封裝件還包括覆蓋芯片堆疊件的頂部和側(cè)壁以及半導(dǎo)體芯片的側(cè)壁的封裝層。

根據(jù)一些實施例，提供一種芯片封裝件。該芯片封裝件包括第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。該芯片封裝件還包括圍繞第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的模塑料層。該模塑料層覆蓋第一半導(dǎo)體芯片的頂面，且模塑料層的頂面與第二半導(dǎo)體芯片的頂面基本上共面。

根據(jù)一些實施例，提供了一種用于形成芯片封裝件的方法。該方法包括在襯底上方接合第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。該方法還包括在襯底上方形成封裝層以包封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。該方法還包括平坦化封裝層從而暴露第二半導(dǎo)體芯片的頂面，且第一半導(dǎo)體芯片的頂面由封裝層覆蓋。

根據(jù)本發(fā)明的一個實施例，提供了一種芯片封裝件，包括：芯片堆疊件，包括多個半導(dǎo)體管芯；半導(dǎo)體芯片，其中，所述半導(dǎo)體芯片高于所述芯片堆疊件；以及封裝層，覆蓋所述芯片堆疊件的頂部和側(cè)壁以及所述半導(dǎo)體芯片的側(cè)壁。

在上述芯片封裝件中，所述半導(dǎo)體芯片的頂面未被所述封裝層覆蓋。

在上述芯片封裝件中，還包括襯底，其中，所述芯片堆疊件和所述半導(dǎo)體芯片通過導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述芯片封裝件中，所述襯底是半導(dǎo)體襯底。

在上述芯片封裝件中，還包括穿透所述襯底且電連接至所述導(dǎo)電接合結(jié)構(gòu)的一個導(dǎo)電接合結(jié)構(gòu)的導(dǎo)電部件。

在上述芯片封裝件中，所述封裝層圍繞所述導(dǎo)電接合結(jié)構(gòu)且與所述導(dǎo)電接合結(jié)構(gòu)直接接觸。

在上述芯片封裝件中，還包括圍繞所述導(dǎo)電接合結(jié)構(gòu)且與所述導(dǎo)電接合結(jié)構(gòu)直接接觸的底部填充層，其中，所述底部填充層位于所述襯底和所述封裝層之間。

在上述芯片封裝件中，所述底部填充層與所述封裝層直接接觸。

在上述芯片封裝件中，所述芯片堆疊件包括多個存儲器管芯。

在上述芯片封裝件中，所述封裝層的頂面與所述半導(dǎo)體芯片的頂面基本共面。

在上述芯片封裝件中，所述芯片堆疊件包括圍繞所述半導(dǎo)體管芯的模塑料層。

根據(jù)本發(fā)明的另一實施例，還提供了一種芯片封裝件，包括：第一半導(dǎo)體芯片；第二半導(dǎo)體芯片；以及模塑料層，圍繞所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片，其中，所述模塑料層覆蓋所述第一半導(dǎo)體芯片的頂面，以及所述模塑料層的頂面與所述第二半導(dǎo)體芯片的頂面基本上共面。

在上述芯片封裝件中，所述第二半導(dǎo)體芯片高于所述第一半導(dǎo)體芯片。

在上述芯片封裝件中，還包括襯底，其中，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片通過導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述芯片封裝件中，還包括穿透所述襯底且電連接至所述導(dǎo)電接合結(jié)構(gòu)的一個導(dǎo)電接合結(jié)構(gòu)的導(dǎo)電部件。

在上述芯片封裝件中，所述模塑料層圍繞所述導(dǎo)電接合結(jié)構(gòu)且與所述導(dǎo)電接合結(jié)構(gòu)直接接觸。

根據(jù)本發(fā)明的又一實施例，還提供了一種用于形成芯片封裝件的方法，包括：將第一半導(dǎo)體芯片和第二半導(dǎo)體芯片接合在襯底上方；在所述襯底上方形成封裝層以包封所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片；以及平坦化所述封裝層從而暴露所述第二半導(dǎo)體芯片的頂面，且所述第一半導(dǎo)體芯片的頂面被所述封裝層覆蓋。

在上述用于形成芯片封裝件的方法中，在所述平坦化工藝期間，所述第一半導(dǎo)體芯片不接地。

在上述用于形成芯片封裝件的方法中，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片通過多個導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述用于形成芯片封裝件的方法中，還包括在形成所述封裝層之前形成底部填充層以圍繞所述導(dǎo)電接合結(jié)構(gòu)。

上面概述了若干實施例的特征、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實現(xiàn)與在此所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。