一種mosfet芯片布局結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種MOSFET芯片布局結(jié)構(gòu)，所述MOSFET芯片包括柵極焊盤、柵極金屬線及至少一組環(huán)形溝槽柵，每組環(huán)形溝槽柵至少包括兩條由內(nèi)而外依次環(huán)繞排列的環(huán)形溝槽柵；所述柵極金屬線將各環(huán)形溝槽柵并聯(lián)起來，并連接至所述柵極焊盤。本發(fā)明在MOSFET芯片的版圖布局設(shè)計時，將溝槽柵設(shè)置為環(huán)形，并優(yōu)化柵極連接的方式，通過這種布局結(jié)構(gòu)及其延伸，可以減少芯片面積的浪費，增加有源區(qū)面積，使得有源區(qū)面積占芯片總面積的比例最大化。在排除其它因素情況下，有源區(qū)面積占芯片總面積的比例越大，可以設(shè)計更多的原胞結(jié)構(gòu)，從而使漏源導通電阻Rdson更小，使得MOSFET芯片性能得到提升。
【專利說明】—種MOSFET芯片布局結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體器件領(lǐng)域，涉及一種MOSFET芯片布局結(jié)構(gòu)。

【背景技術(shù)】
[0002]集成電路版圖(integrated circuit layout)，是真實集成電路物理情況的平面幾何形狀描述。集成電路版圖是集成電路設(shè)計中最底層步驟物理設(shè)計的成果，物理設(shè)計通過布局、布線技術(shù)將邏輯綜合的成果——門級的網(wǎng)表轉(zhuǎn)換成物理版圖文件，這個文件包含了各個硬件單元在芯片上的形狀、面積和位置信息。版圖設(shè)計的結(jié)果必須遵守制造工藝、時序、面積、功耗等的約束。版圖設(shè)計是借助電子設(shè)計自動化工具來完成的。集成電路版圖完成后，整個集成電路設(shè)計流程基本結(jié)束。隨后，半導體加工廠會接收版圖文件，利用具體的半導體器件制造技術(shù)，來制造實際的硬件電路。
[0003]如果以標準的工業(yè)流程進行集成電路制造，即化學、熱學以及一些與光刻有關(guān)的變量可以得到精確控制，那么最終制造出的集成電路的行為在很大程度上取決于不同“幾何形狀”之間的相互連接以及位置決定。集成電路布局工程師的工作是將組成集成電路芯片的所有組件安置和連接起來，并符合預先的技術(shù)要求。通常這些技術(shù)要求包括性能、尺寸和制造可行性。在版圖圖形中，不同顏色圖形形狀可以分別代表金屬、二氧化硅或組成集成電路組件的其他半導體層。同時，版圖可以提供導體、隔離層、接觸、通孔、摻雜注入層等方面的信息。
[0004]生成的版圖必須經(jīng)過一系列被稱為物理驗證的檢查流程。設(shè)計人員必須使版圖滿足制造工藝、設(shè)計流程和電路性能三方面帶來的約束條件。其中，制造工藝往往要求電路符合最小線寬等工藝限制，而功率耗費、占用面積也是考慮的因素。
[0005]金屬-氧化層半導體場效晶體管，簡稱金氧半場效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET),是一種可以廣泛使用在模擬電路與數(shù)字電路的場效晶體管(field-effect transistor)。MOSFET的原意是:MOS (Metal Oxide Semiconductor 金屬氧化物半導體)，F(xiàn)ET (Field Effect Transistor 場效應(yīng)晶體管)，即以金屬層(M)的柵極隔著氧化層(0)利用電場的效應(yīng)來控制半導體(S)的場效應(yīng)晶體管。
[0006]功率晶體管一般用于控制功率電子器件合理工作，通過功率電子器件為負載提供大功率的輸出。功率晶體管已廣泛應(yīng)用于控制功率輸出，高頻大功率晶體管的應(yīng)用電子設(shè)備的掃描電路中，如彩電，顯示器，示波器，大型游戲機的水平掃描電路，視放電路，發(fā)射極的功率放大器等，亦廣泛應(yīng)用到例如對講機，手機的射頻輸出電路，聞頻振蕩電路和聞速電子開關(guān)電路等電路中。
[0007]功率場效應(yīng)晶體管分為結(jié)型和絕緣柵型，但通常主要指絕緣柵型中的MOS型(Metal Oxide Semiconductor FET)，簡稱功率 MOSFET (Power M0SFET)。功率 MOSFET 按導電溝道種類可分為P溝道和N溝道，按柵極電壓幅值可分為耗盡型和增強型。其中，耗盡型的特點為:當柵極電壓為零時漏源極之間就存在導電溝道；增強型的特點為:對于N(P)溝道器件，柵極電壓大于(小于)零時才存在導電溝道。功率MOSFET主要是N溝道增強型。
[0008]作為功率MOSFET來說，有兩項參數(shù)是最重要的。一個是RDS(ON)，即通態(tài)時的漏源電阻。另一個是QG，即柵極電荷，實際即柵極電容。為了提高功率MOSFET的性能，需要盡量降低RDS(ON)。溝道電阻是RDS(ON)的一個重要組成部分。溝道電阻，即柵極下溝道的電阻。當前功率MOSFET發(fā)展的一個重要趨勢就是把單個原胞的面積愈做愈小，原胞的密度愈做愈高，其原因就是為了降低溝道電阻。
[0009]為進一步增加原胞密度，也可以采用挖槽工藝。通常稱為TRENCH (溝槽)MOSFET。溝槽結(jié)構(gòu)的溝道是縱向的，所以其占有面積比橫向溝道為小，從而可進一步增加原胞密度。
[0010]隨著科技的發(fā)展，對MOSFET芯片的要求越來越高，如何進一步合理安排MOSFET版圖布局，使得有源區(qū)面積占芯片總面積的比例最大化，以設(shè)計更多的原胞結(jié)構(gòu)，進一步降低漏源導通電阻RDS(ON)，成為本領(lǐng)域技術(shù)人員亟待解決的一個技術(shù)問題。


【發(fā)明內(nèi)容】

[0011]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種MOSFET芯片布局結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中功率晶體管的漏源導通電阻有待進一步降低的問題。
[0012]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種MOSFET芯片布局結(jié)構(gòu)，所述MOSFET芯片包括柵極焊盤、柵極金屬線及至少一組環(huán)形溝槽柵，每組環(huán)形溝槽柵至少包括兩條由內(nèi)而外依次環(huán)繞排列的環(huán)形溝槽柵；所述柵極金屬線將各環(huán)形溝槽柵并聯(lián)起來，并連接至所述柵極焊盤。
[0013]可選地，所述MOSFET芯片包括兩組環(huán)形溝槽柵，所述環(huán)形溝槽柵為跑道型，兩組環(huán)形溝槽柵的直線部分互相平行，且兩組環(huán)形溝槽柵的中心連線垂直所述環(huán)形溝槽柵的直線部分。
[0014]可選地，所述柵極焊盤位于兩組環(huán)形溝槽柵第一端弧形部分之間的區(qū)域內(nèi)，所述柵極金屬線包括依次相連并圍成四方形的第一段、第二段、第三段及第四段，其中，所述柵極金屬線的第一段垂直連接兩組環(huán)形溝槽柵的每條直線部分，所述柵極金屬線的第二段及第三段靠近兩組環(huán)形溝槽柵外側(cè)并分別垂直連接于所述柵極金屬線的第一段兩端，所述柵極金屬線的第四段靠近兩組環(huán)形溝槽柵第一端，且兩端分別連接所述柵極金屬線的第二段及第三段；所述柵極焊盤連接于所述柵極金屬線的第四段內(nèi)側(cè)。
[0015]可選地，所述柵極金屬線的第一段經(jīng)過兩組環(huán)形溝槽柵的中心連線。
[0016]可選地，所述MOSFET芯片包括一組環(huán)形溝槽柵，所述柵極焊盤位于所述環(huán)形溝槽柵內(nèi)部，所述柵極金屬線為直線型，所述柵極金屬線一端與所述柵極焊盤連接，另一端由內(nèi)而外依次并聯(lián)連接所有環(huán)形溝槽柵。
[0017]可選地，所述環(huán)形溝槽柵為跑道型，所述柵極金屬線并聯(lián)連接環(huán)形溝槽柵的直線部分。
[0018]可選地，所述環(huán)形溝槽柵為跑道型，所述柵極金屬線并聯(lián)連接環(huán)形溝槽柵的弧線部分。
[0019]可選地，所述柵極焊盤位于所述環(huán)形溝槽柵中心。
[0020]可選地，所述MOSFET芯片為縱向M0SFET，自下而上依次包括漏區(qū)、漂移區(qū)、溝道區(qū)及源區(qū)，所述環(huán)形溝槽柵從所述源區(qū)表面向下延伸至所述漂移區(qū)中。
[0021]如上所述，本發(fā)明的MOSFET芯片布局結(jié)構(gòu)，具有以下有益效果:本發(fā)明在MOSFET芯片的版圖布局設(shè)計時，將溝槽柵設(shè)置為環(huán)形，并優(yōu)化柵極連接的方式，通過這種布局結(jié)構(gòu)及其延伸，可以減少芯片面積的浪費，增加有源區(qū)面積，使得有源區(qū)面積占芯片總面積的比例最大化。在排除其它因素情況下，有源區(qū)面積占芯片總面積的比例越大，可以設(shè)計更多的原胞結(jié)構(gòu)，從而使漏源導通電阻Rdson更小，使得MOSFET芯片性能得到提升。通過優(yōu)化環(huán)形溝槽柵的形狀及排布，以及柵極焊盤的位置，本發(fā)明的MOSFET芯片布局結(jié)構(gòu)不僅適用于大面積芯片，也適用于小面積管芯，具有廣泛的應(yīng)用基礎(chǔ)。

【專利附圖】

【附圖說明】
[0022]圖1顯示為本發(fā)明的MOSFET芯片布局結(jié)構(gòu)在實施例一中的俯視示意圖。
[0023]圖2顯示為本發(fā)明的MOSFET芯片布局結(jié)構(gòu)在實施例二中的俯視示意圖。
[0024]圖3顯示為圖2所示結(jié)構(gòu)的A-A向剖面圖。
[0025]元件標號說明
[0026]I MOSFET 芯片
[0027]2柵極焊盤
[0028]3柵極金屬線
[0029]31 第一段
[0030]32 第二段
[0031]33第三段
[0032]34第四段
[0033]4 環(huán)形溝槽柵
[0034]41柵極多晶硅
[0035]42柵氧化層
[0036]5 漏區(qū)
[0037]6 漂移區(qū)
[0038]7 溝道區(qū)
[0039]8 源區(qū)
[0040]9 絕緣層
[0041]10接觸孔

【具體實施方式】
[0042]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0043]請參閱圖1至圖3。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0044]實施例一
[0045]本發(fā)明提供一種MOSFET芯片布局結(jié)構(gòu)，請參閱圖1，顯示為所述MOSFET芯片的俯視示意圖，如圖所示，所述MOSFET芯片I包括柵極焊盤2、柵極金屬線3及至少一組環(huán)形溝槽柵4，每組環(huán)形溝槽柵至少包括兩條由內(nèi)而外依次環(huán)繞排列的環(huán)形溝槽柵4 ;所述柵極金屬線3將各環(huán)形溝槽柵4并聯(lián)起來，并連接至所述柵極焊盤2。
[0046]本實施例中，所述MOSFET芯片I以包括兩組環(huán)形溝槽柵4為例，每組環(huán)形溝槽柵以包括5條環(huán)形溝槽柵為例。
[0047]具體的，所述環(huán)形溝槽柵4優(yōu)選為跑道型，即所述環(huán)形溝槽柵4包括一對相對的直線部分及一對相對的弧線部分。本實施例中，兩組環(huán)形溝槽柵的直線部分互相平行排列，且兩組環(huán)形溝槽柵的中心連線垂直所述環(huán)形溝槽柵的直線部分，即兩組環(huán)形溝槽柵縱向中心對齊排列。
[0048]具體的，所述柵極焊盤2位于兩組環(huán)形溝槽柵4第一端弧形部分之間的區(qū)域內(nèi)，所述柵極金屬線3包括依次相連并圍成四方形的第一段31、第二段32、第三段33及第四段34，其中，所述柵極金屬線3的第一段31垂直連接兩組環(huán)形溝槽柵的每條直線部分，所述柵極金屬線3的第二段32及第三段33靠近兩組環(huán)形溝槽柵外側(cè)并分別垂直連接于所述柵極金屬線3的第一段31兩端，所述柵極金屬線3的第四段34靠近兩組環(huán)形溝槽柵第一端，且兩端分別連接所述柵極金屬線3的第二段32及第三段33 ;所述柵極焊盤2連接于所述柵極金屬線3的第四段34內(nèi)側(cè)。
[0049]具體的，所述柵極金屬線3的第一段31可以經(jīng)過兩組環(huán)形溝槽柵的中心連線，即位于芯片中心區(qū)域，也可以位于所述中心連線左側(cè)或右側(cè)。本實施例中，所述柵極金屬線3的第一段31優(yōu)選為經(jīng)過兩組環(huán)形溝槽柵的中心連線，將芯片一分為二。
[0050]此外，源極金屬可以在柵極焊盤及柵極金屬線周圍按預設(shè)圖形設(shè)置，此處不應(yīng)過分限制本發(fā)明的保護范圍。
[0051]相對于常規(guī)芯片(柵極金屬線通常包圍整個芯片邊緣)，本發(fā)明的芯片布局結(jié)構(gòu)取消了芯片右側(cè)的柵極金屬線(如圖1中虛線所示)，從而獲得了更多有源區(qū)面積，且本發(fā)明將溝槽柵設(shè)置為環(huán)形，并將柵極焊盤布局于兩組環(huán)形溝槽柵端部之間的空閑區(qū)域內(nèi)，從而充分利用了芯片面積，且使得兩組環(huán)形溝槽柵相對于共用的柵極焊盤對稱布置，優(yōu)化了柵極連接的方式，在相同的芯片面積下，可以設(shè)置更多的原胞結(jié)構(gòu)，從而進一步降低漏源導通電阻Rdson，使得MOSFET芯片性能得到提升。
[0052]本實施例的MOSFET芯片布局結(jié)構(gòu)適用于大面積芯片，柵極金屬線3的第一段31連接垂直連接兩組環(huán)形溝槽柵的每條直線部分，即跑道中心兩側(cè)的直線部分溝槽柵均被連接，柵極金屬線與每條環(huán)形溝槽柵連接兩次，這種連接方式可以降低連接電阻，并增加連接的可靠性。
[0053]實施例二
[0054]本實施例與實施例一米用基本相同的技術(shù)方案，不同之處在于，實施例一中，MOSFET芯片包括兩組環(huán)形溝槽柵，而本實施例中，MOSFET芯片僅包括一組環(huán)形溝槽柵。
[0055]請參閱圖2,顯示為本實施例中所述MOSFET芯片的俯視示意圖，如圖所示,所述MOSFET芯片I包括柵極焊盤2、柵極金屬線3及一組環(huán)形溝槽柵4，所述柵極金屬線3將各環(huán)形溝槽柵4并聯(lián)起來，并連接至所述柵極焊盤2。
[0056]本實施例中，該組環(huán)形溝槽柵以包括3條環(huán)形溝槽柵為例，各條環(huán)形溝槽柵由內(nèi)而外依次環(huán)繞排列。
[0057]具體的，所述柵極焊盤2位于所述環(huán)形溝槽柵4內(nèi)部，所述柵極金屬線3為直線型，所述柵極金屬線3 —端與所述柵極焊盤2連接，另一端由內(nèi)而外依次并聯(lián)連接所有環(huán)形溝槽柵。即對于每條環(huán)形溝槽柵，所述柵極金屬線3僅與其連接一次。
[0058]作為示例，所述環(huán)形溝槽柵4優(yōu)選為跑道型，所述柵極金屬線3可以并聯(lián)連接環(huán)形溝槽柵4的直線部分，也可以并聯(lián)連接環(huán)形溝槽柵的弧線部分。圖2所示為柵極金屬線3并聯(lián)連接環(huán)形溝槽柵4的直線部分的情形。
[0059]本實施例中，所述柵極焊盤2在所述環(huán)形溝槽柵內(nèi)部并靠近端部，在另一實施例中，所述柵極焊盤2也可以位于所述環(huán)形溝槽柵中心。
[0060]本實施例的MOSFET芯片布局結(jié)構(gòu)適用于小面積管芯，柵極焊盤放置在環(huán)區(qū)內(nèi)部，從而獲得更多有源區(qū)面積，在相同的芯片面積下，可以設(shè)計更多的原胞結(jié)構(gòu)，從而使得漏源導通電阻Rdson更小。由于管芯面積較小，柵極金屬線僅連接環(huán)形溝槽柵一次也具有很高的可靠性，且連接電阻也不會太大。
[0061]實施例三
[0062]本發(fā)明的MOSFET芯片布局結(jié)構(gòu)適用于各種采用溝槽柵的場效應(yīng)晶體管結(jié)構(gòu)，本實施例中，所述MOSFET芯片以縱向MOSFET為例，可采用實施例一、實施例二的任一種布局結(jié)構(gòu)。
[0063]以實施例二中的MOSFET芯片布局結(jié)構(gòu)為例，請參閱圖3，顯示為圖2所示結(jié)構(gòu)的A-A向剖視圖，如圖所示，所述MOSFET芯片自下而上依次包括漏區(qū)5、漂移區(qū)6、溝道區(qū)7及源區(qū)8，所述環(huán)形溝槽柵4從所述源區(qū)8表面向下延伸至所述漂移區(qū)6中。
[0064]作為示例，所述漏區(qū)5為N型重摻雜，所述漂移區(qū)為6型摻雜，所述溝道區(qū)7為P型摻雜，所述源區(qū)8為N型重摻雜。所述環(huán)形溝槽柵包括柵極多晶硅41及包圍所述柵極多晶硅41底部及側(cè)面的柵氧化層42。所述柵極金屬線3形成于芯片表面并通過穿通絕緣層9的接觸孔10與所述多晶硅柵極連接。
[0065]本實施例的MOSFET芯片可以作為功率場效應(yīng)晶體管，其在器件處于導通狀態(tài)時具有非常低的導通電阻，最小化器件本身的功率損耗，當器件處于關(guān)斷狀態(tài)時，能擁有足夠高的反向擊穿電壓。
[0066]需要指出的是，本實施例僅為一個示例，在其它實施例中，所述MOSFET芯片還可以采用其它現(xiàn)有類型，其采用本發(fā)明的布局結(jié)構(gòu)，此處不應(yīng)過分限制本發(fā)明的保護范圍。
[0067]綜上所述，本發(fā)明在MOSFET芯片的版圖布局設(shè)計時，將溝槽柵設(shè)置為環(huán)形，并優(yōu)化柵極連接的方式，通過這種布局結(jié)構(gòu)及其延伸，可以減少芯片面積的浪費，增加有源區(qū)面積，使得有源區(qū)面積占芯片總面積的比例最大化。在排除其它因素情況下，有源區(qū)面積占芯片總面積的比例越大，可以設(shè)計更多的原胞結(jié)構(gòu)，從而使漏源導通電阻Rdson更小，使得MOSFET芯片性能得到提升。通過優(yōu)化環(huán)形溝槽柵的形狀及排布，以及柵極焊盤的位置，本發(fā)明的MOSFET芯片布局結(jié)構(gòu)不僅適用于大面積芯片，也適用于小面積管芯，具有廣泛的應(yīng)用基礎(chǔ)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0068]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種MOSFET芯片布局結(jié)構(gòu)，其特征在于，所述MOSFET芯片包括柵極焊盤、柵極金屬線及至少一組環(huán)形溝槽柵，每組環(huán)形溝槽柵至少包括兩條由內(nèi)而外依次環(huán)繞排列的環(huán)形溝槽柵；所述柵極金屬線將各環(huán)形溝槽柵并聯(lián)起來，并連接至所述柵極焊盤。
2.根據(jù)權(quán)利要求1所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述MOSFET芯片包括兩組環(huán)形溝槽柵，所述環(huán)形溝槽柵為跑道型，兩組環(huán)形溝槽柵的直線部分互相平行，且兩組環(huán)形溝槽柵的中心連線垂直所述環(huán)形溝槽柵的直線部分。
3.根據(jù)權(quán)利要求2所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述柵極焊盤位于兩組環(huán)形溝槽柵第一端弧形部分之間的區(qū)域內(nèi)，所述柵極金屬線包括依次相連并圍成四方形的第一段、第二段、第三段及第四段，其中，所述柵極金屬線的第一段垂直連接兩組環(huán)形溝槽柵的每條直線部分，所述柵極金屬線的第二段及第三段靠近兩組環(huán)形溝槽柵外側(cè)并分別垂直連接于所述柵極金屬線的第一段兩端，所述柵極金屬線的第四段靠近兩組環(huán)形溝槽柵第一端，且兩端分別連接所述柵極金屬線的第二段及第三段；所述柵極焊盤連接于所述柵極金屬線的第四段內(nèi)側(cè)。
4.根據(jù)權(quán)利要求3所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述柵極金屬線的第一段經(jīng)過兩組環(huán)形溝槽柵的中心連線。
5.根據(jù)權(quán)利要求1所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述MOSFET芯片包括一組環(huán)形溝槽柵，所述柵極焊盤位于所述環(huán)形溝槽柵內(nèi)部，所述柵極金屬線為直線型，所述柵極金屬線一端與所述柵極焊盤連接，另一端由內(nèi)而外依次并聯(lián)連接所有環(huán)形溝槽柵。
6.根據(jù)權(quán)利要求5所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述環(huán)形溝槽柵為跑道型，所述柵極金屬線并聯(lián)連接環(huán)形溝槽柵的直線部分。
7.根據(jù)權(quán)利要求5所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述環(huán)形溝槽柵為跑道型，所述柵極金屬線并聯(lián)連接環(huán)形溝槽柵的弧線部分。
8.根據(jù)權(quán)利要求5所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述柵極焊盤位于所述環(huán)形溝槽柵中心。
9.根據(jù)權(quán)利要求1?8任意一項所述的MOSFET芯片布局結(jié)構(gòu)，其特征在于:所述MOSFET芯片為縱向M0SFET，自下而上依次包括漏區(qū)、漂移區(qū)、溝道區(qū)及源區(qū)，所述環(huán)形溝槽柵從所述源區(qū)表面向下延伸至所述漂移區(qū)中。
【文檔編號】H01L29/78GK104300001SQ201410605123
【公開日】2015年1月21日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】白玉明, 劉峰, 張海濤 申請人:無錫同方微電子有限公司