陣列基板制作方法
【專利摘要】本發(fā)明涉及顯示【技術領域】，公開了一種陣列基板制作方法，包括如下步驟：在襯底基板上形成包括隔離層和金屬氧化物半導體層的圖形；形成包括柵絕緣層及柵極的圖形；以所述柵極為遮擋對所述金屬氧化物半導體層的非柵極對應區(qū)域進行摻雜，以形成接觸電阻區(qū)；形成包括第一絕緣間隔層及其上的第一過孔和第二過孔的圖形，以暴露出用于源極和漏極與接觸電阻區(qū)連接的區(qū)域；形成包括源極、漏極、第二絕緣間隔層和像素電極的圖形。本發(fā)明通過對金屬氧化物半導體層進行摻雜，形成接觸電阻區(qū)，從而降低了TFT的漏電流，使得在低刷新頻率下，TFT仍然能夠保持加在液晶顯示像素的電壓。
【專利說明】陣列基板制作方法

【技術領域】
[0001] 本發(fā)明涉及顯示【技術領域】，特別涉及一種陣列基板制作方法。

【背景技術】
[0002] 薄膜晶體管液晶顯不器（Thin Film Transistor Liquid Crystal Display，簡稱 TFT-LCD)具有體積小、功耗低、無輻射等特點，在當前的平板顯示器市場中占據(jù)了主導地 位。
[0003] 近年來TFT-IXD獲得了飛速的發(fā)展，其顯示性能不斷地提升。隨著能源的日益緊 張，世界人民都在想法設法降低電子產(chǎn)品的功耗，平板顯示也不例外，要求不斷地降低功 耗。各大液晶面板廠商也在通過改善產(chǎn)品設計及工藝不斷地降低功耗，以滿足能源之星的 標準的需求。
[0004] 金屬氧化物TFT是最近幾年新興的技術，開態(tài)電流大、遷移率高，均一性好，透明， 制作工藝簡單，可以更好地滿足大尺寸液晶顯示器和有源有機電致發(fā)光的需求，備受人們 的關注。金屬氧化物TFT的開態(tài)電流是非晶硅TFT的50倍以上，關態(tài)電流一般在ΚΓ nA 到10 _ 12A之間。為了降低液晶顯示面板的功耗，在靜態(tài)畫面時采用低刷新頻率，可以大幅 減少功耗。但是以目前的關態(tài)電流（也稱：漏電流）在低頻下，如1Hz時不能保持加在液晶 顯示像素的電壓，所以必須降低關態(tài)電流，使關態(tài)電流在10 _ 13以下。


【發(fā)明內(nèi)容】

[0005] (一）要解決的技術問題
[0006] 本發(fā)明要解決的技術問題是：如何降低TFT的關態(tài)電流，以在低刷新頻率下，TFT 能夠保持加在液晶顯示像素的電壓。
[0007] (二）技術方案
[0008] 為解決上述技術問題，本發(fā)明提供了一種陣列基板制作方法，包括如下步驟：
[0009] 在襯底基板上形成包括隔離層和金屬氧化物半導體層的圖形；
[0010] 形成包括柵絕緣層及柵極的圖形；
[0011] 以所述柵極為遮擋對所述金屬氧化物半導體層的非柵極對應區(qū)域進行摻雜，以形 成接觸電阻區(qū)；
[0012] 形成包括第一絕緣間隔層及其上的第一過孔和第二過孔的圖形，以暴露出用于源 極和漏極與接觸電阻區(qū)連接的區(qū)域；
[0013] 形成包括源極、漏極、第二絕緣間隔層和像素電極的圖形。
[0014] 其中，所述摻雜的離子注入劑量為1015/cm2?10 16/cm2。
[0015] 其中，所述摻雜的離子能量為30keV?lOOkeV。
[0016] 其中，在進行摻雜之后，形成第一絕緣間隔層之前還包括對所述接觸電阻區(qū)進行 退火工藝處理。
[0017] 其中，所述退火工藝的退火溫度為350°C?500°C。
[0018] 其中，在形成所述第一過孔和第二過孔之后，形成源極和漏極之前，還包括：對所 述第一過孔和第二過孔進行等離子體處理，以降低所述源極和漏極與接觸電阻區(qū)連接的區(qū) 域的接觸電阻。
[0019] (三）有益效果
[0020] 本發(fā)明的陣列基板制作方法中，通過對金屬氧化物半導體層進行摻雜，形成接觸 電阻區(qū)，從而降低了 TFT的關態(tài)電流，使得在低刷新頻率下，TFT仍然能夠保持加在液晶顯 示像素的電壓。

【專利附圖】

【附圖說明】
[0021] 圖1是本發(fā)明實施例的陣列基板制作方法中形成隔離層和金屬氧化物半導體層 的結(jié)構(gòu)不意圖；
[0022] 圖2是在圖1的基礎上形成柵絕緣層和柵極后的結(jié)構(gòu)示意圖；
[0023] 圖3是在圖2的基礎上對金屬氧化物半導體層進行摻雜后的示意圖；
[0024] 圖4是在圖3的基礎上形成第一絕緣間隔層及其上的過孔的示意圖；
[0025] 圖5是在圖4的基礎上形成源極和漏極的結(jié)構(gòu)示意圖；
[0026] 圖6是在圖5的基礎上形成第二絕緣間隔層及其上過孔的示意圖；
[0027] 圖7是在圖6的基礎上形成像素電極的示意圖。

【具體實施方式】
[0028] 下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施 例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0029] 本實施例的陣列基板制作方法如圖1?7所示，包括如下步驟：
[0030] 步驟一，如圖1所示，在襯底基板1上形成包括隔離層2和金屬氧化物半導體層3 的圖形。具體地在基板上通過pecvd方法連續(xù)沉積厚度為500 ~ 3000 A的隔離層2,隔離 層2可以選用單層的氧化硅，或氮化硅與氧化硅的復合結(jié)構(gòu)，或者氮化硅、氮氧化硅及氧化 娃的三層結(jié)構(gòu)。在形成隔離層2時，氧化娃對應的反應氣體為：N 20和SiH4 ;氮氧化娃對應 的反應氣體可以為：N20、SiH4、NH3和N 2 ;氮化硅對應的反應氣體可以為SiH4、NH3和N2 (或者 51!12(：12、見13和隊）。然后在其上通過濺射或熱蒸發(fā)的方法沉積上厚度約為丨〇〇~2000 A 的金屬氧化物半導體層3。金屬氧化物半導體層3可以是采用IGZO、HIZO、IZO、a-InZnO、 a-InZnO、ZnO:F、In203:Sn、In203:Mo、Cd 2Sn04、ZnO:Al、Ti02:Nb、Cd-Sn-Ο 或其他金屬氧化物 制成，通過第一次構(gòu)圖工藝（通常包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝） 形成金屬氧化物半導體層3的圖形，其截面圖分別如圖1所示。
[0031] 步驟二，如圖2所示，在完成步驟一的基板上形成包括柵絕緣層4及柵極13的圖 形。具體通過PECVD方法連續(xù)沉積厚度為500~5000 A的柵絕緣層4,柵絕緣層4可以 選用單層的氧化硅，或氮化硅與氧化硅的復合結(jié)構(gòu)，或者氮化硅、氮氧化硅及氧化硅的三層 結(jié)構(gòu)。在柵絕緣層4上采用濺射或熱蒸發(fā)的方法依次沉積上厚度約為500?4000A的柵 金屬層，柵金屬可以選用Cr、W、Ti、Ta、Mo、Al、Cu等金屬或合金，由多層金屬組成的柵金屬 層也能滿足需要。通過第二次構(gòu)圖工藝形成柵極13。
[0032] 步驟三，如圖3所示，以柵極13為遮擋對金屬氧化物半導體層3的非柵極對應區(qū) 域進行摻雜，以形成接觸電阻區(qū)5。由于離子注入是在柵介質(zhì)層淀積之后，因此，需要進行 高能量和高劑量注入，才能達到對源漏電極區(qū)進行摻雜的目的，注入的劑量在l〇 15/cm2? 1016/cm2,離子能量在30?lOOkeV左右，離子注入的具體劑量和能量，根據(jù)柵電極介質(zhì)層的 厚度等情況進行適當?shù)恼{(diào)整。一般進行N -摻雜，可使用PH3，或進行P+摻雜，可使用B2H6。
[0033] 步驟四，如圖4所示在完成步驟三的基板上形成包括第一絕緣間隔層6及其上的 第一過孔71和第二過孔72的圖形，以暴露出用于源極和漏極與接觸電阻區(qū)5連接的區(qū)域， 具體通過PECVD方法連續(xù)沉積厚度為500 ~ 5000A的第一絕緣間隔層6,第一絕緣間隔層 6可以選用單層的氧化硅或氮化硅與氧化硅的復合結(jié)構(gòu)，或者氮化硅/氮氧化硅/氧化硅的 三層結(jié)構(gòu)。通過第三次構(gòu)圖工藝，分別形成使源極和漏極連接接觸電阻區(qū)5的第一過孔71 和第二過孔72。
[0034] 步驟五，如圖5?7所示，在完成步驟四的基板上形成包括源極8、漏極9、第 二絕緣間隔層10和像素電極12的圖形。具體先通過濺射或熱蒸發(fā)的方法沉積上厚度 2000 ~ 4000 A源/漏金屬層，源/漏金屬可以選用Cr、W、Ti、Ta、Mo、等金屬和合金，也 可以是單層也可以是多層。通過四次構(gòu)圖工藝形成源極8、漏極9及數(shù)據(jù)掃描線（圖中 未示出），形成的其截面圖分別如圖5所示。源極8和漏極9分別通過第一過孔71和第 二過孔72連接接觸電阻區(qū)5 (即連接有源層）。接著可采用PECVD方法連續(xù)沉積厚度為 500 ~ 5000 A的第二保護層10,第二保護層可以選用單層的氧化硅或氮化硅與氧化硅的 復合結(jié)構(gòu)，或者氮化硅/氮氧化硅/氧化硅的三層結(jié)構(gòu)。然后通過第五次構(gòu)圖工藝，形成像 素電極與漏極9的接觸第三過孔11，其截面圖如圖6所示。最后通過濺射或熱蒸發(fā)的方法 沉積上厚度約為300 ~ 1500A的透明導電層，透明導電層可以是ΙΤ0或者ΙΖ0,或者其他 的透明金屬氧化物；通過第六次構(gòu)圖工藝形成像素電極12,使像素電極12通過第三過孔11 連接漏極9,形成的截面圖如圖7所示。
[0035] 本實施例的陣列基板制作方法中，利用柵電極作為遮擋，保護溝道的金屬氧化物， 通過摻雜形成接觸電阻區(qū)，從而降低了薄膜晶體管（TFT)的關態(tài)電流，使得在低刷新頻率 下，TFT仍然能夠保持加在液晶顯示像素的電壓。
[0036] 進一步地，為了提高金屬氧化物的性能及摻雜離子的活性，可以在進行摻雜之后， 形成第一絕緣間隔層6之前進行一次高溫退火工藝，使摻雜的離子激活，其溫度可控制在 350°C?500°C之間。高溫退火除了提升摻雜離子的活性，使摻雜的離子移到晶格位置外，還 可以減少半導體層的缺陷，以提升器件的穩(wěn)定性。
[0037] 進一步地，在形成所述第一過孔71和第二過孔72之后，形成源極8和漏極9之前 還包括：對上述第一過孔71和第二過孔72進行等離子體Plasma處理，如進行N 20處理。從 而降低了源極8、漏極9分別與接觸電阻區(qū)5的接觸區(qū)域的接觸電阻，提升了開態(tài)電流。
[0038] 以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關【技術領域】的普通 技術人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有 等同的技術方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護范圍應由權利要求限定。
【權利要求】
1. 一種陣列基板制作方法，其特征在于，包括如下步驟： 在襯底基板上形成包括隔離層和金屬氧化物半導體層的圖形； 形成包括柵絕緣層及柵極的圖形； 以所述柵極為遮擋對所述金屬氧化物半導體層的非柵極對應區(qū)域進行摻雜，以形成接 觸電阻區(qū)； 形成包括第一絕緣間隔層及其上的第一過孔和第二過孔的圖形，以暴露出用于源極和 漏極與接觸電阻區(qū)連接的區(qū)域； 形成包括源極、漏極、第二絕緣間隔層和像素電極的圖形。
2. 如權利要求1所述的陣列基板制作方法，其特征在于，所述摻雜的離子注入劑量為 1015/cm2 ?1016/cm2。
3. 如權利要求1所述的陣列基板制作方法，其特征在于，所述摻雜的離子能量為 30keV ?lOOkeV。
4. 如權利要求1?3中任一項所述的陣列基板制作方法，其特征在于，在進行摻雜之 后，形成第一絕緣間隔層之前還包括對所述接觸電阻區(qū)進行退火工藝處理。
5. 如權利要求4所述的陣列基板制作方法，其特征在于，所述退火工藝的退火溫度為 350°C?500°C。
6. 如權利要求1?3中任一項所述的陣列基板制作方法，其特征在于，在形成所述第一 過孔和第二過孔之后，形成源極和漏極之前，還包括：對所述第一過孔和第二過孔進行等離 子體處理，以降低所述源極和漏極與接觸電阻區(qū)連接的區(qū)域的接觸電阻。
【文檔編號】H01L21/77GK104103584SQ201410295139
【公開日】2014年10月15日 申請日期:2014年6月25日 優(yōu)先權日:2014年6月25日
【發(fā)明者】劉翔 申請人:京東方科技集團股份有限公司