制備準soi源漏場效應(yīng)晶體管器件的方法
【專利摘要】本發(fā)明公開一種制備準SOI源漏場效應(yīng)晶體管器件的方法，包括如下步驟：形成器件的有源區(qū)；形成器件的柵疊層結(jié)構(gòu)；形成源漏延伸區(qū)的摻雜，并在柵疊層兩側(cè)形成第一層側(cè)墻；形成凹陷的源漏結(jié)構(gòu)；形成準SOI源漏隔離層；原位摻雜外延第二半導(dǎo)體材料源漏，并進行退火激活；若采用后柵工藝則去掉之前的假柵，重新進行高k金屬柵的淀積；形成接觸和金屬互聯(lián)。本發(fā)明所述方法能很好地與現(xiàn)有CMOS工藝兼容，具有工藝簡單、熱預(yù)算較小的特點，相比傳統(tǒng)的場效應(yīng)晶體管，依據(jù)本發(fā)明所述方法制備的準SOI源漏場效應(yīng)晶體管器件能有效降低泄漏電流，減小器件的功耗。
【專利說明】制備準SOI源漏場效應(yīng)晶體管器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種制備準SOI源漏場效應(yīng)晶體管器件的方法，屬于超大規(guī)模集成電路制造【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]當今半導(dǎo)體制造業(yè)在摩爾定律的指導(dǎo)下迅速發(fā)展，在不斷提高集成電路的性能和集成密度的同時，需要盡可能的減小功耗。制備高性能，低功耗的超短溝器件是未來半導(dǎo)體制造業(yè)的焦點。當進入到22納米技術(shù)節(jié)點以后，為了克服上述問題，準SOI源漏器件能夠很好地減小泄漏電流，降低器件功耗，因而逐漸引起廣泛的關(guān)注。但是，現(xiàn)有的準SOI源漏器件制備工藝大多限制在硅襯底材料上，不能很好地拓展到鍺、三五族材料等高遷移率半導(dǎo)體襯底上；而且，現(xiàn)有制備工藝通過熱氧化形成準SOI隔離層，具有較高的熱預(yù)算，且制備工藝比較復(fù)雜，不能很好的應(yīng)用到大規(guī)模集成制造中。

【發(fā)明內(nèi)容】

[0003]本發(fā)明針對高性能，低功耗的超短溝器件，提供了一種制備準SOI源漏場效應(yīng)晶體管器件的方法。該方案可以與傳統(tǒng)CMOS工藝兼容，能夠很容易地整合到工藝流程中，同時具有較小的熱預(yù)算，能夠應(yīng)用到除硅以外的包括鍺、鍺硅及三五族等半導(dǎo)體材料。
[0004]所述制備準SOI源漏場效應(yīng)晶體管器件的方法依次包括如下步驟:
[0005]1.通過隔離技術(shù)，以第一半導(dǎo)體材料為襯底，在其上形成器件的有源區(qū)；
[0006]I1.在襯底上依次淀積柵介質(zhì)層和柵材料層，采用前柵工藝或后柵工藝形成器件的柵疊層結(jié)構(gòu)，其中采用前柵工藝形成的柵疊層結(jié)構(gòu)為真柵，采用后柵工藝形成的柵疊層結(jié)構(gòu)為假柵；
[0007]II1.通過注入技術(shù)形成源漏延伸區(qū)的摻雜，并在柵疊層兩側(cè)形成寬度為LI的第一層側(cè)墻；
[0008]IV.形成U型、Σ型或S型凹陷源漏結(jié)構(gòu)；
[0009]V.通過化學(xué)氣相淀積技術(shù)(CVD)淀積準SOI源漏隔離層，再通過化學(xué)機械拋光技術(shù)(CMP)平坦化所述準SOI源漏隔離層，停止在柵材料層上，然后通過各向異性干法刻蝕回刻或者各向同性濕法腐蝕回漂所述準SOI源漏隔離層，在凹陷源漏結(jié)構(gòu)的上面形成厚度為H4的準SOI源漏隔離層，其中所述準SOI源漏隔離層的材料與第一層側(cè)墻的材料不同；
[0010]V1.原位摻雜外延第二半導(dǎo)體材料，形成源漏，進行退火激活；
[0011]VI1.若步驟II采用前柵工藝，直接進入步驟VDI;若采用后柵工藝，則將作為假柵犧牲層的柵疊層結(jié)構(gòu)去掉，重新進行高k金屬柵的淀積，具體為首先通過濕法腐蝕去掉假柵犧牲層，其次通過原子層淀積(ALD)重新形成具有高介電常數(shù)的柵介質(zhì)層，然后通過原子層淀積或者物理氣相淀積物理氣相淀積(PVD)重新形成柵材料層，最后通過化學(xué)機械拋光技術(shù)平坦化柵材料層；
[0012]VII1.形成接觸和金屬互聯(lián)，完成準SOI源漏硅場效應(yīng)晶體管器件的制備。[0013]上述制備準SOI源漏場效應(yīng)晶體管器件的方法的步驟I中，所述第一半導(dǎo)體材料為四族半導(dǎo)體材料或者三五族半導(dǎo)體材料，其中:所述四族半導(dǎo)體材料為硅、鍺或鍺硅，所述三五族半導(dǎo)體材料為砷化鎵或者砷化銦。
[0014]上述制備準SOI源漏場效應(yīng)晶體管器件的方法的步驟I中的隔離技術(shù)為場氧氧化隔離(L0C0S隔離)，材料為場氧氧化形成的襯底的氧化物；或者隔離技術(shù)為淺溝槽隔離技術(shù)(STI隔離)，材料為淺溝槽回填的隔離材料，具體是通過化學(xué)氣相淀積技術(shù)淀積形成的
氧化硅或者氮化硅。
[0015]在所述制備準SOI源漏場效應(yīng)晶體管器件的方法中的步驟II中的柵疊層結(jié)構(gòu)為真柵則保留到最后；柵疊層結(jié)構(gòu)為假柵則最后作為犧牲層去掉，重新淀積高k金屬柵疊層；所述柵介質(zhì)層的材料是通過氧化和后續(xù)退火形成的襯底材料的氧化物或氮氧化合物，或者是通過原子層淀積技術(shù)淀積形成的高介電常數(shù)介質(zhì)材料，或者是襯底材料的氧化物或氮氧化合物與高介電常數(shù)介質(zhì)材料的混合物；所述柵材料層是通過化學(xué)氣相淀積技術(shù)形成的多晶硅，或者是通過原子層淀積或物理氣相淀積形成的導(dǎo)電材料，所述導(dǎo)電材料為氮化鈦、氮化組、欽或招。
[0016]所述制備準SOI源漏場效應(yīng)晶體管器件的方法中的步驟III中，形成源漏延伸區(qū)的摻雜結(jié)構(gòu)采用的注入技術(shù)為束線離子注入技術(shù)、等離子體摻雜技術(shù)或者單分子層淀積摻雜技術(shù)；所述柵疊層兩側(cè)的第一層側(cè)墻的材料可為氮化硅，通過CVD和各向異性干法刻蝕而形成。
[0017]所述制備準SOI源漏場效應(yīng)晶體管器件的方法中的步驟IV中，凹陷源漏結(jié)構(gòu)為U型凹陷源漏結(jié)構(gòu)、Σ型凹陷源漏結(jié)構(gòu)或者S型凹陷源漏結(jié)構(gòu)，其中:U型凹陷源漏結(jié)構(gòu)是通過各向異性干法刻蝕第一半導(dǎo)體襯底材料而形成，刻蝕深度為Hl ;Σ型凹陷源漏結(jié)構(gòu)是在所述U型凹陷源漏結(jié)構(gòu)的基礎(chǔ)上繼續(xù)使用TMAH腐蝕液采用各向異性濕法腐蝕第一半導(dǎo)體襯底，腐蝕深度為Η2，Η2大于Hl而形成；S型凹陷源漏結(jié)構(gòu)是在所述U型凹陷源漏結(jié)構(gòu)的基礎(chǔ)上，首先通過CVD和各向異性干法刻蝕形成寬度為L2的第二層側(cè)墻，第二層側(cè)墻的材料與第一層側(cè)墻的材料不同且其對第一半導(dǎo)體材料具有1:5以上的各向異性干法刻蝕選擇t匕，其次通過各向同性干法刻蝕第一半導(dǎo)體襯底，縱向刻蝕深度為H3，橫向刻蝕寬度為L3，L3大于L2而形成，同時通過各向同性濕法腐蝕去掉第二層側(cè)墻。
[0018]所述U型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1，Σ型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1+H2，S型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1+H3，所述準SOI源漏隔離層高度H4均小于凹陷源漏結(jié)構(gòu)的刻蝕深度，使得凹陷源漏延伸區(qū)預(yù)留有窗口，后續(xù)能夠進行外延工藝形成源漏接觸。
[0019]相比U型凹陷源漏結(jié)構(gòu)，Σ形凹陷源漏結(jié)構(gòu)中的源漏延伸區(qū)能夠更好地被后續(xù)形成的準SOI源漏隔離材料包裹，具有更小的泄漏電流；如果后續(xù)外延形成的源漏采用第二半導(dǎo)體材料，Σ形凹陷源漏結(jié)構(gòu)能夠更好地將外延第二半導(dǎo)體材料源漏產(chǎn)生的應(yīng)力傳導(dǎo)到第一半導(dǎo)體材料溝道，具有更高的遷移率。相比U型凹陷源漏結(jié)構(gòu)，S形凹陷源漏結(jié)構(gòu)中的源漏延伸區(qū)能夠更好地被后續(xù)形成的準SOI源漏隔離材料包裹，具有更小的泄漏電流。
[0020]所述制備準SOI源漏場效應(yīng)晶體管器件的方法中的步驟V中，準SOI源漏隔離層的材料與第一層側(cè)墻的材料不同，可選氧化硅或具有更好導(dǎo)熱性的氧化鋁。
[0021]所述制備準SOI源漏場效應(yīng)晶體管器件的方法中的步驟VI中，原位摻雜外延第二半導(dǎo)體的材料與第一半導(dǎo)體的材料相同或者不同，原位摻雜外延第二半導(dǎo)體材料形成CMOS源漏，可對PMOS進行P型摻雜或者對NMOS進行N型摻雜。所述退火激活方式為多種，包括爐退火、快速熱退火、閃耀退火、激光退火或者其中多種方式的組合。
[0022]如果原位摻雜外延第二半導(dǎo)體的材料與第一半導(dǎo)體的材料不同，可利用不同半導(dǎo)體之間晶格大小的不同，產(chǎn)生應(yīng)力，提高第一半導(dǎo)體材料溝道的遷移率，如對硅的PMOS采用SiGe源漏，對硅的NMOS采用SiC源漏。
[0023]以硅襯底為例，本發(fā)明制備準SOI源漏硅場效應(yīng)晶體管器件的技術(shù)方案包括如下步驟:
[0024]A.利用STI隔離技術(shù)形成器件的有源區(qū):
[0025](a)通過熱氧化在硅襯底上形成第一層氧化硅，作為氮化硅的緩沖層；
[0026](b)通過低壓化學(xué)氣相淀積(LPCVD)在第一層氧化硅上淀積第一層氮化硅，作為CMP的停止層；
[0027](c)通過光刻和各向異性干法刻蝕第一層氮化硅、第一層氧化硅和硅襯底，形成STI 槽；
[0028](d)通過熱氧化在STI槽里面形成第二層氧化硅(Oxide Liner)，作為STI回填緩沖層；
[0029](e)通過高密度等離子體化學(xué)氣相淀積(HDPCVD)形成第三層氧化硅，作為STI槽回填材料；
[0030](f)通過CMP平坦化第三層氧化硅，停止在第一層氮化硅上；
[0031](g)通過各向同性濕法腐蝕去掉第一層氮化娃和第一層氧化娃。
[0032]B.淀積柵介質(zhì)層和柵材料層，并通過光刻刻蝕技術(shù)形成器件的柵疊層結(jié)構(gòu):
[0033](a)通過熱氧化在硅襯底上形成第四層氧化硅，作為假柵介質(zhì)層；
[0034](b)通過低壓化學(xué)氣相淀積(LPCVD)第一層多晶硅，作為假柵材料層；
[0035](c)通過低壓化學(xué)氣相淀積(LPCVD)第二層氮化硅，作為柵硬掩膜層；
[0036](d)通過光刻和各向異性干法刻蝕第二層氮化硅、第一層多晶硅和第四層氧化硅，形成柵疊層結(jié)構(gòu)。
[0037]C.形成源漏延伸區(qū)的摻雜，并在柵疊層兩側(cè)形成側(cè)墻:
[0038](a)源漏延伸區(qū)通過注入技術(shù)，形成摻雜；
[0039](b)通過低壓化學(xué)氣相淀積(LPCVD)形成第三層氮化硅，作為第一層側(cè)墻材料，淀積厚度為LI ；
[0040](c)通過各向異性干法刻蝕第三層氮化硅，形成柵疊層結(jié)構(gòu)兩側(cè)的第一層側(cè)墻，第一層側(cè)墻的寬度為LI。
[0041]D.形成U型凹陷源漏結(jié)構(gòu)、Σ型凹陷源漏結(jié)構(gòu)或者S型凹陷源漏結(jié)構(gòu)，其中，
[0042]形成U型凹陷源漏結(jié)構(gòu):
[0043](a)各向異性干法刻蝕硅襯底，刻蝕深度為H1，形成U型凹陷源漏結(jié)構(gòu)。
[0044]形成Σ型凹陷源漏結(jié)構(gòu):
[0045](a)通過各向異性干法刻蝕硅襯底，刻蝕深度為Hl ；
[0046](b)通過各向異性濕法腐蝕硅襯底，腐蝕深度為H2，H2>H1，形成Σ型凹陷源漏結(jié)構(gòu)。
[0047]形成S型凹陷源漏結(jié)構(gòu):[0048](a)通過各向異性干法刻蝕硅襯底，刻蝕深度為Hl ；
[0049](b)通過LPCVD淀積第五層氧化硅，作為第二層側(cè)墻材料，淀積厚度為L2 ；
[0050](c)通過各向異性干法刻蝕第五層氧化硅，形成保護源漏延伸區(qū)不被后續(xù)各向同性干法刻蝕工藝去除的第二層側(cè)墻，第二層側(cè)墻的寬度為L2 ；
[0051](d)通過各向同性干法刻蝕娃襯底，縱向刻蝕深度為H3,橫向刻蝕寬度為L3,L3>L2，形成S型凹陷源漏結(jié)構(gòu)；
[0052](e)通過各向同性濕法腐蝕去除第五層氧化硅(第二層側(cè)墻)。
[0053]E.在凹陷源漏結(jié)構(gòu)的上面形成準SOI源漏隔離層:
[0054](a)通過LPCVD形成第一層氧化鋁，作為準SOI源漏隔離層材料；
[0055](b)通過CMP平坦化第一層氧化鋁，停止在第二層氮化硅上(柵硬掩膜層)；
[0056](c)通過各向異性干法刻蝕第一層氧化鋁，停止在第三層氧化硅(STI氧化硅)上；
[0057](d)通過各向同性濕法腐蝕第一層氧化鋁，形成準SOI源漏隔離層，隔離層厚度為H4，對于凹陷源漏結(jié)構(gòu)為U型凹陷源漏結(jié)構(gòu)，H4〈H1 ;對于凹陷源漏結(jié)構(gòu)為Σ型凹陷源漏結(jié)構(gòu)，H4〈H1+H2 ;對于凹陷源漏結(jié)構(gòu)為S型凹陷源漏結(jié)構(gòu)，H4〈H1+H3 ;目的是留有源漏延伸區(qū)窗口，后續(xù)能夠進行外延工藝形成源漏接觸。
[0058]F.原位摻雜外延源漏,退火激活
[0059](a)通過之前預(yù)留的源漏延伸區(qū)外延窗口，原位摻雜外延P型鍺硅源漏；
[0060](b)通過激光退火和快速熱退火，激活雜質(zhì)。
[0061]G.去掉之前作為假柵的柵疊層結(jié)構(gòu)，重新進行高k金屬柵的淀積:
[0062](a)通過LPCVD淀積第六層氧化硅,作為第零隔離介質(zhì)層；
[0063](b)通過CMP平坦化第六層氧化硅、第二層氮化硅和第三層氮化硅，停止在第一層多晶硅(柵材料層)上；
[0064](c)通過各向同性濕法腐蝕去除第一層多晶硅(假柵材料層)；
[0065](d)通過各向同性濕法腐蝕去除第四層氧化硅(假柵介質(zhì)層);
[0066](e)通過原位蒸汽氧化形成界面層；
[0067](f)通過ALD形成第一層高介電常數(shù)介質(zhì)(真柵介質(zhì)層)；
[0068](g)通過ALD形成第一層金屬功函數(shù)(真柵功函數(shù)調(diào)節(jié)層)；
[0069](h)通過PVD形成第一層金屬柵(真柵材料層);
[0070](i)通過CMP平坦化第一層金屬柵，停止在第六層氧化硅上；
[0071]H.形成接觸和金屬互聯(lián)，完成準SOI源漏硅場效應(yīng)晶體管器件的制備。
[0072]本發(fā)明具有以下技術(shù)效果:
[0073]本發(fā)明針對高性能、低功耗的超短溝器件，提供了一種制備準SOI源漏場效應(yīng)晶體管器件的方法。該方案可以與傳統(tǒng)CMOS工藝兼容，能夠很容易地整合到工藝流程中，同時具有較小的熱預(yù)算，能夠應(yīng)用到除硅以外的包括鍺、鍺硅及三五族等半導(dǎo)體材料；有利于應(yīng)有到大規(guī)模集成電路制造中。
【專利附圖】

【附圖說明】
[0074]圖1?19為本發(fā)明制備SOI源漏硅場效應(yīng)晶體管器件的具體實施流程中形成的器件結(jié)構(gòu)示意圖，其中:[0075]圖1為形成器件的有源區(qū)過程中淀積第一層氮化硅作為CMP停止層的器件示意圖。
[0076]圖2為形成器件的有源區(qū)過程中刻蝕第一層氮化、第一層氧化硅和硅襯底形成STI槽之后的器件結(jié)構(gòu)示意圖。
[0077]圖3為形成器件的有源區(qū)過程中濕法腐蝕去掉第一層氮化硅和第一層氧化硅之后的器件結(jié)構(gòu)示意圖。
[0078]圖4為淀積柵疊層材料和柵硬掩膜材料之后的器件結(jié)構(gòu)示意圖。
[0079]圖5為形成柵疊層結(jié)構(gòu)之后的器件結(jié)構(gòu)示意圖。
[0080]圖6為形成源漏延伸區(qū)的摻雜并在柵疊層結(jié)構(gòu)兩側(cè)形成第一層側(cè)墻之后的器件結(jié)構(gòu)示意圖。
[0081]圖7為形成U型凹陷源漏結(jié)構(gòu)之后的器件結(jié)構(gòu)示意圖。
[0082]圖8為形成Σ型凹陷源漏結(jié)構(gòu)之后的器件結(jié)構(gòu)示意圖。
[0083]圖9為形成S型凹陷源漏結(jié)構(gòu)過程中形成第二層側(cè)墻之后的器件結(jié)構(gòu)示意圖。
[0084]圖10為形成S型凹陷源漏結(jié)構(gòu)之后的器件結(jié)構(gòu)示意圖。
[0085]圖11為形成S型凹陷源漏結(jié)構(gòu)過程中去除第二層側(cè)墻之后的器件結(jié)構(gòu)示意圖。
[0086]圖12為在U型凹陷源漏結(jié)構(gòu)上形成準SOI源漏隔離層之后的器件結(jié)構(gòu)示意圖。
[0087]圖13為在Σ型凹陷源漏結(jié)構(gòu)上形成準SOI源漏隔離層之后的器件結(jié)構(gòu)示意圖。
[0088]圖14為在S型凹陷源漏結(jié)構(gòu)上形成準SOI源漏隔離層之后的器件結(jié)構(gòu)示意圖。
[0089]圖15為原位摻雜外延源漏并退火激活后的器件結(jié)構(gòu)示意圖。
[0090]圖16為重新淀積高k金屬柵的過程中通過CMP平坦化第六層氧化硅、第二層氮化硅和第三層氮化硅，停止在第一層多晶硅上的器件結(jié)構(gòu)示意圖。
[0091]圖17為重新淀積高k金屬柵的過程中去除假柵之后的器件結(jié)構(gòu)示意圖。
[0092]圖18為重新形成高k金屬柵之后的器件結(jié)構(gòu)示意圖。
[0093]圖19為形成接觸和金屬互聯(lián)之后的器件結(jié)構(gòu)示意圖。
[0094]在圖1?圖19中:
[0095]I—硅襯底；2—第一層氧化硅(氮化硅的緩沖層)；3—第一層氮化硅(CMP的停止層)；4—STI槽；5—第二層氧化硅(STI槽回填緩沖層)和第三層氧化硅(STI槽回填材料)；6—第四層氧化硅(假柵介質(zhì)層);7—第一層多晶硅(假柵材料層);8—第二層氮化硅(柵硬掩膜層)；9一第三層氮化硅(第一層側(cè)墻)；10 — U型凹陷源漏結(jié)構(gòu)；11 一 Σ型凹陷源漏結(jié)構(gòu)；12—第五層氧化硅(第二層側(cè)墻)；13 — S型凹陷源漏結(jié)構(gòu)；14一第一層氧化鋁(準SOI源漏隔離層)；15 — P型鍺硅源漏；16—第六層氧化硅；17—氧化硅界面層；18—氧化鉿層(真柵介質(zhì)層)；19一氮化鈦層(真柵功函數(shù)調(diào)節(jié)層)；20—招層(真柵材料層)；21—招材料(形成接觸和金屬互聯(lián))。
[0096]圖20為所用材料的說明。
【具體實施方式】
[0097]下面結(jié)合附圖，通過具體實施例詳細說明本發(fā)明，具體給出實現(xiàn)本發(fā)明提出的制備準SOI源漏硅場效應(yīng)晶體管器件的一個工藝方案，但不以任何方式限制本發(fā)明的范圍。
[0098]以硅為襯底采用后柵工藝制備準SOI源漏硅場效應(yīng)晶體管器件的具體實施步驟如下:[0099]一、利用STI隔離技術(shù)形成器件的有源區(qū):
[0100]1.通過熱氧化在硅襯底I上形成20(> \的第一層氧化硅2，作為氮化硅的緩沖層；
[0101]2.在第一層氧化硅2上通過LPCVD形成600A的第一層氮化硅3，作為CMP停止層，如圖1所示；
[0102]3.通過光刻和各向異性干法刻蝕600A的第一層氮化硅3、200A的第一層氧化硅2和5000A的硅襯底1，形成STI槽4，如圖2所示；
[0103]4.通過熱氧化在STI槽4里面形成HK) \的第二層氧化硅5，作為STI回填緩沖層；
[0104]5.通過高密度等離子體化學(xué)氣相浞枳(HDPCVD)形成8000?的第三層氧化硅6，作為STI槽回填材料；
[0105]6.通過CMP平坦化第三層氧化硅6，停止在第一層氮化硅3上；
[0106]7.通過濃磷酸溶液170°C各向同性濕法腐蝕去掉600A的第一層氮化硅3和通過氫氟酸溶液室溫各向同性濕法腐蝕去掉200A的第一層氧化娃2,如圖3所不。
[0107]二、淀積柵介質(zhì)層和柵材料層，并通過光刻刻蝕技術(shù)形成器件的柵疊層結(jié)構(gòu):
[0108]8.通過熱氧化在硅襯底I上形成3UA的第四層氧化硅6，作為假柵介質(zhì)層；
[0109]9.通過LPCVD形成的第一層多晶硅7，作為假柵材料層；
[0110]10.通過LPCVD形成500Α的第二層氮化硅8，作為柵硬掩膜層，如圖4所示；
[0111]11.通過光刻和各向異性干法刻蝕500 A的第二層氮化娃8、1000A的第一層多晶硅7和5?Α的第四層氧化硅6，形成柵疊層結(jié)構(gòu)，柵長為30nm，如圖5所示。
[0112]三、形成源漏延伸區(qū)的摻雜，并在柵疊層兩側(cè)形成側(cè)墻:
[0113]12.源漏延伸區(qū)通過傳統(tǒng)束線離子注入技術(shù)，注As，劑量為lel5cm-2，能量為5keV，角度為0°，形成摻雜；
[0114]13.通過LPCVD形成第三層氮化硅9，作為第一層側(cè)墻材料，淀積厚度為L1=300A;14.通過各向異性干法刻蝕300A的第三層氮化硅9，形成柵疊層結(jié)構(gòu)兩側(cè)的第一層側(cè)墻，偵技嗇寬度L1=30()A，如圖6所示；
[0115]四、形成凹陷源漏結(jié)構(gòu)，可以形成為U型凹陷源漏結(jié)構(gòu)、Σ型凹陷源漏結(jié)構(gòu)或者S型凹陷源漏結(jié)構(gòu):
[0116]15.通過各向異性干法刻蝕硅襯底I，刻蝕深度為H1=300A,形成U型凹陷源漏結(jié)構(gòu)10，如圖7所示；
[0117]16.也可形成Σ型凹陷源漏結(jié)構(gòu):
[0118](a)通過各向異性干法刻蝕硅襯底I，刻蝕深度為HI =30()Λ ；
[0119](b)通過各向異性濕法腐蝕硅襯底1，腐蝕深度為Η2=500Λ,滿足H2>H1，形成Σ型凹陷源漏結(jié)構(gòu)11，如圖8所示；
[0120]17.或者形成S型凹陷源漏結(jié)構(gòu):
[0121](a)通過各向異性干法刻蝕硅襯底1，刻蝕深度為H1=300A;[0122](b)通過LPCVD形成WUA的第五層氧化硅12，作為第二層側(cè)墻材料；
[0123](c)通過各向異性干法刻蝕300A的第五層氧化硅12，形成保護源漏延伸區(qū)不被后續(xù)各向同性干法刻蝕工藝去除的第二層側(cè)墻，側(cè)墻寬度為L2=300A,如圖9所示；
[0124](d)通過各向同性干法刻蝕娃襯底I,縱向刻蝕深度為H3=500A，橫向刻蝕寬度為L3=600人，滿足L3>L2,形成S型凹陷源漏結(jié)構(gòu)13，如圖10所示；
[0125](e)通過氫氟酸溶液各向同性濕法腐蝕去％，()()\的第五層氧化硅12，也即第二層側(cè)墻，如圖11所示；
[0126]五、在凹陷源漏的上面形成準SOI源漏隔離層:
[0127]18.通過LPCVD形成5000A的第一層氧化鋁14，作為準SOI源漏隔離層材料；
[0128]19.通過CMP平坦化第一層氧化鋁14，停止在第二層氮化硅8上，也即柵硬掩膜層；20.通過各向異性干法刻蝕1、》\的第一層氧化鋁14，停止在第三層氧化硅5上，也即STI氧化硅上；
[0129]21.通過鹽酸溶液各向同性濕法腐蝕20()A的第一層氧化鋁14，腐蝕深度小于Hl，形成準SOI源漏隔離層，隔離層厚度為H4，對于U型凹陷源漏結(jié)構(gòu)，H4〈H1，如圖12所示；對于Σ型凹陷源漏結(jié)構(gòu)，H4〈H1+H2，如圖13所示；對于S型凹陷源漏結(jié)構(gòu)，H4〈H1+H3，如圖14所示。
[0130]六、原位摻雜外延源漏，退火激活:
[0131]22.通過之前預(yù)留的源漏延伸區(qū)外延窗口，原位摻雜外延600A的P型鍺硅源漏15 ；
[0132]23.通過激光退火，溫度為1200°C，時間為Ims ；
[0133]24.通過快速熱退火，起始溫度和終止溫度均為400°C，峰值溫度為900°C，上升溫度為200°C /s，下降溫度為150°C /s，如圖15所示；
[0134]七、如采用的是后柵工藝(代替柵工藝)，去掉之前的假柵，重新進行高k金屬柵的淀積:
[0135]25.通過LPCVD形成、()υ()Λ的第六層氧化硅16，作為第零隔離介質(zhì)層；
[0136]26.通過CMP平坦化第六層氧化娃16,第二層氮化娃8和第三層氮化娃9,停止在第一層多晶硅7上，也即假柵材料層，如圖16所示；
[0137]27.通過TMAH溶液各向同性濕法腐蝕去除1000Α的第一層多晶硅7，也即假柵材料層；
[0138]28.通過氫氟酸溶液各向同性濕法腐蝕去％知Λ的第四層氧化硅6，也即假柵介質(zhì)層，如圖17所示；
[0139]29.通過原位蒸汽氧化形成IOA的氧化硅界面層17 ；
[0140]30.通過ALD第一層高介電常數(shù)介質(zhì)，形成20Α的氧化鉿層18，也即真柵介質(zhì)層；
[0141]31.通過ALD第一層金屬功函數(shù)，形成50Α的氮化鈦層19，也即真柵功函數(shù)調(diào)節(jié)層；[0142]32.通過PVD第一層金屬柵20，形成2000A的鋁層20 ;也即真柵材料層；
[0143]33.通過CMP平坦化第一層金屬柵20，停止在第六層氧化硅16上，如圖18所示。
[0144]八、形成接觸和金屬互聯(lián):
[0145]34.形成接觸和金屬互聯(lián)21，完成準SOI源漏硅場效應(yīng)晶體管器件的制備，如圖19所示。
[0146]上面描述的實施例并非用于限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可做各種的更動和潤飾，因此本發(fā)明的保護范圍視權(quán)利要求范圍所界定。
【權(quán)利要求】
1.一種制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，包括如下步驟: 1)通過隔離技術(shù)，以第一半導(dǎo)體材料為襯底，在其上形成器件的有源區(qū)； 2)在襯底上依次淀積柵介質(zhì)層和柵材料層，采用前柵工藝或后柵工藝形成器件的柵疊層結(jié)構(gòu)，其中采用前柵工藝形成的柵疊層結(jié)構(gòu)為真柵，采用后柵工藝形成的柵疊層結(jié)構(gòu)為假柵； 3)通過注入技術(shù)形成源漏延伸區(qū)的摻雜，并在柵疊層兩側(cè)形成寬度為LI的第一層側(cè)m ; 4)形成U型、Σ型或S型凹陷源漏結(jié)構(gòu)； 5)通過化學(xué)氣相淀積技術(shù)淀積準SOI源漏隔離層，再通過化學(xué)機械拋光技術(shù)平坦化所述準SOI源漏隔離層，停止在柵材料層上，然后通過各向異性干法刻蝕回刻或者各向同性濕法腐蝕回漂所述準SOI源漏隔離層，在凹陷源漏結(jié)構(gòu)的上面形成厚度為H4的準SOI源漏隔離層，其中所述準SOI源漏隔離層的材料與第一層側(cè)墻的材料不同； 6)原位摻雜外延第二半導(dǎo)體材料，形成源漏，進行退火激活； 7)若步驟2)采用前柵工藝，直接進入步驟8);若采用后柵工藝，則將作為假柵犧牲層的柵疊層結(jié)構(gòu)去掉，重新進行高k金屬柵的淀積，具體為首先通過濕法腐蝕去掉假柵犧牲層，其次通過原子層淀積重新形成具有高介電常數(shù)的柵介質(zhì)層，然后通過原子層淀積或者物理氣相淀積物理氣相淀積重新形成柵材料層，最后通過化學(xué)機械拋光技術(shù)平坦化柵材料層； 8)形成接觸和金屬互聯(lián)，完成準SOI源漏硅場效應(yīng)晶體管器件的制備。
2.如權(quán)利要求1所述制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述第一半導(dǎo)體材料為四族半導(dǎo)體材料或者三五族半導(dǎo)體材料，其中:所述四族半導(dǎo)體材料為硅、鍺或鍺硅，所述三五族半導(dǎo)體材料為砷化鎵或者砷化銦。
3.如權(quán)利要求1所述制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述步驟O中的隔離技術(shù)為場氧氧化隔離，材料為場氧氧化形成的襯底的氧化物；或者隔離技術(shù)為STI隔離，材料為淺溝槽回填的隔離材料，具體是通過化學(xué)氣相淀積技術(shù)淀積形成的氧化硅或者氮化娃。
4.如權(quán)利要求1所述制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，在所述步驟2)中的柵疊層結(jié)構(gòu)為真柵則保留到最后；柵疊層結(jié)構(gòu)為假柵則最后作為犧牲層去掉，重新淀積高k金屬柵疊層；所述柵介質(zhì)層的材料是通過氧化和后續(xù)退火形成的襯底材料的氧化物或氮氧化合物，或者是通過原子層淀積技術(shù)淀積形成的高介電常數(shù)介質(zhì)材料，或者是襯底材料的氧化物或氮氧化合物與高介電常數(shù)介質(zhì)材料的混合物；所述柵材料層是通過化學(xué)氣相淀積技術(shù)形成的多晶硅，或者是通過原子層淀積或物理氣相淀積形成的導(dǎo)電材料，所述導(dǎo)電材料為氮化鈦、氮化鉭、鈦或鋁。
5.如權(quán)利要求1所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述步驟3)形成源漏延伸區(qū)的摻雜結(jié)構(gòu)采用的注入技術(shù)為束線離子注入技術(shù)、等離子體摻雜技術(shù)或者單分子層淀積摻雜技術(shù)；所述柵疊層兩側(cè)的第一層側(cè)墻的材料為氮化硅，通過化學(xué)氣相淀積技術(shù)和各向異性干法刻蝕而形成。
6.如權(quán)利要求1所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述步驟4)中的凹陷源漏結(jié)構(gòu)為U型、Σ型或S型凹陷源漏結(jié)構(gòu)，其中:U型凹陷源漏結(jié)構(gòu)是通過各向異性干法刻蝕襯底材料而形成，刻蝕深度為Hl ;Σ型凹陷源漏結(jié)構(gòu)是在所述U型凹陷源漏結(jié)構(gòu)的基礎(chǔ)上繼續(xù)使用TMAH腐蝕液采用各向異性濕法腐蝕襯底，腐蝕深度為Η2，Η2大于Hl而形成；S型凹陷源漏結(jié)構(gòu)是在所述U型凹陷源漏結(jié)構(gòu)的基礎(chǔ)上，首先通過化學(xué)氣相淀積技術(shù)和各向異性干法刻蝕形成寬度為L2的第二層側(cè)墻，第二層側(cè)墻的材料與第一層側(cè)墻的材料不同且其對第一半導(dǎo)體材料具有1:5以上的各向異性干法刻蝕選擇比，其次通過各向同性干法刻蝕襯底，縱向刻蝕深度為H3，橫向刻蝕寬度為L3，L3大于L2而形成，同時通過各向同性濕法腐蝕去掉第二層側(cè)墻。
7.如權(quán)利要求1和權(quán)利要求6所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述U型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1，Σ型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1+H2，S型凹陷源漏結(jié)構(gòu)的刻蝕深度為H1+H3，所述準SOI源漏隔離層高度H4均小于凹陷源漏結(jié)構(gòu)的刻蝕深度，使得凹陷源漏延伸區(qū)預(yù)留有窗口。
8.如權(quán)利要求1所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述步驟5)中準SOI源漏隔離層的材料是氧化硅或氧化鋁。
9.如權(quán)利要求1所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，步驟6)中所述的第二半導(dǎo)體材料與步驟I)中所述的第一半導(dǎo)體材料相同或者不同；所述原位摻雜外延第二半導(dǎo)體材料形成CMOS源漏對PMOS進行P型摻雜或者對NMOS進行N型摻雜；當?shù)谝话雽?dǎo)體材料為硅時，對PMOS采用鍺硅源漏，對NMOS采用碳硅源漏。
10.如權(quán)利要求1所述的制備準SOI源漏場效應(yīng)晶體管器件的方法，其特征在于，所述步驟6)中的退火激活方式選自下列方式中的一種或多種:爐退火、快速熱退火、閃耀退火和激光退火。`
【文檔編號】H01L21/336GK103681355SQ201310697719
【公開日】2014年3月26日 申請日期:2013年12月18日 優(yōu)先權(quán)日:2013年12月18日
【發(fā)明者】黃如, 樊捷聞, 黎明, 楊遠程, 宣浩然 申請人:北京大學(xué)