具有氣隙的半導(dǎo)體器件及其制造方法

文檔序號：7265165閱讀：163來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>電氣元件制品的制造及其應(yīng)用技術(shù)

具有氣隙的半導(dǎo)體器件及其制造方法
【專利摘要】一種制造半導(dǎo)體器件的方法，包括以下步驟：在襯底之上形成絕緣層；在絕緣層中形成開口部；在開口部的側(cè)壁之上形成犧牲間隔件；在開口部的下部將第一導(dǎo)電圖案形成在犧牲間隔件之上；在第一導(dǎo)電圖案之上形成歐姆接觸層；通過去除犧牲間隔件來形成氣隙；通過在歐姆接觸層之上形成阻擋層來覆蓋氣隙；以及在阻擋層之上形成第二導(dǎo)電圖案以填充開口部的上部。
【專利說明】具有氣隙的半導(dǎo)體器件及其制造方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求2013年4月12日提交的申請?zhí)枮?0-2013-0040433的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明的示例性實施方式涉及一種半導(dǎo)體器件，更具體而言，涉及一種具有氣隙的半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0004] -般地，半導(dǎo)體器件包括導(dǎo)電結(jié)構(gòu)，導(dǎo)電結(jié)構(gòu)與提供在導(dǎo)電結(jié)構(gòu)之間的絕緣材料一起形成。隨著半導(dǎo)體器件的高集成，導(dǎo)電結(jié)構(gòu)之間的距離逐步地減小。因此，導(dǎo)電結(jié)構(gòu)之間的寄生電容增大。隨著寄生電容的增大，半導(dǎo)體器件的操作速度降低。
[0005] 為了減小寄生電容，可以降低絕緣材料的介電常數(shù)。然而，由于絕緣材料具有較高的介電常數(shù)，所以在減小寄生電容上存在限制。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的各種示例性實施方式針對一種可以減小相鄰的導(dǎo)電結(jié)構(gòu)之間的寄生電容的半導(dǎo)體器件及其制造方法。
[0007] -種制造半導(dǎo)體器件的示例性方法包括以下步驟：在襯底之上形成絕緣層；在絕緣層中形成開口部；在開口部的側(cè)壁之上形成犧牲間隔件；在開口部的下部將第一導(dǎo)電圖案形成在犧牲間隔件之上；在第一導(dǎo)電圖案之上形成歐姆接觸層；通過去除犧牲間隔件來形成氣隙；通過在歐姆接觸層之上形成阻擋層來覆蓋氣隙；以及在阻擋層之上形成第二導(dǎo) 電圖案以填充開口部的上部。
[0008] -種制造半導(dǎo)體器件的示例性方法包括以下步驟：在襯底之上形成多個第一導(dǎo)電圖案；在包括第一導(dǎo)電圖案的襯底的整個表面之上形成絕緣層；通過刻蝕絕緣層而在第一導(dǎo)電圖案之間形成開口部；在開口部的側(cè)壁之上形成犧牲間隔件；在開口部的下部將第二導(dǎo)電圖案形成在犧牲間隔件之上；在第二導(dǎo)電圖案之上形成歐姆接觸層；通過去除犧牲間隔件來形成氣隙；通過在歐姆接觸層之上形成阻擋層來覆蓋氣隙；以及在阻擋層之上形成第三導(dǎo)電圖案以填充開口部的上部。
[0009] -種示例性半導(dǎo)體器件包括：形成在襯底之上的多個導(dǎo)電結(jié)構(gòu)，所述多個導(dǎo)電結(jié) 構(gòu)的每個包括第一導(dǎo)電圖案；第二導(dǎo)電圖案，所述第二導(dǎo)電圖案被凹陷在所述多個導(dǎo)電結(jié) 構(gòu)之間；氣隙，所述氣隙形成在第一導(dǎo)電圖案和第二導(dǎo)電圖案之間；歐姆接觸層，所述歐姆接觸層形成在第二導(dǎo)電圖案之上；阻擋層圖案，所述阻擋層圖案形成在歐姆接觸層之上以覆蓋氣隙；以及第三導(dǎo)電圖案，所述第三導(dǎo)電圖案在阻擋層圖案之上。
[0010] 阻擋層圖案可以包括：第一阻擋層圖案，所述第一阻擋層圖案形成在歐姆接觸層之上以覆蓋氣隙，所述第一阻擋層圖案形成在歐姆接觸層的頂表面之上和側(cè)壁之上，并且在氣隙之上形成在導(dǎo)電結(jié)構(gòu)的側(cè)壁之上；和第二阻擋層圖案，所述第二阻擋層圖案形成在第一阻擋層圖案之上。
[0011] 第一阻擋層圖案的形成在歐姆接觸層的頂表面之上和側(cè)壁之上的部分可以具有第一厚度，并且第一阻擋層圖案的在氣隙之上形成在導(dǎo)電結(jié)構(gòu)的側(cè)壁之上的部分可以具有比第一厚度小的第二厚度。
[0012] 所述多個第一導(dǎo)電圖案的每個可以包括位線，并且其中，第二導(dǎo)電圖案、歐姆接觸層以及第三導(dǎo)電圖案可以構(gòu)成儲存節(jié)點接觸插塞。
[0013] 第二導(dǎo)電圖案可以包括含硅材料，第三導(dǎo)電圖案可以包括含金屬材料。
[0014] 所述示例性半導(dǎo)體器件還可以包括：掩埋柵型晶體管，所述掩埋柵型晶體管包括掩埋在襯底中的柵電極；和電容器，所述電容器形成在第三導(dǎo)電圖案之上。
[0015] 一種示例性半導(dǎo)體器件包括：絕緣層，所述絕緣層形成在襯底之上，所述絕緣層具有暴露出襯底的開口部；以及插塞結(jié)構(gòu)，所述插塞結(jié)構(gòu)形成在開口部中，其中，所述插塞結(jié) 構(gòu)包括：第一插塞，所述第一插塞被凹陷在開口部中，并且與襯底接觸；氣隙，所述氣隙形成在第一插塞和開口部的側(cè)壁之間；歐姆接觸層，所述歐姆接觸層形成在第一插塞之上；阻擋層圖案，所述阻擋層圖案形成在歐姆接觸層和氣隙之上，其中，所述阻擋層圖案覆蓋氣隙；以及第三導(dǎo)電圖案，所述第三導(dǎo)電圖案形成在阻擋層圖案之上。
[0016] 阻擋層圖案可以包括：第一阻擋層圖案，所述第一阻擋層圖案形成在歐姆接觸層之上以覆蓋氣隙，所述第一阻擋層圖案形成在歐姆接觸層的頂表面之上和側(cè)壁之上，并且在氣隙之上形成在開口部的側(cè)壁之上；以及第二阻擋層圖案，所述第二阻擋層圖案在第一阻擋層圖案之上。
[0017] 第一阻擋層圖案的形成在歐姆接觸層的頂表面之上和側(cè)壁之上的部分可以具有第一厚度，并且第一阻擋層圖案的在氣隙之上形成在開口部的側(cè)壁之上的部分可以具有比第一厚度小的第二厚度。
[0018] 歐姆接觸層可以包括金屬硅化物。第一插塞可以包括含硅材料，第二插塞包括含金屬材料。
[0019] 所述示例性半導(dǎo)體器件還可以包括：電容器，所述電容器與插塞結(jié)構(gòu)耦接；以及多個位線結(jié)構(gòu)，所述多個位線結(jié)構(gòu)與襯底耦接，其中，開口部形成在所述多個位線結(jié)構(gòu)之間，并且第一插塞通過氣隙與位線結(jié)構(gòu)的側(cè)壁分開。
[0020] 所述示例性半導(dǎo)體器件還可以包括：掩埋柵型晶體管，所述掩埋柵型晶體管包括掩埋在襯底中的柵電極，其中，插塞結(jié)構(gòu)與掩埋柵型晶體管的源極/漏極區(qū)耦接。

【專利附圖】

【附圖說明】
[0021] 圖1A是說明示例性半導(dǎo)體器件的截面圖。
[0022] 圖1B是說明對圖1A中所示的示例性半導(dǎo)體器件的修改的截面圖。
[0023] 圖2A至圖2H是說明制造圖1A和圖1B的半導(dǎo)體器件的示例性方法的截面圖。
[0024] 圖3A和圖3B說明用于覆蓋氣隙的一種不例性方法。
[0025] 圖4A至圖4C說明用于覆蓋氣隙的另一種示例性方法。
[0026] 圖5A是說明示例性半導(dǎo)體器件的截面圖。
[0027] 圖5B是說明對圖5A中所示的示例性半導(dǎo)體器件的修改的截面圖。
[0028] 圖6A至圖6J是說明用于制造圖5A和圖5B的示例性半導(dǎo)體器件的示例性方法的截面圖。
[0029] 圖7說明用于覆蓋氣隙的示例性方法。
[0030] 圖8說明用于覆蓋氣隙的示例性方法。
[0031] 圖9A至圖9D說明一個比較性實例。
[0032] 圖10A說明半導(dǎo)體器件的示例性存儲器單元。
[0033] 圖10B是示例性存儲器單元的沿著圖10A的線A-A'截取的截面圖。
[0034] 圖10C是示例性存儲器單元的沿著圖10B的線B-B'截取的截面圖。
[0035] 圖11A說明對示例性存儲器單元的修改。
[0036] 圖11B是對示例性存儲器單元的修改的沿著圖11A的線A-A'截取的截面圖。
[0037] 圖12A至圖12J說明制造示例性存儲器單元的方法。
[0038] 圖13是示例性存儲卡的示意圖。
[0039] 圖14是說明示例性電子系統(tǒng)的框圖。

【具體實施方式】
[0040] 下面將參照附圖更詳細(xì)地描述本發(fā)明的各種示例性實施方式。然而，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為限制于本文所列的實施方式。確切地說，提供這些實施方式使得本公開充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本公開中，相似的附圖標(biāo)記在本發(fā)明的不同附圖與實施方式中表示相似的部分。
[0041] 附圖并非按比例繪制，在某些情況下，為了清楚地示出實施方式的特征可能對比例做夸大處理。當(dāng)提及第一層在第二層"上"或在襯底"上"時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。
[0042] 圖1A是說明示例性半導(dǎo)體器件的截面圖。
[0043] 參見圖1A，絕緣層102形成在襯底101之上。開口部103形成在絕緣層102中以暴露出襯底101的表面的一部分。導(dǎo)電結(jié)構(gòu)104形成在開口部103中。導(dǎo)電結(jié)構(gòu)104包括第一導(dǎo)電圖案105和形成在第一導(dǎo)電圖案105之上的第二導(dǎo)電圖案106。歐姆接觸層107、第一阻擋層圖案108以及第二阻擋層圖案109可以形成在第一導(dǎo)電圖案105和第二導(dǎo)電圖案106之間。氣隙110形成在導(dǎo)電結(jié)構(gòu)104與開口部103的側(cè)壁之間。第一阻擋層圖案 108形成在氣隙110之上以覆蓋氣隙110。間隔件111可以形成在開口部103的側(cè)壁之上。
[0044] 襯底101包括硅襯底，硅鍺襯底等。此外，襯底101可以包括絕緣體上硅（SOI)襯底。絕緣層102可以包括氮化硅、氧化硅等。絕緣層102可以包括層間絕緣層。
[0045] 開口部103可以具有孔形或線形。例如，開口部103可以被限定成諸如接觸孔、通孔、穿通孔、溝槽、凹陷等。當(dāng)開口部103包括穿通孔時，導(dǎo)電結(jié)構(gòu)104成為接觸插塞。
[0046] 第一導(dǎo)電圖案105和第二導(dǎo)電圖案106可以包括多晶娃、金屬、金屬氮化物、金屬硅化物、金屬碳化物等。第一導(dǎo)電圖案105和第二導(dǎo)電圖案106可以包括相同的導(dǎo)電材料或彼此不同的導(dǎo)電材料。例如，第一導(dǎo)電圖案105可以包括含娃層，而第二導(dǎo)電圖案106可以包括含金屬層。第一導(dǎo)電圖案105可以包括多晶娃，而第二導(dǎo)電圖案106可以包括鶴。在含硅的第一導(dǎo)電圖案105與含金屬的第二導(dǎo)電圖案106接觸的情況下，需要歐姆接觸。歐姆接觸層107可以形成在第一導(dǎo)電圖案105和第二導(dǎo)電圖案106之間。歐姆接觸層107可以包括金屬硅化物。歐姆接觸層107可以包括具有CoSi2相的硅化鈷。
[0047] 間隔件111包括具有低介電常數(shù)的材料。低介電常數(shù)材料可以包括氧化物或氮化物。低介電常數(shù)材料可以包括氧化硅、氮化硅、或金屬氧化物。間隔件111可以包括Si0 2、 Si3N4、SiN 等。
[0048] 氣隙110是通過去除形成在間隔件111與第一導(dǎo)電圖案105之間的犧牲材料而形成的。在形成歐姆接觸層107之后，通過去除犧牲材料來形成氣隙110。
[0049] 第一阻擋層圖案108形成在歐姆接觸層107的頂表面之上和側(cè)壁的一部分之上，以覆蓋氣隙110。另外，第一阻擋層圖案108被形成為在氣隙110之上覆蓋開口部103的側(cè) 壁。第一阻擋層圖案108的形成在歐姆接觸層107的頂表面之上和側(cè)壁的一部分之上的部分具有第一厚度T1。第一阻擋層圖案108的在氣隙110之上形成在限定開口部103的側(cè)壁上的部分具有第二厚度T2。第一厚度T1比第二厚度T2厚?？梢岳秒婋x金屬等離子體的物理氣相沉積（PVD-MP)方法來產(chǎn)生第一厚度T1和第二厚度T2之間的差。因此，第一阻擋層圖案108可以阻擋氣隙110的開口，而不填充氣隙110。第一阻擋層圖案108可以包括含鈦層。第一阻擋層圖案108可以包括鈦層。鈦層可以利用PVD-MP方法來形成(在下文中，利用PVD-MP方法形成的鈦層被稱作為PVD-MP Ti)。利用PVD-MP方法，形成覆蓋歐姆接觸層107的頂表面和覆蓋歐姆接觸層107的側(cè)壁的一部分的第一阻擋層圖案108。結(jié)果，由于第一阻擋層圖案108和歐姆接觸層107之間的接觸面積增大，所以改善了接觸電阻。
[0050] 第二阻擋層圖案109可以包括含鈦層。第二阻擋層圖案109可以包括氮化鈦（TiN) 層。TiN層可以利用化學(xué)氣相沉積（CVD)方法來形成(在下文中，利用CVD方法形成的TiN 層被稱作為CVD TiN)。因此，由于第二阻擋層圖案109具有良好的臺階覆蓋性，所以第二阻擋層圖案109被形成為具有均勻的厚度。
[0051] 如上所述，阻擋層圖案是通過層疊為PVD-MP Ti的第一阻擋層圖案108和為 CVDTiN的第二阻擋層圖案來形成的。在另一個示例性實施方式中，可以利用PVD-IMP方法將阻擋層圖案形成為具有單層的PVD-IMP Ti。
[0052] 通過層疊第一導(dǎo)電圖案105、歐姆接觸層107、第一阻擋層圖案108、第二阻擋層圖案109以及第二導(dǎo)電圖案106而形成的導(dǎo)電結(jié)構(gòu)104可以是插塞結(jié)構(gòu)。第一導(dǎo)電圖案105 可以包括娃插塞，第二導(dǎo)電圖案106可以包括金屬插塞。盡管未不出，但是可以形成掩埋在襯底101中的柵電極，以及形成在襯底101中的包括源極/漏極區(qū)的掩埋柵型晶體管。插塞結(jié)構(gòu)104可以與掩埋柵型晶體管的源極/漏極區(qū)耦接。另外，在第二導(dǎo)電圖案106之上可以形成另一個導(dǎo)電結(jié)構(gòu)。該導(dǎo)電結(jié)構(gòu)可以包括電容器的儲存節(jié)點。
[0053] 在圖1A中，氣隙110被第一阻擋層圖案108穩(wěn)定地覆蓋。由于氣隙110的緣故，可以改善導(dǎo)電結(jié)構(gòu)104的電絕緣特性。即，如果相鄰于第一導(dǎo)電圖案105而設(shè)置另一個導(dǎo) 電圖案，則可以減小兩個導(dǎo)電圖案之間的寄生電容。
[0054] 此外，通過在形成氣隙110之前形成歐姆接觸層107,可以保證足夠形成第二導(dǎo)電圖案106的空間。另外，通過擴(kuò)大面積以形成歐姆接觸層107,可以改善接觸電阻。
[0055] 圖1B是說明對圖1A的示例性半導(dǎo)體器件的修改的截面圖。
[0056] 參見圖1B，可以僅利用第二導(dǎo)電圖案106來覆蓋氣隙110和歐姆接觸層107,而不使用第一阻擋層圖案108和第二阻擋層圖案109。因而，導(dǎo)電結(jié)構(gòu)104 (圖1B中所示)可以包括第一導(dǎo)電圖案105、歐姆接觸層107以及第二導(dǎo)電圖案106的層疊結(jié)構(gòu)。
[0057] 圖2A至圖2H是說明制造圖1A和圖1B的半導(dǎo)體器件的示例性方法的截面圖。
[0058] 參見圖2A，在襯底11之上形成第一絕緣層12。襯底11包括半導(dǎo)體襯底。襯底11 含硅。襯底11可以包括硅襯底、硅鍺襯底等。此外，襯底11可以包括絕緣體上硅（SOI)襯底。第一絕緣層12包括低k材料，諸如氮化硅、氧化硅等。
[0059] 通過刻蝕第一絕緣層12以暴露出襯底11的表面而在第一絕緣層12中形成開口部13。開口部13具有孔形或線形。例如，開口部13可以是接觸孔、通孔、穿通孔、溝槽、凹陷等?？梢酝ㄟ^以某一間隔規(guī)則地布置多個開口部13來形成開口陣列。可以使用掩模圖案(未示出)來刻蝕第一絕緣層12。掩模圖案可以包括光致抗蝕劑圖案、被光致抗蝕劑圖案圖案化的硬掩模圖案等。
[0060] 在包括第一絕緣層12和開口部13的所得結(jié)構(gòu)的整個表面之上形成第二絕緣層 14A。保形地形成第二絕緣層14A。第二絕緣層14A包括低k材料。第二絕緣層14A可以包括氮化硅、氧化硅等。
[0061] 在第二絕緣層14A之上形成犧牲層15A。保形地形成犧牲層15A。犧牲層15A包括通過濕法刻蝕去除的材料。用作犧牲層15A的材料可以具有比第一絕緣層12和第二絕緣層14A的刻蝕選擇性高的刻蝕選擇性。犧牲層15A可以包括金屬氮化物。犧牲層15A可以包括氮化鈦（TiN)。
[0062] 參見圖2B，通過刻蝕犧牲層15A來形成犧牲間隔件15B，并且通過刻蝕第二絕緣層 14A來形成間隔件14。結(jié)果，在限定開口部13的側(cè)壁之上形成具有間隔件14和犧牲間隔件15B的雙間隔件結(jié)構(gòu)。使用回刻蝕工藝來刻蝕間隔件14和犧牲間隔件15B。通過形成間隔件14和犧牲間隔件15B，襯底11的表面通過開口部13而暴露出來。
[0063] 參見圖2C，在包括犧牲間隔件15B和第二絕緣層12的所得結(jié)構(gòu)的整個表面之上形成第一導(dǎo)電層（未不出）。然后，選擇性地刻蝕第一導(dǎo)電層，由此形成填充開口部13的第一導(dǎo)電圖案16A。通過刻蝕除了開口部13中的第一導(dǎo)電圖案之外的在第一絕緣層12之上的第一導(dǎo)電層來形成第一導(dǎo)電圖案16A。第一導(dǎo)電圖案16A可以包括硅化材料。第一導(dǎo)電圖案16A可以包括含娃層。第一導(dǎo)電圖案16A可以包括多晶娃。第一導(dǎo)電圖案16A與襯底 11的表面接觸。
[0064] 參見圖2D，通過將第一導(dǎo)電圖案16A和犧牲間隔件15B凹陷來形成凹陷結(jié)構(gòu)。通過將第一導(dǎo)電圖案16A和犧牲間隔件15B的上部凹陷至某一深度來形成凹陷結(jié)構(gòu)。凹陷的第一導(dǎo)電圖案16A和犧牲間隔件15B分別由附圖標(biāo)記"16"和"15"來表示。凹陷結(jié)構(gòu)包括第一導(dǎo)電圖案16和犧牲間隔件15。此時，可以將第一導(dǎo)電圖案16A和犧牲間隔件15B同時凹陷，或者單獨地凹陷?？梢詰?yīng)用回刻蝕工藝以將第一導(dǎo)電圖案16A和犧牲間隔件15B凹陷。
[0065] 參見圖2E，形成硅化層17。在包括凹陷結(jié)構(gòu)的所得結(jié)構(gòu)的整個表面之上保形地形成娃化層17。娃化層17包括如下材料：其經(jīng)由與第一導(dǎo)電圖案16的娃化反應(yīng)而形成金屬娃化物。娃化層17可以包括娃化金屬層。娃化金屬層可以包括含金屬層，所述含金屬層包含諸如鈷的金屬原子。如果第一導(dǎo)電圖案16包括多晶硅，則硅化層17可以包括鈷。
[0066] 在硅化層17之上形成保護(hù)層18。在硅化層17之上保形地形成保護(hù)層18。保護(hù) 層18防止硅化層在后續(xù)的硅化工藝期間被破壞。保護(hù)層18可以包括金屬氮化物。保護(hù)層 18可以包括含鈦層。保護(hù)層18可以包括氮化鈦。保護(hù)層18可以通過層疊鈦和氮化鈦來形成。
[0067] 參見圖2F，執(zhí)行第一次退火工藝19A。此時，因為由于第一次退火工藝19A而發(fā)生了硅化反應(yīng)，所以第一導(dǎo)電圖案16與硅化層17反應(yīng)以形成歐姆接觸層20A。換言之，在第一導(dǎo)電圖案16與硅化層17之間的界面處發(fā)生硅化反應(yīng)，由此形成包括金屬硅化層的歐姆接觸層20A。第一次退火工藝19A可以在至少200°C以上的溫度執(zhí)行，以引起第一導(dǎo)電圖案 16和硅化層17之間的硅化反應(yīng)。第一次退火工藝19A可以包括快速熱退火（RTA)工藝。經(jīng)由第一次退火工藝19A，第一導(dǎo)電圖案16中的硅與硅化層17中的金屬反應(yīng)以形成歐姆接觸層20A。歐姆接觸層20A可以包括金屬硅化物。歐姆接觸層20A可以包括硅化鈷。在一個示例性實施方式中，歐姆接觸層20A可以包括具有C 〇Six相的硅化鈷。優(yōu)選地，第一次退火工藝19A在大約400°C至大約600°C的溫度范圍執(zhí)行。經(jīng)由第一次退火工藝19A，為硅化鈷的歐姆接觸層20A被形成為具有C 〇Six相，X為大約0. 1至大約1. 5。
[0068] 在形成歐姆接觸層20A之后，任何未反應(yīng)的硅化層可以保留下來，由附圖標(biāo)記17A 來表示。
[0069] 參見圖2G，執(zhí)行剝離工藝21以去除保護(hù)層18和未反應(yīng)的硅化層17A。剝離工藝21 可以經(jīng)由濕法清潔工藝來執(zhí)行。例如，清潔工藝可以利用基于H 2S04 (SPM)或nh4oh (SC-1) 的化學(xué)藥品來執(zhí)行。由于犧牲間隔件15包括氮化鈦，所以犧牲間隔件15也經(jīng)由剝離工藝 21而被去除。結(jié)果，保護(hù)層18、未反應(yīng)的硅化層17A、以及犧牲間隔件15通過單個剝離工藝而被去除。因此，可以將周圍結(jié)構(gòu)的損失最小化，并且可以簡化工藝。
[0070] 如上所述，經(jīng)由剝離工藝21去除犧牲間隔件15,并且被犧牲間隔件15占據(jù)的空間保留作為氣隙22。由于氣隙22形成為剝離工藝21的結(jié)果，所以不會產(chǎn)生氣隙22的損失。
[0071] 氣隙22形成在第一導(dǎo)電圖案16與限定開口部13的側(cè)壁之間。包括氣隙間隔件 14的絕緣結(jié)構(gòu)形成在第一導(dǎo)電圖案16與限定開口部13的側(cè)壁之間。
[0072] 參見圖2H，執(zhí)行第二次退火工藝19B。第二次退火工藝19B可以包括快速熱退火 (RTA)工藝。第二次退火工藝19B可以在高于第一次退火工藝19A的溫度執(zhí)行。第二次退火工藝19B在大約600°C至大約800°C的溫度范圍執(zhí)行。歐姆接觸層20A具有通過第二次退火工藝19B而改變的相。因而，相變的歐姆接觸層由附圖標(biāo)記20來表示。換言之，經(jīng)由第一次退火工藝19A，形成硅化鈷具有CoSi x相（X為大約0. 1至大約1. 5)的歐姆接觸層20A，經(jīng)由第二次退火工藝19B，由具有CoSix相（x=大約0. 1?大約1. 5)的硅化鈷構(gòu)成的歐姆接觸層20A被改變成硅化鈷具有&^12相的歐姆接觸層20。供作參考，在硅化鈷之中，具有 C〇Si2相的硅化鈷具有最低的電阻率。
[0073] 由于C〇Si2相的硅化鈷用作歐姆接觸層20,所以可以改善接觸電阻，并且還可以形成即使在具有細(xì)線寬的開口部13的狹小面積中也具有足夠低電阻的硅化鈷。
[0074] 圖3A和圖3B說明用于覆蓋氣隙的示例性方法。
[0075] 參見圖3A，在包括氣隙22和歐姆接觸層20的所得結(jié)構(gòu)的整個表面之上形成第二導(dǎo)電層23A。形成第二導(dǎo)電層23A以覆蓋氣隙22。在這種情況下，第二導(dǎo)電層23A可以阻擋氣隙22的開口，而不填充氣隙22,因為氣隙22的空間窄。在歐姆接觸層20之上形成第二導(dǎo)電層23A以填充開口部13,而不填充氣隙22。另外，第二導(dǎo)電層23A可以被形成為覆蓋歐姆接觸層20的側(cè)壁的一部分。第二導(dǎo)電層23A可以包括含金屬層。第二導(dǎo)電層23A 可以包括鎢層。
[0076] 參見圖3B，對第二導(dǎo)電層23A執(zhí)行平坦化工藝。平坦化工藝可以包括例如回刻蝕工藝、或者化學(xué)機(jī)械拋光（CMP)工藝。
[0077] 經(jīng)由平坦化工藝，形成第二導(dǎo)電圖案23。因而，形成在開口部13中的導(dǎo)電結(jié)構(gòu)24 包括：第一導(dǎo)電圖案16、歐姆接觸層20以及第二導(dǎo)電圖案23。歐姆接觸層20形成第一導(dǎo) 電圖案16和第二導(dǎo)電圖案23之間的歐姆接觸。氣隙22形成在第一導(dǎo)電圖案16與限定開口部13的側(cè)壁之間。結(jié)果，在第一導(dǎo)電圖案16與開口部13的側(cè)壁之間形成包括氣隙間隔件14的絕緣結(jié)構(gòu)。
[0078] 圖4A至圖4C說明用于覆蓋氣隙的示例性方法。
[0079] 參見圖4A，在包括氣隙22和歐姆接觸層20的所得結(jié)構(gòu)的整個表面之上形成第一阻擋層25A。第一阻擋層25A包括導(dǎo)電材料。形成第一阻擋層25A以覆蓋氣隙22。為了在形成第一阻擋層25A時覆蓋氣隙22而不填充氣隙22,可以調(diào)整第一阻擋層25A的厚度。例如，利用例如物理氣相沉積（PVD)方法來形成第一阻擋層25A以覆蓋氣隙22而不填充在氣隙22中。具體地，在歐姆接觸層20的頂表面之上和側(cè)壁的一部分之上形成第一阻擋層25A。對此，可以利用電離金屬等離子體的物理氣相沉積（PVD-MP)方法。一般地，當(dāng)利用PVD方法形成薄層時，臺階覆蓋性惡化。即，容易將薄層沉積在平的表面上，而難以將薄層沉積在側(cè)壁上。因此，當(dāng)利用PVD方法時，臺階覆蓋性隨著高寬比增大而更加惡化。相反，當(dāng)利用 CVD方法形成薄層時，因為臺階覆蓋性良好，薄層可以被形成為在頂表面和側(cè)壁上具有均勻的厚度。利用上述PVD方法，在不填充氣隙22的情況下形成第一阻擋層25A以覆蓋氣隙 22。如果PVD方法是濺射方法，則可以在不填充氣隙22的情況下形成第一阻擋層25A，但是難以穩(wěn)定地覆蓋氣隙22。
[0080] 因此，通過利用PVD-MP方法來形成第一阻擋層25A，可以覆蓋氣隙22而不填充氣隙22。另外，經(jīng)由PVD-MP方法，通過將濺射的目標(biāo)金屬電離來改善電離的金屬的線性，由此改善臺階覆蓋性。第一阻擋層25A可以包括含鈦層。第一阻擋層25A可以包括鈦層。鈦層利用PVD-MP方法來形成(在下文中，利用PVD-MP方法形成的鈦層被稱作為PVD-MP Ti)。
[0081] 利用PVD-MP方法，形成覆蓋歐姆接觸層20的頂表面和歐姆接觸層20的側(cè)壁的一部分的第一阻擋層25A。結(jié)果，由于第一阻擋層25A和歐姆接觸層20之間的接觸面積增大，所以改善了接觸電阻。
[0082] 隨后，在第一阻擋層25A之上形成第二阻擋層26A。第二阻擋層26A可以包括金屬材料。第二阻擋層26A可以包括含鈦層。第二阻擋層26A可以包括氮化鈦（TiN)層。第二阻擋層26A可以利用化學(xué)氣相沉積（CVD)方法來形成(在下文中，利用CVD方法形成的TiN 層被稱作為CVD TiN)。因此，由于第二阻擋層26A具有良好的臺階覆蓋性，所以第二阻擋層 26A被形成為具有均勻的厚度。
[0083] 如上所述，通過將第一阻擋層25A和第二阻擋層26A層疊來形成阻擋層。通過將 PVD-MP Ti和CVD TiN層疊來形成阻擋層。
[0084] 參見圖4B，在第二阻擋層26A之上形成第二導(dǎo)電層27A。形成第二導(dǎo)電層27A以在第二阻擋層26A之上填充開口部13。第二導(dǎo)電層27A可以包括含金屬層。第二導(dǎo)電層 27A可以包括鶴層。
[0085] 參見圖4C，對第一阻擋層25A、第二阻擋層26A以及第二導(dǎo)電層27A執(zhí)行平坦化工藝。平坦化工藝可以包括回刻蝕工藝或者化學(xué)機(jī)械拋光（CMP)工藝。
[0086] 經(jīng)由平坦化工藝，形成第一阻擋層圖案25、第二阻擋層圖案26、以及第二導(dǎo)電圖案27。因而，形成在開口部13中的導(dǎo)電結(jié)構(gòu)28包括：第一導(dǎo)電圖案16、歐姆接觸層20、第一阻擋層圖案25、第二阻擋層圖案26以及第二導(dǎo)電圖案27。歐姆接觸層20形成第一導(dǎo)電圖案16與第二導(dǎo)電圖案27之間的歐姆接觸。第一阻擋層圖案25和第二阻擋層圖案26防止第一導(dǎo)電圖案16和第二導(dǎo)電圖案27之間相互擴(kuò)散。
[0087] 氣隙22形成在第一導(dǎo)電圖案16與開口部13的側(cè)壁之間。結(jié)果，在導(dǎo)電結(jié)構(gòu)28 與開口部13的側(cè)壁之間形成包括氣隙間隔件14的絕緣結(jié)構(gòu)。
[0088] 圖3A至3B和圖4A至圖4C中所示的導(dǎo)電結(jié)構(gòu)24和28可以包括接觸插塞、電極等。在接觸插塞的情況下，導(dǎo)電結(jié)構(gòu)24和28可以包括硅插塞、歐姆接觸層以及金屬插塞的層疊結(jié)構(gòu)。另外，可以在娃插塞周圍形成氣隙。導(dǎo)電結(jié)構(gòu)24和28可以包括：位線、金屬互連、柵電極、字線等。
[0089] 根據(jù)上述的示例性實施方式，形成氣隙22,可以改善導(dǎo)電結(jié)構(gòu)24和28的電絕緣特性。即，當(dāng)相鄰于第一導(dǎo)電圖案16而設(shè)置另一個導(dǎo)電圖案時，兩個導(dǎo)電圖案之間的寄生電容減小。
[0090] 此外，通過在形成氣隙22之前形成歐姆接觸層20,可以保證足夠形成第二導(dǎo)電圖案23和26的空間。另外，通過擴(kuò)大面積來形成歐姆接觸層20,可以改善接觸電阻。
[0091] 此外，由于第一阻擋層25和歐姆接觸層20之間的接觸面積增大，所以進(jìn)一步改善了接觸電阻。
[0092] 圖5A是說明示例性半導(dǎo)體器件的截面圖。
[0093] 參見圖5A，在襯底201之上形成有多個導(dǎo)電結(jié)構(gòu)。導(dǎo)電結(jié)構(gòu)包括第一導(dǎo)電結(jié)構(gòu)204 和第二導(dǎo)電結(jié)構(gòu)205。在第一導(dǎo)電結(jié)構(gòu)204和第二導(dǎo)電結(jié)構(gòu)205之間形成有具有氣隙209的隔離結(jié)構(gòu)。在第一導(dǎo)電結(jié)構(gòu)204的側(cè)壁之上形成有間隔件210。在間隔件210和第二導(dǎo)電結(jié)構(gòu)205之間形成有氣隙209。第一導(dǎo)電結(jié)構(gòu)204包括第一導(dǎo)電圖案202和絕緣圖案203。第二導(dǎo)電結(jié)構(gòu)205包括：第二導(dǎo)電圖案206、歐姆接觸層207、第一阻擋層圖案211A、第二阻擋層圖案211B以及第三導(dǎo)電圖案208。歐姆接觸層207和氣隙209被第一阻擋層圖案211A 覆蓋。
[0094] 具體地，襯底201包括硅襯底、硅鍺襯底等。此外，襯底101可以包括絕緣體上硅 (SOI)襯底。
[0095] 第一導(dǎo)電結(jié)構(gòu)204包括第一導(dǎo)電圖案202。第一導(dǎo)電結(jié)構(gòu)204可以包括第一導(dǎo)電圖案202和絕緣圖案203的層疊結(jié)構(gòu)。第一導(dǎo)電圖案202可以包括含硅層或含金屬層。第一導(dǎo)電圖案202可以包括含硅層和含金屬層的層疊結(jié)構(gòu)。第一導(dǎo)電圖案202可以包括多晶硅、金屬、金屬氮化物、金屬硅化物等。第一導(dǎo)電圖案202可以包括多晶硅層和金屬層的層疊結(jié)構(gòu)。第一導(dǎo)電圖案202可以包括鎢。絕緣圖案203包括絕緣材料。絕緣圖案203可以包括氧化物、氮化物等。
[0096] 第一導(dǎo)電結(jié)構(gòu)204和第二導(dǎo)電結(jié)構(gòu)205包括線型或柱型。另外，第一導(dǎo)電結(jié)構(gòu)204 和第二導(dǎo)電結(jié)構(gòu)205中的一個可以具有沿著一個方向延伸的線型。第一導(dǎo)電結(jié)構(gòu)204和第二導(dǎo)電結(jié)構(gòu)205中的另一個可以具有柱型。例如，第一導(dǎo)電結(jié)構(gòu)204可以是具有線型的結(jié) 構(gòu)，而第二導(dǎo)電結(jié)構(gòu)205可以是具有柱型的結(jié)構(gòu)。第一導(dǎo)電結(jié)構(gòu)204可以以規(guī)則的間隔規(guī) 則地布置在襯底201上。
[0097] 第一導(dǎo)電結(jié)構(gòu)204和第二導(dǎo)電結(jié)構(gòu)205中的一個可以包括柵結(jié)構(gòu)或位線結(jié)構(gòu)，并且第一導(dǎo)電結(jié)構(gòu)204或第二導(dǎo)電結(jié)構(gòu)205中的另一個可以包括接觸插塞。接觸插塞可以包括：儲存節(jié)點接觸插塞、著落插塞（landing plug)、金屬接觸插塞等。例如,第二導(dǎo)電結(jié)構(gòu) 205可以包括接觸插塞，第二導(dǎo)電結(jié)構(gòu)205可以包括具有娃插塞、歐姆接觸層以及金屬插塞的層疊結(jié)構(gòu)。
[0098] 第二導(dǎo)電結(jié)構(gòu)205包括第二導(dǎo)電圖案206。第二導(dǎo)電結(jié)構(gòu)205可以包括第二導(dǎo)電圖案206、歐姆接觸層207、第一阻擋層圖案211A、第二阻擋層圖案211B、以及第三導(dǎo)電圖案 208的層疊結(jié)構(gòu)。第二導(dǎo)電圖案206可以包括含娃層，第三導(dǎo)電圖案208可以包括含金屬層。第三導(dǎo)電圖案208可以包括金屬、金屬娃化物、金屬氮化物等。在第二導(dǎo)電圖案206和第三導(dǎo)電圖案208之間形成有歐姆接觸層207,并且在歐姆接觸層207之上形成有第一阻擋層圖案211A和第二阻擋層圖案211B。歐姆接觸層207可以包括金屬硅化物，諸如具有C 〇Si2 相的硅化鈷。第二導(dǎo)電圖案206具有與第一導(dǎo)電圖案202大體相同或更大的高度。在相鄰的第一導(dǎo)電結(jié)構(gòu)204之間限定有開口部(未示出），并且第二導(dǎo)電結(jié)構(gòu)205可以形成在開口部中。開口部可以暴露出第一導(dǎo)電結(jié)構(gòu)204的側(cè)壁。
[0099] 第一阻擋層圖案211A形成在歐姆接觸層207的頂表面之上和側(cè)壁的一部分之上以覆蓋氣隙209。另外，第一阻擋層圖案211A形成在氣隙209之上以覆蓋限定開口部的側(cè) 壁。第一阻擋層圖案211A的形成在歐姆接觸層207的頂表面之上和側(cè)壁的一部分之上的部分具有第一厚度T1。第一阻擋層圖案211A的在氣隙209之上形成在限定開口部103的側(cè)壁上的部分具有第二厚度T2。第二厚度T2小于第一厚度T1?？梢岳秒婋x金屬等離子體的物理氣相沉積（PVD-MP)方法來產(chǎn)生第一厚度T1和第二厚度T2之間的差。因此，第一阻擋層圖案211A可以阻擋氣隙209的入口而不填充氣隙209。第一阻擋層圖案211A可以包括含鈦層。第一阻擋層圖案211A可以包括鈦層。鈦層可以利用PVD-MP方法來形成 (在下文中，利用PVD-MP方法形成的鈦層被稱作為PVD-MP Ti)。利用PVD-MP方法，形成覆蓋歐姆接觸層207的頂表面和歐姆接觸層207的側(cè)壁的一部分的第一阻擋層圖案211A。結(jié)果，由于第一阻擋層圖案211A和歐姆接觸層207之間的接觸面積增大，所以改善了接觸電阻。
[0100] 第二阻擋層圖案211B包括含鈦層。第二阻擋層圖案211B可以包括氮化鈦（TiN) 層。TiN層可以利用化學(xué)氣相沉積（CVD)方法來形成(在下文中，利用CVD方法形成的TiN 層被稱作為CVD TiN)。因此，由于第二阻擋層圖案211B具有良好的臺階覆蓋性，所以第二阻擋層圖案211B被形成為具有均勻的厚度。
[0101] 如上所述，阻擋層圖案是通過將為PVD-MP Ti的第一阻擋層圖案211A和為CVD TiN的第二阻擋層圖案211B層疊來形成的。在可替選的實施方式中，可以利用PVD-IMP方法來形成阻擋層圖案以具有單層的PVD-IMP Ti。
[0102] 在第一導(dǎo)電結(jié)構(gòu)204的側(cè)壁之上形成有間隔件210。間隔件210包括具有低介電常數(shù)的材料。低介電常數(shù)材料包括氧化物或氮化物。間隔件210可以包括氧化硅、氮化硅、或金屬氧化物。
[0103] 氣隙209是通過去除形成在間隔件210和第二導(dǎo)電圖案206之間的犧牲材料而形成的。在形成歐姆接觸層207之后，通過去除犧牲材料來形成氣隙209。
[0104] 在圖5A中，氣隙209被第一阻擋層圖案211A穩(wěn)定地覆蓋。由于氣隙209的緣故，第一導(dǎo)電圖案204和第二導(dǎo)電圖案205之間的寄生電容減小。
[0105] 此外，通過在形成氣隙209之前形成歐姆接觸層207,可以保證足夠形成第三導(dǎo)電圖案208的空間。另外，通過擴(kuò)大面積以形成歐姆接觸層207,可以改善接觸電阻。
[0106] 圖5B是說明對圖5A的示例性半導(dǎo)體器件的修改的截面圖。
[0107] 參見圖5B，與圖5A不同，利用第三導(dǎo)電圖案208來覆蓋氣隙209和歐姆接觸層 207,而不使用第一阻擋層圖案211A和第二阻擋層圖案211B的阻擋層圖案。
[0108] 圖6A至圖6J是說明用于制造圖5A和圖5B的示例性半導(dǎo)體器件的示例性方法的截面圖。
[0109] 參見圖6A，在襯底31之上形成多個第一導(dǎo)電結(jié)構(gòu)34。襯底31包括半導(dǎo)體襯底。襯底31可以包括硅襯底、硅鍺襯底等。此外，襯底31可以包括絕緣體上硅（SOI)襯底。 [0110] 以某一間隔來規(guī)則地布置形成在襯底31之上的第一導(dǎo)電結(jié)構(gòu)34。為了形成第一導(dǎo)電結(jié)構(gòu)34,在第一導(dǎo)電層(未示出)之上形成硬掩模圖案33,并且利用硬掩模圖案33作為刻蝕阻擋層來刻蝕第一導(dǎo)電層以形成第一導(dǎo)電圖案32。結(jié)果，第一導(dǎo)電結(jié)構(gòu)34被形成為具有第一導(dǎo)電圖案32和硬掩模圖案33的層疊結(jié)構(gòu)。
[0111] 第一導(dǎo)電圖案32可以包括含娃層或含金屬層。例如，第一導(dǎo)電圖案32可以包括多晶硅或鎢。第一導(dǎo)電圖案32可以包括含硅層和含金屬層的層疊結(jié)構(gòu)。例如，第一導(dǎo)電圖案 32可以包括多晶硅層和鎢層的層疊結(jié)構(gòu)。此時，可以在多晶硅層和鎢層之間形成阻擋層。第一導(dǎo)電圖案32可以包括多晶硅層、含鈦層以及鎢層的層疊結(jié)構(gòu)。含鈦層用作阻擋層，并且可以包括鈦層和氮化鈦層的層疊結(jié)構(gòu)。硬掩模圖案33可以包括絕緣材料。
[0112] 在第一導(dǎo)電結(jié)構(gòu)34之上形成第一絕緣層35A。第一絕緣層35A包括低k材料。第一絕緣層35A可以包括氧化物、氮化物等。例如，第一絕緣層35A可以包括氮化硅、氧化硅等。在包括第一導(dǎo)電結(jié)構(gòu)34的所得結(jié)構(gòu)的整個表面之上保形地形成第一絕緣層35A。第一絕緣層35A包括用作間隔件的材料。
[0113] 在第一絕緣層35A之上形成第二絕緣層36A。第二絕緣層36A可以包括氧化硅。可以在第一絕緣層35A之上形成第二絕緣層36A以填充第一導(dǎo)電結(jié)構(gòu)34之間的空間。第二絕緣層36A可以包括可以用作層間絕緣層的材料。
[0114] 參見圖6B，對第二絕緣層36A執(zhí)行平坦化工藝，以暴露出第一絕緣層35A的表面。
[0115] 刻蝕第二絕緣層36A以形成開口部37。在形成開口部37之后，可以去除第二絕緣層36A?？梢允褂醚谀D案(未示出）來形成開口部37。開口部37具有孔形或線形。例如，可以在第一導(dǎo)電結(jié)構(gòu)34之間形成開口部37。第一絕緣層35A可以暴露在限定開口部 37的側(cè)壁上。為了形成開口部37,可以將第二絕緣層36A刻蝕以與第一導(dǎo)電結(jié)構(gòu)34和第一絕緣層35A布置在一起。
[0116] 第一絕緣層35A可以在襯底31上保留在開口部37下方。
[0117] 參見圖6C，在包括開口部37的所得結(jié)構(gòu)的整個表面之上形成犧牲層38A。在第一絕緣層35A之上保形地形成犧牲層38A。犧牲層38A包括要在后續(xù)的工藝期間被刻蝕以形成氣隙的材料。用于犧牲層38A的材料可以包括例如氮化鈦（TiN)。
[0118] 在可替選的實施方式中，在形成開口部37之后，可以順序地形成第一絕緣層35A 和犧牲層38A。因此，可以形成第一絕緣層35A和犧牲層38A以覆蓋襯底31的暴露表面、開口部37的側(cè)壁、以及硬掩模圖案33的頂表面。
[0119] 參見圖6D，形成犧牲間隔件38B。通過選擇性地刻蝕犧牲層38A來形成犧牲間隔件38B?？梢允褂酶煞涛g工藝來形成犧牲間隔件38B。干法刻蝕工藝可以包括回刻蝕工藝。因而，犧牲間隔件38B被形成為與第一導(dǎo)電結(jié)構(gòu)34的側(cè)壁相鄰。
[0120] 此時，選擇性地刻蝕形成在襯底31的暴露表面之上和硬掩模圖案33的頂表面之上的第一絕緣層35A。通過選擇性地刻蝕第一絕緣層35A來形成間隔件35。在第一導(dǎo)電結(jié) 構(gòu)34的側(cè)壁之上形成間隔件35。犧牲間隔件38B保留在間隔件35的側(cè)壁上?？梢允褂酶?法刻蝕工藝來形成間隔件35。干法刻蝕工藝可以包括回刻蝕工藝。通過形成間隔件35,暴露出襯底的一部分。犧牲間隔件38B在間隔件35的下部與襯底31分開。
[0121] 如上所述，在第一導(dǎo)電結(jié)構(gòu)34的側(cè)壁之上形成間隔件35和犧牲間隔件38B的雙間隔件結(jié)構(gòu)。可以在限定開口部37的側(cè)壁之上形成雙間隔件結(jié)構(gòu)。開口部37可以具有線型或孔型。
[0122] 參見圖6E，形成第二導(dǎo)電層39A以填充開口部37。第二導(dǎo)電層39A可以包括含娃層。第二導(dǎo)電層39A可以包括多晶硅層。
[0123] 參見圖6F，選擇性地刻蝕第二導(dǎo)電層39A以形成第二導(dǎo)電圖案39。第二導(dǎo)電圖案 39被形成為填充開口部37的一部分。換言之，第二導(dǎo)電圖案39被形成為在開口部37中凹陷。通過對第二導(dǎo)電層39A執(zhí)行平坦化工藝和凹陷工藝來形成第二導(dǎo)電圖案39。對第二導(dǎo) 電圖案39執(zhí)行回刻蝕工藝或化學(xué)機(jī)械拋光（CMP)工藝。第二導(dǎo)電圖案39具有比第一導(dǎo)電結(jié)構(gòu)34的頂表面低的凹陷表面。第二導(dǎo)電圖案39的凹陷表面被調(diào)整成具有比第一導(dǎo)電圖案32的頂表面高的高度。第二導(dǎo)電圖案39的凹陷表面的高度被調(diào)整成將與第一導(dǎo)電圖案 32的相對面積最小化。因此，第一導(dǎo)電圖案32和第二導(dǎo)電圖案39之間的寄生電容可以減小。
[0124] 在將第二導(dǎo)電圖案39凹陷之后暴露出犧牲間隔件38B的一部分。
[0125] 接著，將犧牲間隔件38B凹陷以形成犧牲間隔件38。選擇性地刻蝕犧牲間隔件38B 以形成犧牲間隔件38。犧牲間隔件38B的一部分在第二導(dǎo)電圖案39被凹陷成某一深度之后被暴露出來?？梢允┘踊乜涛g工藝以將犧牲間隔件38B凹陷。
[0126] 如上所述，在開口部37中形成凹陷結(jié)構(gòu)。凹陷結(jié)構(gòu)包括第二導(dǎo)電圖案39和犧牲間隔件38。
[0127] 參見圖6G，在包括凹陷結(jié)構(gòu)的所得結(jié)構(gòu)的整個表面之上形成硅化層40。在包括凹陷結(jié)構(gòu)的所得結(jié)構(gòu)的整個表面之上保形地形成硅化層40。硅化層40包括如下材料：其將經(jīng)由與第二導(dǎo)電圖案39的硅化反應(yīng)而形成金屬硅化物。硅化層40可以包括硅化金屬層。硅化金屬層可以包括含金屬層，所述含金屬層包含諸如鈷的金屬原子。如果第二導(dǎo)電圖案 39包括多晶娃，則娃化層40可以包括鈷。
[0128] 在硅化層40之上形成保護(hù)層41。在硅化層40之上保形地形成保護(hù)層41。保護(hù) 層41防止硅化層在后續(xù)的硅化工藝期間受破壞。保護(hù)層41可以包括金屬氮化物。保護(hù)層 41可以包括含鈦層。保護(hù)層41可以包括氮化鈦。可以通過將鈦和氮化鈦層疊來形成保護(hù) 層41。
[0129] 參見圖6H，執(zhí)行第一次退火工藝42A。此時，因為由于第一次退火工藝42A而發(fā)生硅化反應(yīng)，所以第二導(dǎo)電圖案39與硅化層40反應(yīng)以形成歐姆接觸層43A。換言之，在第二導(dǎo)電圖案39和硅化層40之間的界面處發(fā)生硅化反應(yīng)，由此形成包括金屬硅化物層的歐姆接觸層43A。第一次退火工藝42A可以在至少200°C以上的溫度執(zhí)行，以在第二導(dǎo)電圖案39 和硅化層40之間發(fā)生硅化反應(yīng)。第一次退火工藝42A包括快速熱退火（RTA)工藝。經(jīng)由第一次退火工藝42A，第二導(dǎo)電圖案39中的硅與硅化層40中的金屬反應(yīng)以形成歐姆接觸層 43A。歐姆接觸層43A可以包括金屬硅化物。歐姆接觸層43A可以包括硅化鈷。在本實施方式中，歐姆接觸層43A可以包括具有C 〇Six相的硅化鈷。優(yōu)選地，第一次退火工藝42A在大約400°C至大約600°C的溫度范圍執(zhí)行。經(jīng)由第一次退火工藝42A，為硅化鈷的歐姆接觸層43A被形成為具有C 〇Six相，X為大約0. 1至大約1. 5。
[0130] 在形成歐姆接觸層43A之后，可以通過剝離工藝44來去除未反應(yīng)的硅化層40A，如下所述。
[0131] 參見圖61，執(zhí)行剝離工藝44以去除保護(hù)層41和任何未反應(yīng)的硅化層40A?？梢岳?用濕化學(xué)藥品經(jīng)由清潔工藝來執(zhí)行剝離工藝44。例如，可以利用基于H 2S04 (SPM)或ΝΗ40Η (SC-1)的化學(xué)藥品來執(zhí)行清潔工藝。由于保護(hù)層41和犧牲間隔件38包括氮化鈦，所以犧牲間隔件38也通過剝離工藝44而被去除。結(jié)果，保護(hù)層41、未反應(yīng)的硅化層40A以及犧牲間隔件38利用一個剝離工藝來去除。因此，可以將周圍結(jié)構(gòu)的損失最小化，并且可以簡化工藝。
[0132] 如上所述，通過剝離工藝44來去除犧牲間隔件38。通過犧牲間隔件38的去除而保留的空間形成氣隙45。由于氣隙45是在執(zhí)行剝離工藝44的同時形成的，所以不會發(fā)生氣隙45的損失。
[0133] 氣隙45形成在第一導(dǎo)電圖案32和第二導(dǎo)電圖案39之間，并且在第一導(dǎo)電圖案32 和第二導(dǎo)電圖案39之間形成包括氣隙間隔件35的絕緣結(jié)構(gòu)。
[0134] 參見圖6J，執(zhí)行第二次退火工藝42B。第二次退火工藝42B可以包括快速熱退火 (RTA)工藝。第二次退火工藝42B可以在比第一次退火工藝42A高的溫度執(zhí)行。第二次退火工藝42B在大約600°C至大約800°C的溫度范圍執(zhí)行。歐姆接觸層43A通過第二次退火工藝42B而相變。相變的歐姆接觸層由附圖標(biāo)記43來表示。換言之，經(jīng)由第一次退火工藝 42A，形成硅化鈷具有C 〇Six相（X為大約0. 1至大約1. 5)的歐姆接觸層43A。經(jīng)由第二次退火工藝42B，將硅化鈷具有C〇Six相（x=大約0. 1?大約1. 5)的歐姆接觸層43A改變成硅化鈷具有C〇Si2相的歐姆接觸層43。供作參考，在硅化鈷之中，具有C 〇Si2相的硅化鈷具有最低的電阻率。
[0135] 由于C〇Si2相的硅化鈷用作歐姆接觸層43,所以可以改善接觸電阻，并且還可以形成即使在具有細(xì)線寬的開口部37的狹小面積中也具有足夠低的電阻的硅化鈷。
[0136] 圖7說明用于覆蓋氣隙的示例性方法。
[0137] 參見圖7,在包括氣隙45和歐姆接觸層43的所得結(jié)構(gòu)的整個表面之上形成第三導(dǎo) 電圖案46。第三導(dǎo)電圖案46被形成為覆蓋氣隙45。在這種情況下，第三導(dǎo)電圖案46可以阻擋氣隙45的入口而不填充氣隙45,因為氣隙45的空間窄。在歐姆接觸層43之上形成第三導(dǎo)電圖案46以填充開口部37,而不填充氣隙45。另外，可以形成第三導(dǎo)電圖案46以覆蓋歐姆接觸層43的側(cè)壁的一部分。第三導(dǎo)電圖案46可以包括含金屬層。第三導(dǎo)電圖案 46可以包括鎢層。
[0138] 為了形成第三導(dǎo)電圖案46,在形成第三導(dǎo)電層以填充開口部37之后對第三導(dǎo)電層(未示出)執(zhí)行平坦化工藝。平坦化工藝可以包括回刻蝕工藝或化學(xué)機(jī)械拋光（CMP )工藝。
[0139] 因此，形成在開口部37中的第二導(dǎo)電結(jié)構(gòu)47包括：第二導(dǎo)電圖案39、歐姆接觸層 43以及第三導(dǎo)電圖案46。歐姆接觸層43形成第二導(dǎo)電圖案39和第三導(dǎo)電圖案46之間的歐姆接觸。氣隙45形成在第二導(dǎo)電圖案39的側(cè)壁之上。結(jié)果，在第一導(dǎo)電結(jié)構(gòu)34和第二導(dǎo)電結(jié)構(gòu)47之間形成包括氣隙間隔件35的絕緣結(jié)構(gòu)。
[0140] 圖8說明用于覆蓋氣隙的示例性方法。
[0141] 參見圖8,在歐姆接觸層43之上形成第一阻擋層圖案48A、第二阻擋層圖案48B以及第三導(dǎo)電圖案49。因而，形成在開口部37中的第二導(dǎo)電結(jié)構(gòu)50包括：第二導(dǎo)電圖案39、歐姆接觸層43、第一阻擋層圖案48A、第二阻擋層圖案48B以及第三導(dǎo)電圖案49。歐姆接觸層43形成第二導(dǎo)電圖案39和第三導(dǎo)電圖案49之間的歐姆接觸。第一阻擋層圖案48A和第二阻擋層圖案48B防止第二導(dǎo)電圖案39和第三導(dǎo)電圖案49之間的相互擴(kuò)散。
[0142] 氣隙45形成在第二導(dǎo)電圖案39的側(cè)壁之間。結(jié)果，在第一導(dǎo)電結(jié)構(gòu)34和第二導(dǎo) 電結(jié)構(gòu)50之間形成包括氣隙間隔件35的絕緣結(jié)構(gòu)。
[0143] 利用電離金屬等離子體的物理氣相沉積（PVD-MP)方法來形成第一阻擋層圖案 48A以覆蓋氣隙45而不填充氣隙45。經(jīng)由PVD-MP方法，通過將濺射的目標(biāo)金屬電離來改善電離的金屬的線性，由此改善臺階覆蓋性。第一阻擋層圖案48A包括含鈦層。第一阻擋層圖案48A可以包括鈦層。鈦層可以利用PVD-MP方法來形成(在下文中，利用PVD-MP方法形成的鈦層被稱作為PVD-MP Ti)。通過利用PVD-MP方法，形成覆蓋歐姆接觸層43的頂表面和歐姆接觸層43的側(cè)壁的一部分的第一阻擋層48A。結(jié)果，由于第一阻擋層圖案48A 和歐姆接觸層43之間的接觸面積增大，所以改善了接觸電阻。
[0144] 隨后，在第一阻擋層圖案48A之上形成第二阻擋層圖案48B。第二阻擋層圖案48B 可以包括含鈦層。第二阻擋層圖案48B可以包括氮化鈦（TiN)層。第二阻擋層圖案48B利用化學(xué)氣相沉積（CVD)方法來形成(在下文中，利用CVD方法形成的TiN層被稱作為CVD TiN)。因此，由于第二阻擋層圖案48B具有良好的臺階覆蓋性，所以第二阻擋層圖案48B被形成為具有均勻的厚度。
[0145] 如上所述，通過將第一阻擋層48A和第二阻擋層48B層疊來形成阻擋層。通過將 PVD-MP Ti和CVD TiN層疊來形成阻擋層。
[0146] 圖7和圖8中所示的第二導(dǎo)電結(jié)構(gòu)47和50可以包括接觸插塞、電極、儲存節(jié)點接觸插塞等。在儲存節(jié)點接觸插塞的情況下，第二導(dǎo)電結(jié)構(gòu)47和50可以包括硅插塞、歐姆接觸層以及金屬插塞的層疊結(jié)構(gòu)。另外，可以在硅插塞的周圍形成氣隙45。第二導(dǎo)電結(jié)構(gòu)47 和50可以包括位線、金屬互連、柵電極、字線等。
[0147] 通過形成氣隙45,第一導(dǎo)電結(jié)構(gòu)34與第二導(dǎo)電結(jié)構(gòu)47和50之間的寄生電容減小。
[0148] 此外，通過在形成氣隙45之前形成歐姆接觸層43,可以保證足夠形成第三導(dǎo)電圖案46和49的空間。另外，通過擴(kuò)大面積以形成歐姆接觸層43,可以改善接觸電阻。
[0149] 此外，由于第一阻擋層圖案48A和歐姆接觸層43之間的接觸面積增大，所以可以進(jìn)一步改善接觸電阻。
[0150] 圖9A至圖9D說明一個比較性實例。
[0151] 參見圖9A，在襯底之上形成多個第一導(dǎo)電結(jié)構(gòu)34。第一導(dǎo)電結(jié)構(gòu)34中的每個包括第一導(dǎo)電圖案32和硬掩模圖案33。
[0152] 在第一導(dǎo)電結(jié)構(gòu)34之間形成開口部(未示出）之后，在第一導(dǎo)電結(jié)構(gòu)34的側(cè)壁之上形成間隔件35。
[0153] 隨后，形成凹陷的第二導(dǎo)電圖案39和凹陷的犧牲間隔件38。
[0154] 參見圖9B，通過去除凹陷的犧牲間隔件38來形成氣隙45。
[0155] 參見圖9C，形成覆蓋間隔件45A以覆蓋氣隙45。
[0156] 參見圖9D，在凹陷的第二導(dǎo)電圖案39之上形成歐姆接觸層43B、阻擋層圖案48、以及第三導(dǎo)電圖案49A。
[0157] 在該比較性實例中，犧牲間隔件38可以由氧化硅、氮化硅、氮化鈦等形成。為了形成氣隙45,應(yīng)用濕法刻蝕工藝以去除犧牲間隔件38。
[0158] 然而，在該比較性實例中，如果為了穩(wěn)定地覆蓋氣隙45而增大覆蓋間隔件45A的厚度，則用于第三導(dǎo)電圖案49A的空間W和用于歐姆接觸層43B的形成面積變得顯著地減小。結(jié)果，接觸電阻可能顯著地增大。
[0159] 具體地，在該比較性實例中，如果在形成覆蓋間隔件45A時覆蓋間隔件45A的厚度減小，則氣隙45開放。
[0160] 此外，在該比較性實例中，由于在用于形成歐姆接觸層43B和第三導(dǎo)電圖案49A的工藝之后的剝離工藝和清潔工藝的緣故，覆蓋間隔件45A被破壞和損失，由此暴露出氣隙 45。因此，阻擋層圖案48和第三導(dǎo)電圖案49A流入氣隙45而填充氣隙。
[0161] 在該比較性實例中，由于用于去除犧牲間隔件38以形成氣隙45的剝離工藝和用于去除未反應(yīng)的殘留物層和保護(hù)層的剝離工藝的緣故，周圍結(jié)構(gòu)被破壞和損失。
[0162] 然而，在本發(fā)明的實施方式中，由于提前形成歐姆接觸層43A且形成氣隙45,所以用于歐姆接觸層43A的形成面積變大。結(jié)果，可以改善接觸電阻。另外，由于氣隙45是利用第一阻擋層圖案48A來覆蓋的，所以可以保證足夠形成第三導(dǎo)電圖案49的空間。結(jié)果，通過擴(kuò)大面積以形成歐姆接觸層43A，可以改善接觸電阻。另外，氣隙45是利用一個剝離工藝44形成的，并且通過第一阻擋層圖案48A來覆蓋。因此，通過減少剝離工藝的次數(shù)，可以最小化周圍結(jié)構(gòu)的損耗。
[0163] 圖10A說明半導(dǎo)體器件實施方式的示例性存儲器單元。圖10B是存儲器單元的沿著圖10A的線A-A'截取的截面圖。圖10C是存儲器單元的沿著圖10B的線B-B'截取的截面圖。
[0164] 供作參考，圖10A中所示的存儲器單元可以包括DRAM存儲器單元。
[0165] 參見圖10A至圖10C，有源區(qū)303通過襯底301中的器件隔離區(qū)302來限定。如圖 10C中所示，柵溝槽321被形成為橫跨有源區(qū)303。柵電介質(zhì)層322沿著柵溝槽321的表面形成。掩埋柵電極323形成在柵電介質(zhì)層322之上以部分地填充柵溝槽321。盡管未示出，但是源極/漏極區(qū)形成在襯底301中。密封層324形成在掩埋柵電極323之上。形成有位線結(jié)構(gòu)310,所述位線結(jié)構(gòu)310包括沿著與掩埋柵電極323交叉的方向延伸的位線307。
[0166] 位線結(jié)構(gòu)310包括：位線307、位線硬掩模308、以及位線間隔件309。位線307通過位線接觸插塞306與有源區(qū)303耦接。位線接觸插塞306形成在位線接觸孔305中，所述位線接觸孔305形成在第一層間絕緣層304中。
[0167] 形成有與有源區(qū)303耦接的儲存節(jié)點接觸插塞312。儲存節(jié)點接觸插塞312形成在穿過第一層間絕緣層304和第二層間絕緣層304A的儲存節(jié)點接觸孔311中。儲存節(jié)點接觸插塞312可以包括：第一插塞313、歐姆接觸層314、第一阻擋層圖案315、第二阻擋層圖案316以及第二插塞317。第一插塞313可以包括娃插塞，所述娃插塞包括多晶娃。第二插塞317可以包括金屬插塞，所述金屬插塞包括鶴。
[0168] 在儲存節(jié)點接觸插塞312和位線307之間形成有包括氣隙318和間隔件319的絕緣結(jié)構(gòu)。氣隙318通過第一阻擋層圖案315來覆蓋。氣隙318和第一阻擋層圖案315可以通過以上參照圖1至圖8的描述來形成。第一阻擋層圖案315的形成在歐姆接觸層314的頂表面之上和側(cè)壁的一部分之上的部分具有第一厚度T1。第一阻擋層圖案315的形成在限定儲存節(jié)點接觸孔311的側(cè)壁之上和氣隙318之上的部分具有第二厚度T2。第一厚度T1 比第二厚度T2厚。第一阻擋層圖案315可以包括通過PVD-MP方法形成的鈦層。第二阻擋層圖案316可以包括通過CVD方法形成的氮化鈦（TiN)層。
[0169] 電容器的儲存節(jié)點320形成在儲存節(jié)點接觸插塞312之上。儲存節(jié)點320包括柱型。盡管未示出，但是在儲存節(jié)點320之上還可以形成電介質(zhì)層和板極節(jié)點。在另一個實施方式中，儲存節(jié)點320可以具有圓柱形。
[0170] 如上所述，存儲器單元包括掩埋柵型晶體管，所述掩埋柵型晶體管包括：掩埋柵電極323、位線307、儲存節(jié)點接觸插塞312以及電容器。
[0171] 儲存節(jié)點接觸插塞312通過氣隙318與位線307的側(cè)壁分開。因此，位線307和儲存節(jié)點接觸插塞312之間的寄生電容減小。
[0172] 圖11A和圖11B說明對圖10A至圖10C的存儲器單元的修改。圖11B是存儲器單元的沿著圖11A的線A-A'截取的截面圖。
[0173] 參見圖11A和圖11B，在限定儲存節(jié)點接觸孔311的側(cè)壁之上形成有氣隙318,而不形成間隔件。即，可以在圖11A和圖11B中省略圖10A中所示的間隔件319。在修改的實施方式中，當(dāng)省略間隔件319時，歐姆接觸層314的形成面積和第二插塞317的插塞面積可以增大，因為第一插塞313的線寬增大。因此，包括第一插塞313的儲存節(jié)點接觸插塞312 的線寬增大。通過增大儲存節(jié)點接觸插塞312的線寬，儲存節(jié)點320和儲存節(jié)點接觸插塞 312之間的覆蓋余量增大。
[0174] 圖12A至圖12J說明用于制造存儲器單元的示例性方法。
[0175] 參見圖12A，襯底51可以包括硅。襯底51可以包括硅襯底、硅鍺襯底等。此外，襯底51可以包括絕緣體上硅（SOI)襯底。
[0176] 在襯底51中形成器件隔離區(qū)52。通過淺溝槽隔離（STI)工藝來形成器件隔離區(qū) 52。通過器件隔離區(qū)52來限定有源區(qū)53?？梢酝ㄟ^順序地層疊壁氧化物、內(nèi)襯以及填充材料來形成器件隔離區(qū)52。內(nèi)襯可以包括氮化硅、氧化硅等。氮化硅可以包括Si3N4，氧化硅可以包括Si0 2。填充材料可以包括氧化硅，諸如旋涂電介質(zhì)（S0D)。此外，填充材料可以包括氮化硅。在可替選的實施方式中，用作內(nèi)襯的氮化硅可以用作填充材料。
[0177] 盡管未示出，但是在形成器件隔離區(qū)52之后，可以形成掩埋柵電極（圖10C中所示的附圖標(biāo)記323)。
[0178] 在下文中，參見圖10C，描述了用于形成掩埋柵電極的方法。
[0179] 首先，刻蝕襯底301以形成柵溝槽321。然后，在柵溝槽321中形成掩埋柵電極 323。在掩埋柵電極323之上形成密封層324。在形成掩埋柵電極323之前，可以沿著柵溝槽321的表面形成柵電介質(zhì)層322。可以通過在形成含金屬層以填充柵溝槽321之后回刻蝕含金屬層來形成掩埋柵電極323。含金屬層可以包括金屬，諸如鈦、鉭、鎢等。含金屬層可以包括氮化鉭（TaN)、氮化鈦（TiN)、氮化鎢（WN)或鎢（W)。例如，掩埋柵電極323可以具有 TiN、TaN或W的單層結(jié)構(gòu)，或者具有通過在TiN或TaN之上層疊 W而形成的TiN/W或TaN/W 的雙層結(jié)構(gòu)。此外，掩埋柵電極323可以具有在WN之上層疊 W的WN/W的雙層結(jié)構(gòu)。另外，掩埋柵電極323可以包括低電阻金屬材料。密封層324可以用于在后續(xù)的工藝期間保護(hù)掩埋柵電極323。密封層324可以包括絕緣材料。密封層324可以包括氮化硅。在形成密封層324之后，可以在有源區(qū)303中形成源極/漏極區(qū)。因而，形成包括掩埋柵電極的掩埋柵型晶體管。
[0180] 再次參見圖12A，在襯底51的整個表面之上形成第一層間絕緣層54。第一層間絕緣層54可以包括氮化硅、氧化硅等?？梢栽诘谝粚娱g絕緣層54之上形成包括氮化硅的刻蝕停止層(未示出）。
[0181] 刻蝕第一層間絕緣層54來形成位線接觸孔55以暴露出襯底51的一部分的表面。掩模圖案(未示出）可以用作刻蝕掩模以形成位線接觸孔55。在形成位線接觸孔55之后，可以將有源區(qū)53凹陷成某一深度。因而，有源區(qū)53與形成在位線接觸孔55中的位線接觸插塞56之間的接觸面積可以增大。被位線接觸孔55暴露出的有源區(qū)53可以包括掩埋柵型晶體管的源極區(qū)或漏極區(qū)。
[0182] 在位線接觸孔55中形成位線接觸插塞56。形成位線接觸插塞56以填充位線接觸孔55。在包括第一層間絕緣層54的所得結(jié)構(gòu)的整個表面之上形成導(dǎo)電層（未不出）之后，對導(dǎo)電層執(zhí)行平坦化工藝，由此形成位線接觸插塞56。位線接觸插塞56可以包括多晶硅層或金屬層。
[0183] 在位線接觸插塞56之上形成位線57和位線硬掩模58。在可替選的實施方式中，如果位線57和位線硬掩模58被調(diào)整成具有比位線接觸孔55的線寬小的線寬，則可以刻蝕位線接觸插塞56。在這種情況下，盡管因為位線接觸插塞56被刻蝕而可能暴露出位線接觸孔55的側(cè)壁，但是可以利用位線間隔件59來填充暴露的側(cè)壁。位線57可以包括含金屬層，諸如鎢。位線硬掩模58可以包括氮化硅。
[0184] 在位線57和位線硬掩模58的側(cè)壁之上形成位線間隔件59。位線間隔件59可以包括氮化硅。
[0185] 如上所述，在形成位線間隔件59之后，形成了包括位線57、位線硬掩模58、以及位線間隔件59的位線結(jié)構(gòu)60。
[0186] 在包括位線結(jié)構(gòu)60的所得結(jié)構(gòu)的整個表面之上形成第二層間絕緣層61。另外，可以將第二層間絕緣層61圖案化或平坦化以填充相鄰的位線結(jié)構(gòu)60之間的空間。
[0187] 參見圖12B，利用掩模圖案(未示出）作為刻蝕掩模來刻蝕第二層間絕緣層61和第一層間絕緣層54。因此，在相鄰的位線結(jié)構(gòu)60之間形成儲存節(jié)點接觸孔62。位線結(jié)構(gòu)60 可以通過儲存節(jié)點接觸孔62而自對準(zhǔn)。因而，相鄰的位線結(jié)構(gòu)60的側(cè)壁通過儲存節(jié)點接觸孔62而被暴露。襯底51的一部分的表面通過儲存節(jié)點接觸孔62而被暴露。被儲存節(jié) 點接觸孔62暴露的有源區(qū)53可以包括掩埋柵型晶體管的源極區(qū)或漏極區(qū)。盡管未示出，但是可以執(zhí)行后續(xù)的濕法刻蝕以延長儲存節(jié)點接觸孔62的下部。此時，各向同性地刻蝕第一層間絕緣層54的一部分。
[0188] 參見圖12C，在儲存節(jié)點接觸孔62的側(cè)壁之上形成間隔件63和犧牲間隔件64A。例如，形成絕緣層(未示出)和犧牲層(未示出）。然后，回刻蝕犧牲層以形成犧牲間隔件64A。回刻蝕被犧牲間隔件64A暴露的絕緣層以在限定儲存節(jié)點接觸孔62的側(cè)壁上形成間隔件 63。通過形成犧牲間隔件64A，暴露出在儲存節(jié)點接觸孔62之下的有源區(qū)53的表面。在可替選的實施方式中，可以形成犧牲間隔件64A而不形成間隔件63。在這種情況下，儲存節(jié)點接觸插塞的線寬可以增大。
[0189] 參見圖12D，在儲存節(jié)點接觸孔62中形成第一插塞65。第一插塞65被形成為填充儲存節(jié)點接觸孔62的一部分。換言之，第一插塞65被形成為在儲存節(jié)點接觸孔62中凹陷。在所得結(jié)構(gòu)的整個表面之上形成導(dǎo)電層(未示出）以填充儲存節(jié)點接觸孔62,并且通過將導(dǎo)電層凹陷來形成第一插塞65。第一插塞65可以具有比位線57的頂表面高的凹陷表面。可以調(diào)整第一插塞65的凹陷表面的高度以將與位線57的相對面積最小化。因此，第一插塞65和位線57之間的寄生電容可以減小。第一插塞65可以包括含娃層。第一插塞 65可以包括多晶娃層。第一插塞65可以包括娃插塞。
[0190] 在將第一插塞65凹陷之后暴露出犧牲間隔件64A的一部分。
[0191] 接著，將犧牲間隔件64A凹陷以形成犧牲間隔件64。選擇性地刻蝕犧牲間隔件64A 以便形成凹陷的犧牲間隔件64。將第一插塞65被凹陷之后暴露出的犧牲間隔件64A的部分凹陷成某一深度。犧牲間隔件64的頂表面可以具有與第一插塞65的頂表面大體相同的高度。在可替選的實施方式中，可以通過將犧牲間隔件64A和導(dǎo)電層同時凹陷來形成犧牲間隔件64和第一插塞65。
[0192] 參見圖12E，在包括犧牲間隔件64的所得結(jié)構(gòu)的整個表面之上形成硅化層66。在包括犧牲間隔件64的所得結(jié)構(gòu)的整個表面之上保形地形成硅化層66。硅化層66包括如下材料：其將通過與第一插塞65的娃化反應(yīng)而形成金屬娃化物。娃化層66可以包括娃化金屬層。硅化金屬層可以包括含金屬層，所述含金屬層包含諸如鈷的金屬原子。如果第一插塞65包括多晶娃，則娃化層66可以包括鈷。
[0193] 在硅化層66之上形成保護(hù)層67。在硅化層66之上保形地形成保護(hù)層67。保護(hù) 層67防止硅化層在后續(xù)的硅化工藝期間受破壞。保護(hù)層67可以包括金屬氮化物。保護(hù)層 67可以包括含鈦層。保護(hù)層67可以包括氮化鈦?？梢酝ㄟ^將鈦和氮化鈦層疊來形成保護(hù) 層67。
[0194] 參見圖12F，執(zhí)行第一次退火工藝68A。此時，因為由于第一次退火工藝68A而發(fā) 生娃化反應(yīng)，所以第一插塞65與娃化層66反應(yīng)以形成歐姆接觸層69A。換言之，在第一插塞65和硅化層66之間的界面處發(fā)生硅化反應(yīng)，由此形成包括金屬硅化物層的歐姆接觸層 69A。第一次退火工藝68A可以在至少200°C以上的溫度執(zhí)行，以引起第一插塞65和娃化層 66之間的硅化反應(yīng)。第一次退火工藝68A可以包括快速熱退火（RTA)工藝。經(jīng)由第一次退火工藝68A，第一插塞65中的娃與娃化層66中的金屬反應(yīng)以形成歐姆接觸層69A。歐姆接觸層69A可以包括金屬硅化物。歐姆接觸層69A可以包括硅化鈷。歐姆接觸層69A可以包括具有C 〇Six相的硅化鈷。優(yōu)選地，第一次退火工藝68A在大約400°C至大約600°C的溫度范圍執(zhí)行。經(jīng)由第一次退火工藝68A,為娃化鈷的歐姆接觸層69A被形成為具有CoSi x相， x為大約0. 1至大約1. 5。
[0195] 在形成歐姆接觸層69A之后，任何未反應(yīng)的硅化層可以保留下來，由附圖標(biāo)記66A 來表示。
[0196] 參見圖12G，執(zhí)行剝離工藝70以去除保護(hù)層67和任何未反應(yīng)的硅化層66A。剝離工藝70可以利用濕化學(xué)藥品經(jīng)由清潔工藝來執(zhí)行。例如，清潔工藝可以利用基于H 2S04 (SPM)或NH40H (SC-1)的化學(xué)藥品來執(zhí)行。由于保護(hù)層67和犧牲間隔件64包括氮化鈦，所以犧牲間隔件64也經(jīng)由剝離工藝70而被去除。結(jié)果，保護(hù)層67、未反應(yīng)的硅化層66A、以及犧牲間隔件64利用一個剝離工藝來去除。因此，可以最小化周圍結(jié)構(gòu)的損失，并且可以簡化工藝。另外，可以最小化位線硬掩模58和位線間隔件59的損失。
[0197] 如上所述，犧牲間隔件64經(jīng)由剝離工藝70來去除，并且通過去除犧牲間隔件64 而形成的空間成為氣隙71。由于在執(zhí)行剝離工藝70的同時形成氣隙71，所以不會產(chǎn)生氣隙71的損失。
[0198] 氣隙71形成在第一插塞65和儲存節(jié)點接觸孔62的側(cè)壁之間，并且在第一插塞65 和位線結(jié)構(gòu)60之間形成包括氣隙間隔件63的絕緣結(jié)構(gòu)。
[0199] 參見圖12H，執(zhí)行第二次退火工藝68B。第二次退火工藝68B包括快速熱退火（RTA) 工藝。第二次退火工藝68B可以在比第一次退火工藝68A高的溫度執(zhí)行。第二次退火工藝68B在大約600°C至大約800°C的溫度范圍執(zhí)行。歐姆接觸層69A通過第二次退火工藝 68B而相變。因而，相變的歐姆接觸層由附圖標(biāo)記69來表示。換言之，經(jīng)由第一次退火工藝68A，形成硅化鈷具有CoSi x相（X為大約0. 1至大約1. 5)的歐姆接觸層69A。經(jīng)由第二次退火工藝68B，硅化鈷具有C〇Six相（x=大約0. 1?大約1. 5)的歐姆接觸層69A被相變成硅化鈷具有C〇Si2相的歐姆接觸層69。供作參考，在硅化鈷之中，具有C 〇Si2相的硅化鈷具有最低的電阻率。
[0200] 由于具有C〇Si2相的硅化鈷用作歐姆接觸層69,所以可以改善接觸電阻，并且還可以形成即使在具有細(xì)線寬的儲存節(jié)點接觸孔62的狹小面積中也具有足夠低電阻的硅化鈷。
[0201] 參見圖121，形成導(dǎo)電結(jié)構(gòu)以覆蓋歐姆接觸層69和氣隙。導(dǎo)電結(jié)構(gòu)包括：第一阻擋層圖案72、第二阻擋層圖案73以及第二插塞74。
[0202] 首先，形成第一阻擋層圖案72以覆蓋氣隙71。調(diào)整第一阻擋層圖案72的厚度以覆蓋氣隙71而不填充氣隙71。通過調(diào)整第一阻擋層圖案72的厚度，第一阻擋層圖案72可以覆蓋歐姆接觸層69的頂表面和歐姆接觸層69的側(cè)壁的一部分。為了調(diào)整第一阻擋層圖案72的厚度，可以使用電離金屬等離子體的物理氣相沉積（PVD-MP)方法。第一阻擋層圖案72可以包括含鈦層。第一阻擋層圖案72可以包括鈦層。鈦層可以利用PVD-MP方法來形成(在下文中，利用PVD-IMP方法形成的鈦層被稱作為PVD-IMP Ti)。第一阻擋層圖案72 的形成在歐姆接觸層69的頂表面之上和歐姆接觸層69的側(cè)壁的一部分之上的部分具有第一厚度T1。第一阻擋層圖案72的形成在儲存節(jié)點接觸孔62的側(cè)壁之上和氣隙71之上的部分具有第二厚度T2。結(jié)果，通過利用PVD-MP方法來調(diào)整第一阻擋層圖案72的厚度，第一阻擋層圖案72和歐姆接觸層69之間的接觸面積增大，并且因為第一阻擋層圖案72之間的接觸面積增大而改善了接觸電阻。
[0203] 隨后，在第一阻擋層圖案72之上形成第二阻擋層圖案73。第二阻擋層圖案73可以包括含鈦層。第二阻擋層圖案73可以包括氮化鈦（TiN)層。第二阻擋層圖案73利用化學(xué)氣相沉積（CVD)方法來形成(在下文中，利用CVD方法形成的TiN層被稱作為CVD TiN)。因此，由于第二阻擋層圖案73具有良好的臺階覆蓋性，所以第二阻擋層圖案73被形成為具有均勻的厚度。
[0204] 形成第二插塞74以在第二阻擋層圖案73之上填充儲存節(jié)點接觸孔62。第二插塞 74可以包括含金屬層。第二插塞74可以包括鶴層。第二插塞74可以是金屬插塞。
[0205] 如上所述，在歐姆接觸層69之上形成第一阻擋層圖案72、第二阻擋層圖案73、以及第二插塞74。因而，形成在儲存節(jié)點接觸孔62中的儲存節(jié)點接觸插塞75可以包括：第一插塞65、歐姆接觸層69、第一阻擋層圖案72、第二阻擋層圖案73以及第二插塞74。歐姆接觸層69形成第一插塞65和第二插塞74之間的歐姆接觸。第一阻擋層圖案72和第二阻擋層圖案73防止第一插塞65和第二插塞74之間的相互擴(kuò)散。當(dāng)?shù)谝徊迦?5包括含硅層并且第二插塞74包括含金屬層時，第一插塞65和第二插塞74形成半導(dǎo)體存儲器件-金屬插塞結(jié)構(gòu)。
[0206] 氣隙71形成在第一插塞65與儲存節(jié)點接觸孔62的側(cè)壁之間。結(jié)果，在儲存節(jié)點接觸插塞75與位線結(jié)構(gòu)60之間形成包括"氣隙71-間隔件63"的絕緣結(jié)構(gòu)。氣隙71被第一阻擋層圖案72覆蓋。
[0207] 在可替選的示例性實施方式中，僅利用第二插塞74來覆蓋氣隙71和歐姆接觸層 69 〇
[0208] 參見圖12J，在儲存節(jié)點接觸插塞75之上形成儲存節(jié)點76。盡管未示出，但是還可以在儲存節(jié)點76之上形成電介質(zhì)層和板極節(jié)點。儲存節(jié)點76被形成為具有柱型。在另一個實施方式中，儲存節(jié)點76可以具有圓柱形。
[0209] 示例性半導(dǎo)體器件可以應(yīng)用于DRAM (動態(tài)隨機(jī)存取存儲器)。然而，不限制于此，可以將半導(dǎo)體器件應(yīng)用于SRAM (靜態(tài)隨機(jī)存取存儲器)、快閃存儲器、FeRAM (鐵電隨機(jī)存取存儲器)、MRAM (磁性隨機(jī)存取存儲器)、PRAM (相變隨機(jī)存取存儲器）等。
[0210] 圖13是示例性存儲卡的示意圖。
[0211] 參見圖13,存儲卡400可以包括控制器410和存儲器420?？刂破?10和存儲器 420可以交換電信號。例如，存儲器420和控制器410可以根據(jù)控制器410的命令來交換數(shù) 據(jù)。因此，存儲卡400可以將數(shù)據(jù)儲存在存儲器420中，或者將數(shù)據(jù)從存儲器420輸出到外部。存儲器420可以包括上述的氣隙。存儲卡400可以用作各種便攜式設(shè)備的數(shù)據(jù)儲存媒介。例如，存儲卡400可以包括：記憶棒卡、智能媒體卡（SM)、安全數(shù)碼卡（SD)、迷你安全數(shù) 碼卡(迷你 SD)、或者多媒體卡（MMC)。
[0212] 圖14是說明示例性電子系統(tǒng)的框圖。
[0213] 參見圖14,電子系統(tǒng)500可以包括經(jīng)由總線540來執(zhí)行數(shù)據(jù)通信的處理器510、輸入/輸出設(shè)備530、以及芯片520。處理器510用于執(zhí)行編程操作并且控制電子系統(tǒng)500。輸入/輸出設(shè)備530可以用于輸入或輸出電子系統(tǒng)500的數(shù)據(jù)。電子系統(tǒng)500可以與外部設(shè)備連接，例如，個人計算機(jī)或網(wǎng)絡(luò)，并且經(jīng)由輸入/輸出設(shè)備530來與外部設(shè)備交換數(shù)據(jù)。芯片520可以儲存用于處理器500的操作的碼和數(shù)據(jù)，并且可以處理由處理器510分配的一部分操作。例如，芯片520可以包括上述氣隙。電子系統(tǒng)500可以形成需要芯片520的各種電子控制設(shè)備。例如，可以將電子系統(tǒng)500應(yīng)用于移動電話、MP3播放器、導(dǎo)航系統(tǒng)、固態(tài)盤（SSD)或者家用電器。
[0214] 根據(jù)上述示例性實施，由于在導(dǎo)電結(jié)構(gòu)之間形成了氣隙，所以可以通過氣隙的低介電常數(shù)來減小寄生電容。
[0215] 此外，根據(jù)上述示例性實施方式，由于氣隙和歐姆接觸層是經(jīng)由一個剝離工藝同時形成的，所以可以穩(wěn)定地實現(xiàn)氣隙，而周圍結(jié)構(gòu)沒有損失。
[0216] 此外，根據(jù)上述示例性實施方式，由于氣隙是利用阻擋層圖案來覆蓋的，所以可以穩(wěn)定地實現(xiàn)氣隙。
[0217] 根據(jù)上述示例性實施方式，通過增大插塞的插塞面積和歐姆接觸層的形成面積，可以改善接觸電阻。
[0218] 最后，根據(jù)上述示例性實施方式，寄生電容和接觸電阻都可改善。
[0219] 盡管已經(jīng)出于說明的目的描述了各種示例性實施方式，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
[0220] 通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0221] 1. 一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟：
[0222] 在襯底之上形成絕緣層；
[0223] 在所述絕緣層中形成開口部；
[0224] 在所述開口部的側(cè)壁之上形成犧牲間隔件；
[0225] 在所述開口部的下部將第一導(dǎo)電圖案形成在所述犧牲間隔件之上；
[0226] 在所述第一導(dǎo)電圖案之上形成歐姆接觸層；
[0227] 通過去除所述犧牲間隔件來形成氣隙；
[0228] 通過在所述歐姆接觸層之上形成阻擋層來覆蓋所述氣隙；以及
[0229] 在所述阻擋層之上形成第二導(dǎo)電圖案以填充所述開口部的上部。
[0230] 2.如技術(shù)方案1所述的方法，其中，所述阻擋層的形成在所述歐姆接觸層的頂表面之上和側(cè)壁之上的部分具有第一厚度，并且所述阻擋層的在所述氣隙之上形成在所述開口部的側(cè)壁之上的部分具有比所述第一厚度小的第二厚度。
[0231] 3.如技術(shù)方案1所述的方法，其中，覆蓋所述氣隙還包括以下步驟：
[0232] 在所述歐姆接觸層之上形成第一阻擋層以覆蓋所述氣隙，其中，所述第一阻擋層覆蓋所述歐姆接觸層的頂表面和側(cè)壁，并且覆蓋所述開口部的側(cè)壁；以及
[0233] 在所述第一阻擋層之上形成第二阻擋層。
[0234] 4.如技術(shù)方案1所述的方法，其中，所述第一阻擋層通過電離金屬等離子體的物理氣相沉積方法來形成。
[0235] 5.如技術(shù)方案1所述的方法，其中，所述第二阻擋層通過化學(xué)氣相沉積方法來形成。
[0236] 6.如技術(shù)方案1所述的方法，其中，所述第一導(dǎo)電圖案、所述歐姆接觸層、以及所述第二導(dǎo)電圖案形成插塞。
[0237] 7.如技術(shù)方案1所述的方法，其中，所述第一導(dǎo)電圖案包括硅，所述第二導(dǎo)電圖案包括金屬。
[0238] 8.如技術(shù)方案1所述的方法，還包括以下步驟：
[0239] 在形成所述氣隙之后執(zhí)行退火工藝以引起所述歐姆接觸層中的相變。
[0240] 9.如技術(shù)方案8所述的方法，其中，所述歐姆接觸層包括具有CoSix相的硅化鈷，其中x=大約〇. 1至大約1. 5,并且其中，引起所述歐姆接觸層中的相變還包括以下步驟：
[0241] 通過所述退火工藝來將具有所述CoSix相的硅化鈷改變成具有CoSi2相的硅化鈷，其中x=大約0. 1至大約1. 5。
[0242] 10. -種制造半導(dǎo)體器件的方法，包括以下步驟：
[0243] 在襯底之上形成多個第一導(dǎo)電圖案；
[0244] 在包括所述第一導(dǎo)電圖案的所述襯底的整個表面之上形成絕緣層；
[0245] 通過刻蝕所述絕緣層而在所述第一導(dǎo)電圖案之間形成開口部；
[0246] 在所述開口部的側(cè)壁之上形成犧牲間隔件；
[0247] 在所述開口部的下部將第二導(dǎo)電圖案形成在所述犧牲間隔件之上；
[0248] 在所述第二導(dǎo)電圖案之上形成歐姆接觸層；
[0249] 通過去除所述犧牲間隔件來形成氣隙；
[0250] 通過在所述歐姆接觸層之上形成阻擋層來覆蓋所述氣隙；以及
[0251] 在所述阻擋層之上形成第三導(dǎo)電圖案以填充所述開口部的上部。
[0252] 11.如技術(shù)方案10所述的方法，覆蓋所述氣隙還包括以下步驟：
[0253] 在所述歐姆接觸層之上形成第一阻擋層以覆蓋所述氣隙，其中，所述第一阻擋層覆蓋所述歐姆接觸層的頂表面和側(cè)壁，并且覆蓋所述開口部的側(cè)壁；以及
[0254] 在所述第一阻擋層之上形成第二阻擋層。
[0255] 12.如技術(shù)方案11所述的方法，其中，所述第一阻擋層的形成在所述歐姆接觸層的頂表面之上和側(cè)壁之上的部分具有第一厚度，并且所述第一阻擋層的在所述氣隙之上形成在所述開口部的側(cè)壁之上的部分具有比所述第一厚度小的第二厚度。
[0256] 13.如技術(shù)方案11所述的方法，其中，所述第一阻擋層通過電離金屬等離子體的物理氣相沉積方法來形成。
[0257] 14.如技術(shù)方案11所述的方法，其中，所述第一阻擋層或者所述第二阻擋層包括含鈦材料。
[0258] 15.如技術(shù)方案10所述的方法，還包括以下步驟：
[0259] 在形成所述氣隙之后執(zhí)行退火工藝以引起所述歐姆接觸層中的相變。
[0260] 16.如技術(shù)方案15所述的方法，其中，所述歐姆接觸層包括具有的硅化鈷，其中x=大約0. 1至大約1. 5,并且其中，引起所述歐姆接觸層中的相變還包括以下步驟：
[0261] 通過所述退火工藝來將具有所述C〇Sij@的硅化鈷改變成具有C〇Si 2相的硅化鈷，其中x=大約0. 1至大約1. 5。
[0262] 17.如技術(shù)方案10所述的方法，其中，所述多個第一導(dǎo)電圖案包括多個位線，所述第二導(dǎo)電圖案、所述歐姆接觸層以及所述第三導(dǎo)電圖案構(gòu)成儲存節(jié)點接觸插塞。
[0263] 18.如技術(shù)方案10所述的方法，其中，所述第二導(dǎo)電圖案包括含硅材料，所述第三導(dǎo)電圖案包括含金屬材料。
[0264] 19.如技術(shù)方案10所述的方法，還包括以下步驟：
[0265] 在形成所述多個第一導(dǎo)電圖案之前，形成包括掩埋在所述襯底中的柵電極的掩埋柵型晶體管。
[0266] 20.如技術(shù)方案10所述的方法，還包括以下步驟：
[0267] 在所述第三導(dǎo)電圖案之上形成電容器。
【權(quán)利要求】
1. 一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟：在襯底之上形成絕緣層；在所述絕緣層中形成開口部；在所述開口部的側(cè)壁之上形成犧牲間隔件；在所述開口部的下部將第一導(dǎo)電圖案形成在所述犧牲間隔件之上；在所述第一導(dǎo)電圖案之上形成歐姆接觸層；通過去除所述犧牲間隔件來形成氣隙；通過在所述歐姆接觸層之上形成阻擋層來覆蓋所述氣隙；以及在所述阻擋層之上形成第二導(dǎo)電圖案以填充所述開口部的上部。
2. 如權(quán)利要求1所述的方法，其中，所述阻擋層的形成在所述歐姆接觸層的頂表面之上和側(cè)壁之上的部分具有第一厚度，并且所述阻擋層的在所述氣隙之上形成在所述開口部的側(cè)壁之上的部分具有比所述第一厚度小的第二厚度。
3. 如權(quán)利要求1所述的方法，其中，覆蓋所述氣隙還包括以下步驟：在所述歐姆接觸層之上形成第一阻擋層以覆蓋所述氣隙，其中，所述第一阻擋層覆蓋所述歐姆接觸層的頂表面和側(cè)壁，并且覆蓋所述開口部的側(cè)壁；以及在所述第一阻擋層之上形成第二阻擋層。
4. 如權(quán)利要求1所述的方法，其中，所述第一阻擋層通過電離金屬等離子體的物理氣相沉積方法來形成。
5. 如權(quán)利要求1所述的方法，其中，所述第二阻擋層通過化學(xué)氣相沉積方法來形成。
6. 如權(quán)利要求1所述的方法，其中，所述第一導(dǎo)電圖案、所述歐姆接觸層、以及所述第二導(dǎo)電圖案形成插塞。
7. 如權(quán)利要求1所述的方法，其中，所述第一導(dǎo)電圖案包括硅，所述第二導(dǎo)電圖案包括金屬。
8. 如權(quán)利要求1所述的方法，還包括以下步驟：在形成所述氣隙之后執(zhí)行退火工藝以引起所述歐姆接觸層中的相變。
9. 如權(quán)利要求8所述的方法，其中，所述歐姆接觸層包括具有CoSix相的硅化鈷，其中 x=大約0. 1至大約1. 5,并且其中，引起所述歐姆接觸層中的相變還包括以下步驟：通過所述退火工藝來將具有所述C〇Six相的硅化鈷改變成具有C〇Si 2相的硅化鈷，其中 χ=大約〇. 1至大約1. 5。
10. -種制造半導(dǎo)體器件的方法，包括以下步驟：在襯底之上形成多個第一導(dǎo)電圖案；在包括所述第一導(dǎo)電圖案的所述襯底的整個表面之上形成絕緣層；通過刻蝕所述絕緣層而在所述第一導(dǎo)電圖案之間形成開口部；在所述開口部的側(cè)壁之上形成犧牲間隔件；在所述開口部的下部將第二導(dǎo)電圖案形成在所述犧牲間隔件之上；在所述第二導(dǎo)電圖案之上形成歐姆接觸層；通過去除所述犧牲間隔件來形成氣隙；通過在所述歐姆接觸層之上形成阻擋層來覆蓋所述氣隙；以及在所述阻擋層之上形成第三導(dǎo)電圖案以填充所述開口部的上部。
【文檔編號】H01L21/768GK104103577SQ201310422333
【公開日】2014年10月15日申請日期:2013年9月16日優(yōu)先權(quán)日:2013年4月12日
【發(fā)明者】李孝碩, 廉勝振, 林成沅, 洪承希, 李南烈申請人:愛思開海力士有限公司

完整全部詳細(xì)技術(shù)資料下載