專利名稱：用于蝕刻有機硬掩膜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用在半導(dǎo)體光刻制造系統(tǒng)中的清潔工藝，具體是涉及一種用于從低介電常數(shù)膜蝕刻或者去除諸如無定形碳或旋涂碳之類的有機硬掩膜的方法。
背景技術(shù)：
集成電路(IC)是通過光刻工藝在半導(dǎo)體晶片襯底上制造的。該光刻工藝能使所需電路的掩膜圖案或者該圖案的一部分通過選定波長的輻射能轉(zhuǎn)移到襯底上的光刻膠膜。那些被吸收的空中圖像(aerial image)部分，由于其能量超過了該光刻膠材料的光敏成分中的化學(xué)鍵的臨界能量(threshold energy),從而在該光刻膠材料中形成了潛在的圖像。該潛在的圖像表明該部分光刻膠材料可在顯影工藝中被除去(在正性光刻膠的情況下)或者可在顯影之后被保留(在負性光刻膠的情況下)以在該光刻膠膜中形成三維的圖案。在后續(xù)的處理中，所形成的光刻膠膜圖案被用作蝕刻掩膜以從該光刻膠層的圖案化的開口區(qū)域去除下面的襯底。鑲嵌工藝技術(shù)(damascene processing techniques)經(jīng)常被用在集成電路制造中，其涉及在電介質(zhì)層中的溝槽和孔中形成鑲嵌金屬導(dǎo)體。使用硬掩膜層中的開口來蝕刻該電介質(zhì)層的所需部分以形成所述溝槽和孔。該硬掩膜層中的開口是經(jīng)由蝕刻穿過形成在上覆的光刻膠層中的開口而自身形成的。鑲嵌工藝中的硬掩膜可由有機層制得，有機層為例如 α -碳(a -carbon)或者阿爾法-碳(alpha-carbon)。從248納米波長的光刻發(fā)展到193納米波長的光刻增加了掩膜集成(maskingintegration)的復(fù)雜性,常常需要在待蝕刻的層上沉積多層堆疊層(multilayer stack)。一個例子是三層堆疊層，其中SiON抗反射涂層(ARC)覆蓋在無定形碳硬掩膜層上，傳統(tǒng)的抗蝕劑能被旋涂于該抗反射涂層上并被處理。在該抗蝕劑被顯影后，通過氟干蝕刻工藝將圖案轉(zhuǎn)移到SiON層上。該抗蝕劑被去除，連同采用基于氧氣的蝕刻工藝以從所述SiON層中的開口去除所述硬掩膜層中的α-碳。然后通過電介質(zhì)蝕刻工藝將該圖案從所述α-碳硬掩膜轉(zhuǎn)移到下面的電介質(zhì)層，該電介質(zhì)層在雙鑲嵌方法中被使用。在蝕刻該電介質(zhì)層之后，在該晶片處理流程后端形成Cu或者其它金屬互連物之前，需去除α -碳硬掩膜層。Sudijono等人的美國專利6，787，452公開了一種在光刻膠圖案化工藝過程中控制關(guān)鍵尺寸的方法，該方法能被用于在雙鑲嵌結(jié)構(gòu)(dual damascene structure)中形成孔和溝槽。通過等離子體增強化學(xué)氣相沉積(PECVD)法將無定形碳ARC沉積到襯底上。該阿爾法-碳層提供了相對于氧化物的高的蝕刻選擇性并且被公開為其能夠通過使用氧氣的等離子體灰化步驟被容易地去除。Ye等人的美國專利6，458，516公開了一種使用氫/氮基的等離子體去除聚合的、有機的掩膜層的方法。低介電常數(shù)(低-k)材料，即那些介電常數(shù)通常低于約2.7至3.0的材料，已在鑲嵌工藝中被用作位于導(dǎo)電互連物之間的金屬間和/或?qū)娱g電介質(zhì)，所述導(dǎo)電互連物被用于減少由于電容效應(yīng)(cap acitive effects)所導(dǎo)致的信號傳播的延遲。電介質(zhì)材料的介電常數(shù)越低，該電介質(zhì)的電容就越低，并且該集成電路的RC延遲就越小。通常，低_k電介質(zhì)為具有一定數(shù)量的結(jié)合碳(incorporated carbon)的氧化娃基材料,通常被稱為碳摻雜氧化物(CDO)。CDO的一個例子是商標為CORAL的碳摻雜氧化物，其來自于加利福尼亞州(California)的圣何塞(San Jose)的Novellus系統(tǒng)有限公司。已經(jīng)發(fā)現(xiàn)高度氧化的環(huán)境通常不適合用于低_k材料上。當暴露在O2等離子體中時，氧氣會清除或者去除該低_k材料中的碳。在許多這種材料中，例如CD0，碳的存在有助于提供低介電常數(shù)。因此，氧氣在一定程度上從這些材料中除去了碳，這有效地提高了介電常數(shù)。隨著用于制造集成電路的工藝朝越來越小的尺寸發(fā)展以及要求使用具有越來越低的介電常數(shù)的電介質(zhì)材料，已經(jīng)發(fā)現(xiàn)傳統(tǒng)的等離子體去除條件(strip plasma conditions)是不合適的。因此，本技術(shù)領(lǐng)域中存在發(fā)展一種替代工藝的需要，這種工藝要求能有效除去有機硬掩膜層，例如無定形碳，并且不會去除過多的低_k電介質(zhì)材料或者不會實質(zhì)性地改變低_k電介質(zhì)材料的性質(zhì)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供了一種在光刻工藝中從晶片襯底蝕刻和/或去除有機硬掩膜的改進的方法。根據(jù)本發(fā)明的另一個方面，提供了一種去除有機硬掩膜而不會損害下面的電介質(zhì)層的方法。根據(jù)本發(fā)明的另一個方面，提供了一種去除有機硬掩膜層而不會損害下面的低-k電介質(zhì)層的方法。根據(jù)本發(fā)明的另一個方面，提供了一種去除有機硬掩膜層而不會影響蝕刻到下面的電介質(zhì)層中的關(guān)鍵尺寸特征的方法。上述的方面以及根據(jù)本發(fā)明的公開，對于本領(lǐng)域技術(shù)人員來說顯而易見的方面能通過本發(fā)明公開的一種蝕刻或者去除有機硬掩膜(例如無定形碳有機硬掩膜)的方法來實現(xiàn)，該方法包括提供·在其上具有待去除的有機硬掩膜的襯底，在該襯底和有機硬掩膜上方引入包括氫氣和氧化性氣體的混合物的可電離的氣體，以及向該混合物施加能量以形成該混合物的等離子體。然后，該方法包括用該等離子體接觸該有機硬掩膜，其中該襯底和有機硬掩膜的溫度超過200°c，以去除該有機硬掩膜的至少一部分并暴露該襯底而不實質(zhì)性損害下面的襯底。優(yōu)選地，該有機硬掩膜從下面的襯底上被完全去除。在另一個方面中，本發(fā)明涉及一種在光刻工藝中去除覆蓋在低介電常數(shù)膜上的有機硬掩膜的方法，該方法包括提供在其上具有待去除的有機硬掩膜的電介質(zhì)膜，該電介質(zhì)膜具有不大于約4.0的介電常數(shù)，以及用包括已電離的氫氣和氧化性氣體的混合物的等離子體接觸該有機硬掩膜，其中所述電介質(zhì)膜和有機硬掩膜的溫度超過200°C，以去除所述有機硬掩膜而不實質(zhì)性影響下面的電介質(zhì)膜。在進一步的方面中，本發(fā)明涉及一種在光刻工藝中蝕刻或者去除覆蓋在低介電常數(shù)膜上的有機硬掩膜的方法，包括提供在其上具有待去除的有機硬掩膜的電介質(zhì)膜，該電介質(zhì)膜具有不超過約4.0的介電常數(shù)，在該有機硬掩膜上方引入包括氫氣和氧化性氣體的混合物的可電離的氣體，以及向該混合物施加能量以形成該混合物的等離子體。該方法還包括用該等離子體接觸該有機硬掩膜，其中該電介質(zhì)膜和有機硬掩膜的溫度超過200°C，以去除該有機硬掩膜而不實質(zhì)性損害下面的襯底。所述有機硬掩膜可以是化學(xué)氣相沉積的無定形碳，以及所述襯底可以是電介質(zhì)膜，例如介電值小于約3.0的電介質(zhì)膜，例如，碳摻雜氧化物電介質(zhì)膜。所述有機硬掩膜可以是無定形碳，以及所述電介質(zhì)膜可具有不大于約2.8的介電常數(shù)。所述氧化性氣體可以由二氧化碳源提供。該氣體混合物優(yōu)選基本上不含有氮。在其它實施方式中，本發(fā)明包括具有電介質(zhì)層的晶片，該電介質(zhì)層包括多種電介質(zhì)材料，該多種電介質(zhì)材料包括位于覆蓋電介質(zhì)下方的堆積(bulk)低-k電介質(zhì)，該覆蓋電介質(zhì)的k值高于該堆積低-k電介質(zhì)的k值。在一些實施方式中，該堆積低_k電介質(zhì)和該覆蓋電介質(zhì)都是低_k電介質(zhì)。在其它的實施方式中，該堆積低_k電介質(zhì)是低-k電介質(zhì)，且該覆蓋電介質(zhì)不是低_k電介質(zhì)。在其它實施方式中，所述多種電介質(zhì)材料可包括不連續(xù)的堆積低_k電介質(zhì)層和覆蓋電介質(zhì)層，或者所述多種電介質(zhì)材料在所述堆積低_k電介質(zhì)材料和所述覆蓋電介質(zhì)之間可具有連續(xù)的、分級的過渡。


通過參照結(jié)合附圖的詳細描述，能夠更好地理解本發(fā)明，其中:
圖1和IA為位于待蝕刻的低_k電介質(zhì)上方的沉積在晶片襯底上的有機硬掩膜、光刻膠和其它層的立面剖視圖。圖2和2A分別是圖1和IA中的晶片襯底在蝕刻掉低_k電介質(zhì)上方的光刻膠、有機硬掩膜和其它層之后的立面剖視圖。圖3和3A分別是圖2和2A中的晶片襯底在除去被蝕刻的有機硬掩膜層上方的層之后的立面剖視圖。圖4和4A分別是圖3和3A中的晶片襯底在穿過所述有機硬掩膜層蝕刻低_k電介質(zhì)之后的立面剖視圖。圖5和5A分別是圖3和3A中的晶片襯底在通過本發(fā)明的高溫等離子體方法除去了有機硬掩膜層且沒有損害低_k電介質(zhì)之后的立面剖視圖。圖6是顯示適于實施本發(fā)明的設(shè)備的示意圖。圖7是顯示適于實施本發(fā)明的多站去除工具的簡單框圖。
具體實施例方式將參照附圖描述本發(fā)明的優(yōu)選實施例，在附圖中相同的數(shù)字表示本發(fā)明的相同的特征。本發(fā)明涉及用于形成可灰化硬掩膜(AHM)的有機硬掩膜材料的去除，所述有機硬掩膜材料為例如被稱為α-碳或者阿爾法-碳或者旋涂硬掩膜的無定形碳硬掩膜。這種硬掩膜可通過化學(xué)氣相沉積(CVD )、旋涂或者其它技術(shù)形成在襯底上。該AHM材料通常主要由例如約50-80重量百分比的碳以及余量為氫和可能的微量的氮組成。用于形成這種膜的原始材料的例子包括CH4和C2H2,或者更一般地說是CxHy，其中χ=2至4以及y=2至10。盡管本發(fā)明的方法可被用于從低_k電介質(zhì)膜有效率且有效地去除有機硬掩膜材料，但該方法并不局限于低-k電介質(zhì)膜，甚至不局限于電介質(zhì)。本發(fā)明也不限于任何具體種類的低_k電介質(zhì)。例如，本發(fā)明可被有效地適用于k值小于4.0的電介質(zhì)(也被稱為第一代低_k電介質(zhì))、k值小于約2.8的電介質(zhì)(也被稱為第二代低_k電介質(zhì))和k值小于約
2.0的電介質(zhì)(也被稱為超低k電介質(zhì))。該低-k電介質(zhì)可以是多孔的(porous)或者無孔的(后者有時被稱為密集低_k電介質(zhì))。通常，密集低_k電介質(zhì)是指那些k值不大于2.8的電介質(zhì)，低-k多孔電介質(zhì)是那些k值不大于2.2的電介質(zhì)?？墒褂萌魏魏线m組分的低_k電介質(zhì)，包括用氟和/或碳摻雜的二氧化硅基的電介質(zhì)。也可以使用非二氧化硅基的電介質(zhì)，例如聚合材料。可使用任何合適的工藝來沉積該低_k電介質(zhì)，包括旋涂沉積和CVD沉積技術(shù)。就形成多孔電介質(zhì)來說，可以使用任何合適的方法。一種范例的方法包括共同沉積硅基支柱(backbone)和有機致孔劑，并且隨后去除該致孔劑成分，留下多孔的電介質(zhì)膜。其它方法包括溶膠-凝膠技術(shù)。合適的低_k膜的具體例子有Dow Chemicals有限公司售賣的商標為SiLK的碳基旋涂型膜以及Novellus Systems有限公司售賣的商標為CORAL的CVD沉積多孔膜。優(yōu)選通過反應(yīng)性等離子體蝕刻來蝕刻和去除該有機硬掩膜。通常，在等離子體反應(yīng)室內(nèi)原位(in situ)執(zhí)行反應(yīng)性等離子體蝕刻，其中通過設(shè)置在處理室內(nèi)的電容耦合電極施加射頻(RF)能量，該處理室能促進反應(yīng)性氣體的激發(fā)和/或分解。等離子體通常形成高度反應(yīng)性的物質(zhì)，該物質(zhì)與該處理室內(nèi)的不需要的沉積材料反應(yīng)并將其蝕刻掉。本發(fā)明可使用用微波(MW)產(chǎn)生的等離子體、電感耦合等離子體(ICP)或者在平行板反應(yīng)性離子蝕亥Ij(RIE)反應(yīng)器中產(chǎn)生的等離子體?？捎糜趯嵤┍景l(fā)明的等離子體反應(yīng)器設(shè)備包括用于在處理室內(nèi)形成真空的真空泵。本發(fā)明的設(shè)備還包括處理氣體入口組件，例如連接到入口管道的增壓氣瓶，該入口管道與該處理室內(nèi)的氣體分配面板(faceplate)或者噴頭連接。半導(dǎo)體晶片襯底或者其它工件被放置在底座或者平臺上，該底座或者平臺可對該襯底施加偏壓力(bias)。RF電源或者其它電源向該氣體分配面板或者噴 頭與該底座之間施加電功率以激發(fā)處理氣體或者多種氣體的混合物以在該面板與底座之間的圓柱形反應(yīng)區(qū)域內(nèi)形成等離子體。本發(fā)明中使用的可電離的處理氣體優(yōu)選是氫氣和包含氧氣的或者氧化性的氣體例如CO或CO2的混合物。該氧化性氣體占該混合物的體積百分比優(yōu)選約0.5%至10%。優(yōu)選地，該待電離的氣體混合物不包含氮，以避免由氮結(jié)合入該膜而對任意下面的CDO電介質(zhì)層造成的損害，已知這會形成能夠與光刻膠反應(yīng)的氨基，從而導(dǎo)致所謂的抗蝕劑中毒效應(yīng)(resist poisoning effect)。敏感的抗蝕劑(sensitive resists),例如 193 納米的抗蝕劑，能與氨基反應(yīng)，氨基會中和該抗蝕劑中的酸性化合物并會阻止這些化合物正常顯影以及阻止這些化合物在光刻順序(lithography sequence)的溶劑去除步驟中被除去,從而會在該晶片的不希望的區(qū)域留下殘余的抗蝕劑。利用增加的Ar或He，會有一些優(yōu)點，但是對于H2+C02等離子體則沒有這種優(yōu)點。在RIE蝕刻工具中使用He或Ar能夠提高蝕刻速率或者有利于在該工藝的最后通過濺射除去蝕刻后的聚合物或者經(jīng)常留在晶片表面25上的其它缺陷。因此，有利于留下干凈的晶片表面或者具有更少的亞微米缺陷。在等離子體蝕刻期間，保持晶片溫度超過約200°C是重要的，優(yōu)選超過250°C，更優(yōu)選地在約250-350°C的范圍內(nèi)。可通過在該處理室內(nèi)提供加熱元件來實現(xiàn)這樣的目的。在操作過程中，由于在該處理室的與可電離的處理氣體流入該處理室的一側(cè)相對的一側(cè)產(chǎn)生的真空，等離子體處理氣體從真空室的一側(cè)運動到另一側(cè)。該等離子體處理氣體擴散到該晶片襯底的表面以去除有機硬掩膜并將揮發(fā)的物質(zhì)朝真空泵組件運送。如圖1所示，晶片20包括蝕刻停止層22，在該蝕刻停止層22上沉積有低_k電介質(zhì)層24。有機(例如無定形碳)硬掩膜層26被沉積在該低-k電介質(zhì)層24上?？刮g劑層32、可選的有機(或旋涂)抗反射涂層(ARC) 30和SiOC (通過將CO2與Si (CH3)4反應(yīng)形成)、SiON或者Si3N4ARC層的電介質(zhì)ARC層28覆蓋在該有機硬掩膜層上。該抗蝕劑層被暴露于器件圖案(device pattern)并被顯影以除去與該圖案相對應(yīng)的一定量的抗蝕劑材料。如圖2所示，剩下的抗蝕劑層32中的開口 34然后被用作掩膜以從ARC層28、30和有機硬掩膜層26蝕刻相應(yīng)的一定量的材料。該抗蝕劑層和ARC層然后被去除以留下層24上方的有機硬掩膜層以及被蝕刻的圖案開口 34，如圖3所示。該抗蝕劑層和殘留物可通過申請?zhí)枮?0/890，653、11/011，273和11/128,930的美國專利所公開的方法除去，這些專利所公開的內(nèi)容在此通過引用并入到本申請中。一般地，該晶片經(jīng)受灰化工藝以去除和去除該抗蝕劑層，例如通過轉(zhuǎn)移到等離子體反應(yīng)器和低-k電介質(zhì)膜的氫等離子去除。在去除該抗蝕劑層和其它上方的層之后，該有機硬掩膜層然后被用于通過例如反應(yīng)性離子蝕刻(RIE)蝕刻下面的低-k電介質(zhì)層，如圖4所示，其中開口 34被繼續(xù)向下蝕刻入低-k層24以形成具有壁36的開口。更普遍的方法是用于待暴露于RIE蝕刻的具有圖2所示的層的晶片，而不去除層32、30、28。由于RIE蝕刻通常要求較長的蝕刻時間，在蝕刻停止層22被暴露之前，層32、30、28將會被完全去除。所產(chǎn)生的結(jié)構(gòu)如圖4所示。這通過將圖2所示的結(jié)構(gòu)暴露于RIE蝕刻中來實現(xiàn)，由此跳過上文以及圖3所描述的所需的單獨的抗蝕劑/ARC去除步驟，而形成圖4中的結(jié)構(gòu)。該晶片然后經(jīng)受本發(fā)明的高溫等離子體清潔方法以除去有機硬掩膜層，使得低_k電介質(zhì)層不受損害并且可在開口 36中接收導(dǎo)電金屬?？稍谂c用于所述的氫等離子體灰化工藝相同的反應(yīng)器中實施該等離子體處理，但是 需要使用加熱元件以實現(xiàn)所需的反應(yīng)器溫度。隨后，如圖5所示，該電介質(zhì)層24的表面25基本上沒有α-碳(a-carb0n)或者其它有機硬掩膜殘留物，并且該電介質(zhì)層中的蝕刻出的孔或者溝槽36的尺寸不受影響并且也沒有經(jīng)受任何損害，例如被腐蝕的側(cè)壁36’。在諾發(fā)系統(tǒng)(Novellus Systems)Iridia200mm蝕刻工具中，包括覆蓋在低_k電介質(zhì)層上的有機硬掩膜層的晶片被加熱燈加熱到通常280°C的溫度。在約1000-3000W范圍內(nèi)的(通常為約1800W的)在2.45GHz的微波功率可被施加到&/0)2氣體混合物，該氣體混合物以約500-4000sccm (通常為約1800sccm)的速率流入該室，該室中的壓強維持在750-4000毫托(mT)的范圍內(nèi)，通常為1000毫托。在約30至180秒之間的處理時間(通常為約90秒)之后，該有機硬掩膜層被除去，而不會對該低_k電介質(zhì)層造成實質(zhì)性損害。在諾發(fā)系統(tǒng)Gamma工具中，包括覆蓋在低-k電介質(zhì)層上的有機硬掩膜層的晶片被電阻加熱臺加熱到通常280°C的溫度。在約500-3000W范圍內(nèi)的(通常為約2000W)在
3.56MHz的RF功率可被施加到H2/C02氣體混合物，該氣體混合物以約5000-40000sccm (通常為約20000sccm)的速率流入該室，該室中的壓強維持在750-4000毫托的范圍內(nèi)，通常為1100毫托。該工具包含4至6個平臺，在蝕刻處理過程中，晶片被移動通過所有的平臺。在約20至180秒之間的整個處理或者等離子體暴露時間(通常為約90秒)之后，該有機硬掩膜層被除去，而不會對該低-k電介質(zhì)層造成實質(zhì)性損害。在具有雙電源的諾發(fā)系統(tǒng)Iridia300mm Sierra蝕刻工具中，包括覆蓋在低_k電介質(zhì)層上的有機硬掩膜層的晶片被加熱到通常280°C的溫度。在約1000-3000W范圍內(nèi)的(通常為約1800W)在2.45GHz的微波功率可被施加到H2/C02氣體混合物，該氣體混合物以約500-4000sccm (通常為約1800sccm)的速率流入該室，該室中的壓強維持在750-4000毫托的范圍內(nèi)，通常為1000毫托。支撐該晶片的平臺位于RF等離子體反應(yīng)室內(nèi)，并且被耦合至該RF源，該RF源提供500-2000W范圍內(nèi)的在3.56MHz的功率，例如1000W的功率。在約30至180秒之間的處理時間(通常為約90秒)之后，該有機硬掩膜層被除去，而不會對該低_k電介質(zhì)層造成實質(zhì)性損害。對于其它的清潔任務(wù)，可調(diào)整所述氣體流速、RF源設(shè)定、暴露時間和其它參數(shù)以實現(xiàn)所需的結(jié)果。因此，本發(fā)明提供了一種在光刻工藝中從晶片襯底蝕刻和/或去除有機硬掩膜層的改善的方法，特別是 在從低_k電介質(zhì)層去除無定形碳時從晶片襯底蝕刻和/或去除有機硬掩膜層的改善的方法。本發(fā)明能實現(xiàn)這種有機硬掩膜的去除并且不會損害下面的低_k電介質(zhì)襯底。
其它實施例除了參照上文的圖1至圖5描述的實施例外，本發(fā)明還有其它的實施例，下面參照圖1A-5A、圖6和7對其進行描述。如圖1A所示，本發(fā)明的另一個實施例包括具有蝕刻停止層22的晶片20，在該蝕刻停止層22上沉積有低_k電介質(zhì)層24。該電介質(zhì)層24包括多種電介質(zhì)材料，該多種電介質(zhì)材料包括位于覆蓋電介質(zhì)24b下方的堆積(bulk)低-k電介質(zhì)24a,該覆蓋電介質(zhì)24b的k值高于該堆積低_k電介質(zhì)24a的k值。在一些實施例中，該堆積低_k電介質(zhì)24a和該覆蓋電介質(zhì)24b都是低-k電介質(zhì)。在其它實施例中，該堆積低_k電介質(zhì)24a是低_k電介質(zhì)，該覆蓋電介質(zhì)24b不是低-k電介質(zhì)。在一些具體的實施例中，該堆積低_k電介質(zhì)可以是超低_k (ULK)電介質(zhì)，例如具有的k值為約2.2的電介質(zhì)，該覆蓋電介質(zhì)可以是具有的k值為約2.9的碳摻雜氧化物(CD0)。在其它具體實施例中，該堆積層可以是具有的k值為約2.9的碳摻雜氧化物(0)0),該覆蓋層可以是具有的k值為約4.0的正娃酸乙酯(tetraethylorthosilicate)(TEOS)0在其它實施例中，該多種電介質(zhì)材料可包括不連續(xù)的(discrete)堆積低_k電介質(zhì)和覆蓋電介質(zhì)層；也就是說，單獨的、相鄰的電介質(zhì)層?；蛘?，該多種電介質(zhì)材料在該堆積低-k電介質(zhì)材料和覆蓋電介質(zhì)材料之間可具有連續(xù)的、分級的過渡(grade dtransition)。這種分級的過渡從該電介質(zhì)層24的一側(cè)到另一側(cè)可以是基本均勻的。或者從一種電介質(zhì)到另一種電介質(zhì)的過渡在該電介質(zhì)24的總厚度的僅僅一部分上方可以是不均勻的，例如在少于該電介質(zhì)24的總厚度的50%、或者少于25%、或者少于10%、或者少于5%的厚度上方。在該低-k電介質(zhì)層24上沉積有機碳硬掩膜層26?？刮g劑層32、可選的有機(或旋涂)抗反射涂層(ARC) 30和SiOC (通過將CO2與Si (CH3) 4反應(yīng)形成)、SiON或者Si3N4ARC層的電介質(zhì)ARC層28覆蓋在該有機硬掩膜層上。該抗蝕劑層被暴露于器件圖案(devicepattern)并被顯影以除去與該圖案相對應(yīng)的一定量的抗蝕劑材料。如圖2A所示，剩下的抗蝕劑層32中的開口 34然后被用作掩膜以從ARC層28、30和有機硬掩膜層26蝕刻相應(yīng)的一定量的材料。該抗蝕劑層和ARC層然后被去除以留下層24上方的有機硬掩膜層以及被蝕刻的圖案開口 34，以使得硬掩膜層26下方的電介質(zhì)層24被暴露，如圖3A所示。該抗蝕劑層和殘留物可通過申請?zhí)枮?0/890，653、11/011，273和11/128,930的美國專利所公開的方法除去，這些專利所公開的內(nèi)容在此通過引用并入到本申請中。一般地，該晶片經(jīng)受灰化工藝以去除和去除該抗蝕劑層，例如通過轉(zhuǎn)移到等離子體反應(yīng)器和低_k電介質(zhì)膜的氫等離子體去除。在去除該抗蝕劑層和其它上方的層之后，該有機硬掩膜層26然后被用于通過例如反應(yīng)性離子蝕刻(RIE)蝕刻下面的低-k電介質(zhì)層24 (24a和24b)，如圖4A所示，其中開口34被繼續(xù)向下蝕刻入低-k層24以形成具有壁36的開口，進一步暴露該電介質(zhì)層24。更普遍的方法適用于待暴露于RIE蝕刻的具有圖2A所示的層的晶片，而不去除層32、30、28。由于RIE蝕刻通常要求較長的蝕刻時間，在蝕刻停止層22被暴露之前，層32、30、28將會被完全去除。所產(chǎn)生的結(jié)構(gòu)如圖4A所示。這通過將圖2A所示的結(jié)構(gòu)暴露于RIE蝕刻中來實現(xiàn)，由此省略去上文以及圖3A所描述的所需的單獨的抗蝕劑/ARC去除步驟，而形成圖4A中的結(jié)構(gòu)。該晶片然后經(jīng)受本發(fā)明的高溫等離子體清潔方法以除去有機硬掩膜層，使得低_k電介質(zhì)層不受損害并且可在開口 36中接收導(dǎo)電金屬。特別需注意的是，在去除該硬掩膜的過程中暴露的低_k電介質(zhì)24a和/或24b不會被該去除工藝損害?？稍谂c用于所述的氫等離子體灰化工藝相同的反應(yīng)器中實施該等離子體處理，但是需要使用加熱元件以實現(xiàn)所需的反應(yīng)器溫度。隨后，如圖5A所不,該電介質(zhì)層24的表面25基本上沒有<1-碳(a-carbon)或者其它有機硬掩膜殘留物，并·且該電介質(zhì)層中的蝕刻出的孔或者溝槽36的尺寸不受影響并且也不會經(jīng)受任何損害，例如出現(xiàn)被腐蝕的側(cè)壁36’。
裝置任何合適的等離子體反應(yīng)室設(shè)備可被用于實施本發(fā)明，包括上文所述的Ga_a和Iridia工具。在這方面，進一步來說，一個合適的例子是配置有下游的等離子體設(shè)置(plasma setup)的Novellus Gamma 2130工具。圖6是顯示了下游等離子體設(shè)備600的各個方面的示意圖，該等離子體設(shè)備600適用于在晶片上實施本發(fā)明。設(shè)備600具有等離子體產(chǎn)生部分611和被噴頭組件617分隔的暴露室601。在該暴露室601內(nèi)，晶片603位于平臺(或者臺)605上。平臺605配備有加熱/冷卻元件。在一些實施例中，平臺605還被配置成用于對晶片603施加偏壓力(bias)。利用真空泵經(jīng)由管道607可使暴露室601內(nèi)獲得低壓。氣態(tài)氫氣源(具有或不具有稀釋/運載氣體)和二氧化碳源(或者其它弱氧化劑)經(jīng)由入口 609將氣體流提供入該設(shè)備的等離子體產(chǎn)生部分611。等離子體產(chǎn)生部分611的一部分被感應(yīng)線圈613圍繞，該感應(yīng)線圈被連接至電源615。在操作期間，氣體混合物被引入等離子體產(chǎn)生部分611，感應(yīng)線圈613被通電，從而在等離子體產(chǎn)生部分611產(chǎn)生等離子體。噴頭組件617 (其具有外加電壓)能阻止一些離子流入暴露室601，并允許中性物質(zhì)流入該暴露室601。如上所提及的，晶片603可以是溫控的和/或可施加RF偏壓。在一些實施例中，本發(fā)明的設(shè)備是專用于從晶片去除光刻膠的去除裝置(stripunit)?？偟膩碚f，這樣的去除裝置工具可具有多個晶片處理站，以便多個晶片可以被同時處理。圖7為顯示多站(mult1-station)晶片去除裝置工具730的俯視圖的簡單框圖，該去除裝置工具可根據(jù)本發(fā)明而被使用。去除裝置工具730具有五個去除站733、735、737、739和741以及一個裝載站731。去除裝置工具730被配置成使得每個站能夠處理一個晶片，因此所有的站可暴露于共同的真空。每個去除站733、735、737、739和741具有其各自的RF電源。裝載站731通常配備與該裝載站連接的裝載閉鎖站(load-lock station)以允許將晶片輸入到去除裝置工具730而不會破壞真空。裝載站731還可配備有加熱燈以便在將晶片轉(zhuǎn)移到去除站和光刻膠去除之前預(yù)熱晶片。去除站741通常配置與其連接的裝載閉鎖站以允許將晶片從去除裝置工具730輸出而不會破壞真空。機械臂743可將晶片在站與站之間轉(zhuǎn)移。在示例性的制造模式過程中，晶片以批處理模式被處理。批處理模式能夠增加晶片吞吐量，因而在制造過程中被普通使用。在批處理模式中，每個晶片被轉(zhuǎn)移至731、733、735、737、739和741中的每個站，并在所述站內(nèi)被處理。例如，一種范例的批處理模式工藝以如下方式進行:首先將晶片裝載入裝載站731，在該裝載站，用加熱燈對晶片進行預(yù)熱。然而，機械臂743將該晶片轉(zhuǎn)移至去除站733，在該去除站，晶片被等離子體處理一段期間，以足以去除光刻膠的約1/5。機械臂743然后將該晶片轉(zhuǎn)移至去除站735，在該去除站，晶片被等離子體處理一段期間，以足以去除剩余的光刻膠的約1/5。繼續(xù)進行這種處理順序以在去除站737、739和741中處理該晶片。在去除站741，光刻膠被大量去除，然后將晶片從該去除裝置工具卸載。適于實施本發(fā)明的其它工具包括可從諾發(fā)系統(tǒng)有限公司得到的GxTtm和G400 光刻膠去除工具、可從朗姆研究公司得到的2300Flex 蝕刻工具、可從Tokyo Electron有限公司得到的Telius 蝕刻工具或者可從Applied Materials公司得到的Producer 蝕刻工具。應(yīng)當理解,上文所描述的設(shè)備/工藝可以與光刻圖案工具或工藝(lithographicpatterning tools or processes)結(jié)合使用以制造或生產(chǎn)例如半導(dǎo)體器件、顯示裝置、LED、光電板等等。一般地，雖然不是必須的，但是這些工具/工藝可以在共同的制造設(shè)施被一起使用或?qū)嵤?。作為示例，膜的光刻圖案化包括如下步驟中的一些或者全部，每個步驟可用多種可能的工具來實施:(1)用旋涂或者噴涂工具將光刻膠施加在襯底(即基片)上；(2)用加熱板或加熱爐或UV固化工具固化光刻膠；(3)用例如晶片步進式曝光機(wafer stepper)之類的工具將該光刻膠暴露于可見光或UV或X-射線；(4)利用諸如濕法工作臺之類的工具顯影該抗蝕劑以便有選擇地除去抗蝕劑，從而圖案化該光刻膠；(5)通過利用干法或等離子體輔助蝕刻工具將該抗蝕劑圖案轉(zhuǎn)移到下面的膜或者襯底中；以及(6)用諸如RF或微波等離子體抗蝕劑去除機之類的工具除去該抗蝕劑。本發(fā)明的另一個方法是被配置成完成本說明書中所描述的方法的設(shè)備。一種合適的設(shè)備包括用于完成工藝操作的硬件和具有用于控制根據(jù)本發(fā)明的工藝操作的指令的系統(tǒng)控制器。一種合適的等離子體反應(yīng)室設(shè)備，例如6曰_8和Iridia工具或者上文描述的其它工具可適用于這種方法。該系統(tǒng)控制器一般包括一個或多個存儲設(shè)備和一個或多個配置成執(zhí)行這些指令 的處理器，以便該設(shè)備能夠執(zhí)行根據(jù)本發(fā)明的方法。包含用于控制根據(jù)本發(fā)明的工藝操作的指令的計算機可讀介質(zhì)可被耦合至該系統(tǒng)控制器。
盡管已經(jīng)結(jié)合具體優(yōu)選實施例具體描述了本發(fā)明，但是根據(jù)前述的描述，許多替代性實施方式、修改方式和變型對于本領(lǐng)域技術(shù)人員來說是顯而易見的。因此，所附的權(quán)利要求將包括任何落 入本發(fā)明的真實范圍和精神內(nèi)的這些替代方式、修改方式和變型。
權(quán)利要求
1.一種蝕刻或者去除有機硬掩膜的方法，包括: 提供包括暴露的低-k電介質(zhì)的半導(dǎo)體晶片襯底，其中所述襯底包括位于覆蓋電介質(zhì)下方的堆積低-k電介質(zhì)，該覆蓋電介質(zhì)具有的k值高于該堆積低-k電介質(zhì)，并且該襯底上方具有待除去的有機硬掩膜； 在所述襯底和有機硬掩膜的上方引入可電離氣體，該可電離氣體包括氫氣和氧化性氣體的混合物； 對該混合物施加能量以形成該混合物的等離子體；以及 用該等離子體接觸所述有機硬掩膜以除去該有機硬掩膜的至少一部分而不損害下面的襯底表面或者所述暴露的低-k電介質(zhì)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述有機硬掩膜包括化學(xué)氣相沉積的無定形碳。
3.根據(jù)權(quán)利要求1所述的方法，其中所述有機硬掩膜包括旋涂碳膜。
4.根據(jù)權(quán)利要求1所述的方法，其中所述堆積低_k電介質(zhì)和所述覆蓋電介質(zhì)都是低_k電介質(zhì)。
5.根據(jù)權(quán)利要求1所述的方法，其中所述堆積低_k電介質(zhì)是低-k電介質(zhì)并且所述覆蓋電介質(zhì)不是低_k電介質(zhì)。
6.根據(jù)權(quán)利要求1所述的方法，其中所述低_k電介質(zhì)具有不大于約3的介電常數(shù)。
7.根據(jù)權(quán)利要求1所述的方法，其中所述低_k電介質(zhì)具有不大于約2.8的介電常數(shù)。
8.根據(jù)權(quán)利要求1所述的方法，其中所述低_k電介質(zhì)具有不大于約2.2的介電常數(shù)。
9.根據(jù)權(quán)利要求1所·述的方法，其中所述堆積低_k電介質(zhì)是具有k值約為2.2的超低-k (ULK)電介質(zhì)，并且所述覆蓋電介質(zhì)是具有k值約為2.9的碳摻雜氧化物(CDO)。
10.根據(jù)權(quán)利要求1所述的方法，其中所述堆積低_k電介質(zhì)是具有k值約為2.9的碳摻雜氧化物(⑶O)，并且所述覆蓋電介質(zhì)是具有k值約為4.0的正硅酸乙酯(TEOS)。
11.根據(jù)權(quán)利要求1所述的方法，其中所述襯底包括不連續(xù)的堆積低_k電介質(zhì)層和覆蓋電介質(zhì)層。
12.根據(jù)權(quán)利要求1所述的方法，其中所述襯底包括在所述堆積低_k電介質(zhì)材料和所述覆蓋電介質(zhì)材料之間的分級的過渡。
13.根據(jù)權(quán)利要求1所述的方法，其中所述氣體混合物是無氮的。
14.根據(jù)權(quán)利要求1所述的方法，其中所述有機硬掩膜被從下面的襯底上完全除去。
15.根據(jù)權(quán)利要求1所述的方法，還包括: 將光刻膠施加到所述襯底； 曝光該光刻膠； 使該光刻膠形成圖案并將該圖案轉(zhuǎn)移到所述襯底上；以及 有選擇地從所述襯底除去所述光刻膠。
16.一種用于蝕刻或者除去電介質(zhì)上的有機硬掩膜的設(shè)備，該設(shè)備包括: (a)等離子體反應(yīng)室裝置；以及 (b)控制器，包括用于實施工藝的程序指令，該工藝包括如下步驟: 提供包括暴露的低_k電介質(zhì)的半導(dǎo)體晶片襯底，其中該襯底包括位于覆蓋電介質(zhì)下方的堆積低_k電介質(zhì)，該覆蓋電介質(zhì)具有的k值高于該堆積低_k電介質(zhì)，并且該襯底上方具有待除去的有機硬掩膜；在所述襯底和有機硬掩膜的上方引入可電離氣體，該可電離氣體包括氫氣和氧化性氣體的混合物； 對該混合物施加能量以形成該混合物的等離子體；以及 用該等離子體接觸所述有機硬掩膜以除去該有機硬掩膜的至少一部分而不損害下面的襯底表面或者所述暴露的低-k電介質(zhì)。
17.一種半導(dǎo)體晶片處理系統(tǒng)，該系統(tǒng)包括: 權(quán)利要求16所述的設(shè)備，和步進式曝光機。
18.一種非暫時的計算機可讀介質(zhì)，包括用于控制等離子體反應(yīng)室裝置的程序指令，該程序指令包括: 用于提供半導(dǎo)體晶片襯底的代碼，該半導(dǎo)體晶片襯底包括暴露的低_k電介質(zhì)，其中，所述襯底包括位于覆蓋電介質(zhì)下方的堆積低_k電介質(zhì)，該覆蓋電介質(zhì)具有的k值高于該堆積低_k電介質(zhì)，并且該襯底上方具有待除去的有機硬掩膜； 用于在所述襯底和有機硬掩膜的上方引入可電離氣體的代碼，該可電離氣體包括氫氣和氧化性氣體的混合物； 用于對該混合物施加能量以形成該混合物的等離子體的代碼；以及 用于使該等離子體接觸所述有機硬掩膜以除去該有機硬掩膜的至少一部分而不損害下面的襯底表面或者所述暴露 的低_k電介質(zhì)的代碼。
全文摘要
一種在光刻工藝中蝕刻或者除去低介電常數(shù)膜上的有機硬掩膜的方法。該方法包括提供電介質(zhì)膜，該電介質(zhì)膜的上方具有待除去的有機硬掩膜，該電介質(zhì)膜具有不大于約4.0的介電常數(shù)，在所述有機硬掩膜的上方引入可電離氣體，該可電離氣體包括氫氣和氧化性氣體的混合物，以及對該混合物施加能量以形成該混合物的等離子體。該方法還包括在所述有機硬掩膜的溫度超過200℃時，用該等離子體接觸所述有機硬掩膜以除去該有機硬掩膜而不實質(zhì)性損害下面的襯底。
文檔編號H01L21/311GK103247525SQ20131004985
公開日2013年8月14日 申請日期2013年2月7日 優(yōu)先權(quán)日2012年2月13日
發(fā)明者衛(wèi)斯理·P·格拉夫 申請人:諾發(fā)系統(tǒng)公司