高保持電壓、混合電壓域靜電放電鉗位的制作方法
【專利摘要】公開了一種靜電放電(ESD)保護電路，包括至少一個鉗位器件、切換器件和電壓限制器。ESD保護電路可以包括不同電壓域的器件。切換器件可以與鉗位器件串聯(lián)以阻止至少一部分電壓跨鉗位器件而下降。切換器件可以維持比鉗位器件更高的最大工作電壓。
【專利說明】高保持電壓、混合電壓域靜電放電鉗位
[0001]相關(guān)申請的交叉引用
[0002]本申請要求保護2011年12月8日提交的美國臨時申請N0.61/568，431的權(quán)益，通過引入將其并入本文,如同在本文中完全闡述。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明一般涉及靜電放電(ESD)保護、閂鎖(LU)防護以及在電氣過應(yīng)力(EOS)情況下的損壞防護。更具體地，本發(fā)明涉及一種保護集成電路(IC)免受ESD損壞、同時維持高水平的閂鎖耐用性和EOS保護的方法。
【背景技術(shù)】
[0004]ESD期間，大電流能夠流經(jīng)能夠潛在造成損壞的1C。損壞能夠在傳導(dǎo)電流的器件內(nèi)發(fā)生，以及在由于大電流見到顯著電壓降的器件內(nèi)發(fā)生。為了避免由于ESD事件導(dǎo)致的損壞，給IC增加鉗位。這些鉗位可以分流大ESD電流而不在IC的敏感節(jié)點上造成高壓。
[0005]與設(shè)計這種ESD鉗位相關(guān)的一個憂慮是它們可能在正常工作條件下分流電流，其可以導(dǎo)致功能暫時性喪失，有時需要人或其它IC交互來恢復(fù)正常工作。此外，如果正常工作期間鉗位在低導(dǎo)電(分流)模式下觸發(fā)，則經(jīng)過鉗位的電流能量可能太高而使得暫時性或永久性損壞能夠發(fā)生。正常工作期間通常由ESD器件的錯誤觸發(fā)造成的增大(電源)電流被稱作閂鎖事件，并且可能導(dǎo)致功能暫時性喪失、暫時性損壞、或永久性損壞。EOS最經(jīng)常是由IC引腳處的不需要的高壓造成的。
[0006]克服這些問題的已知方法是通過產(chǎn)生具有高保持電壓的ESD鉗位。鉗位的保持電壓是器件能夠維持其高導(dǎo)電性狀態(tài)所處的最低電壓。通過將保持電壓增加到高于電源電平，ESD鉗位被設(shè)計成即使正常工作期間被觸發(fā)也可從閂鎖狀態(tài)釋放，使得功能喪失非常短暫。
[0007]對于諸如汽車的一些應(yīng)用，保持電壓可以遠遠高于電源電平，以便避免造成功能暫時性喪失的噪聲尖峰，或以便允許芯片外ESD保護來分流系統(tǒng)級ESD電流而不觸發(fā)芯片上的ESD保護。
[0008]進一步要求ESD保護鉗位可以是具有低待機或泄漏電流。對于一些應(yīng)用，給焊盤增加的電容量也必須最小化。
[0009]這些憂慮對于高壓IC可能是主要問題，其中增加保持電壓通常以大的硅面積為代價。用于高壓應(yīng)用的這些ESD鉗位的產(chǎn)生通?？梢圆捎枚鄠€硅測試運行，以將ESD鉗位器件調(diào)整成具有期望的保持和觸發(fā)電壓。
[0010]在高壓技術(shù)中的又一個憂慮是ESD鉗位對ESD事件的響應(yīng)時間。這些技術(shù)中的雙極型器件的基區(qū)渡越時間可以在同一數(shù)量級上或大于ESD事件的上升時間。這樣，鉗位對ESD事件的反應(yīng)可能太晚而不能有效保護1C。
[0011]目前還沒有將合理硅面積內(nèi)可調(diào)高保持電壓和適當(dāng)觸發(fā)電壓的優(yōu)點相結(jié)合、無需大規(guī)模的工藝調(diào)整或大規(guī)模、多個測試芯片產(chǎn)生的解決方案。[0012]因此，在工業(yè)中需要改進的ESD保護鉗位，其組合高且可調(diào)保持電壓、低泄漏、高且可調(diào)的觸發(fā)電壓、用于高電流能力的小硅面積及快速有效觸發(fā)的優(yōu)點，而不需要多個硅運行以便調(diào)整鉗位的重要參數(shù)。
[0013]對于防止由于系統(tǒng)內(nèi)事件的閂鎖和誤觸發(fā)的ESD鉗位器件，高于電源電壓的保持電壓可以是令人期待的。通過將來自更低電壓域的多個元件串聯(lián)堆疊能夠達到這種保持電壓。因為這些元件是為更低電壓域設(shè)計的，所以堆疊可能表現(xiàn)出高泄漏。在這兩種情況下，芯片性能可能由于氧化物可靠性或高泄漏而受到危害。
[0014]圖1示出傳統(tǒng)ESD鉗位。產(chǎn)生柵極接地的N型金屬氧化物半導(dǎo)體(ggNMOS)器件，通常使用具體工藝(process)適應(yīng)技術(shù)來實現(xiàn)良好的ESD特性。具體對于ESD，通常需要附加的摻雜級，這會增加工藝成本。
[0015]圖2示出另一種傳統(tǒng)的ESD鉗位。高壓(HV)硅控整流器(SCR)被開發(fā)，其中使用布局和工藝技術(shù)對ESD特性進行調(diào)整。SCR可以通過一些內(nèi)部反向結(jié)擊穿而被觸發(fā)。

【發(fā)明內(nèi)容】

[0016]公開了靜電放電(ESD)保護電路，其具有最大焊盤電壓的全部或大部分置于其上的高壓(HV)開關(guān)，調(diào)整保持電壓的一個或多個低壓(LV)保護鉗位，以及在正常工作期間對LV保護鉗位上電壓進行限制的電壓限制器電路。能夠增加一個或多個觸發(fā)電路以便給HV開關(guān)和/或一個或多個LV保護鉗位提供觸發(fā)信號。觸發(fā)電路能夠在HV開關(guān)和/或LV保護鉗位內(nèi)部，或置于外部。
[0017]用于保護耦接在第一節(jié)點和第二節(jié)點之間的電路的靜電放電(ESD)保護電路的一個實施例可以包含耦接至第一節(jié)點的第一電壓域的至少一個鉗位器件。ESD保護電路可以進一步包含與至少一個鉗位器件串聯(lián)耦接并且耦接至第二節(jié)點的第二電壓域的切換器件。ESD保護電路可以進一步包含耦接至至少一個鉗位器件并且被配置成限制至少一個鉗位器件上電壓的電壓限制器。
[0018]在一些實施例中，第二電壓域的電壓電平可以高于第一電壓域的電壓電平。
[0019]在一些實施例中，對應(yīng)于第二電壓域的可靠性和泄漏要求的最大電壓電平可以高于對應(yīng)于第一電壓域的可靠性和泄漏要求的電壓電平。
[0020]在一些實施例中，至少一個鉗位器件可以包括多個串聯(lián)耦接的鉗位器件。
[0021]在一些實施例中，至少一個鉗位器件可以是金屬氧化物半導(dǎo)體(MOS)器件。MOS器件可以是低壓域MOS器件。MOS器件還可以包含柵極和源極，其中柵極連接至源極。
[0022]在一些實施例中，MOS器件可以包含柵極、漏極以及源極。鉗位器件可以包括至少一個電阻分壓器。電阻分壓器可以包括具有第一端子電壓的第一端子、具有第二端子電壓的第二端子以及具有第三端子電壓的第三端子。第二端子電壓可以是第三端子電壓和第一端子電壓之間電壓差的分壓。MOS器件的柵極可以耦接至電阻分壓器的第二端子，MOS器件的漏極可以耦接至電阻分壓器的第一端子，而MOS器件的源極可以耦接至電阻分壓器的第三端子。
[0023]在一些實施例中，切換器件可以是可控硅整流器(SCR)。SCR可以包括陽極、陰極、第一觸發(fā)分接頭(tap)以及第二觸發(fā)分接頭。
[0024]在一些實施例中，電壓限制器可以是電阻器。[0025]在一些實施例中，電壓限制器可以是MOS器件。
[0026]在一些實施例中，ESD保護電路可以進一步包括耦接至切換器件的觸發(fā)器件。觸發(fā)器件可以被配置成在ESD事件期間接通切換器件。
[0027]在一些實施例中，觸發(fā)器件可以包括至少一個二極管。觸發(fā)器件可以包括多個二極管。多個二極管可以串聯(lián)耦接在一起。
[0028]在一些實施例中，觸發(fā)器件可以進一步包括MOS器件，其包括漏極、源極以及柵極。觸發(fā)器件可以進一步包括電阻元件。觸發(fā)器件的二極管可以耦接在MOS器件的漏極和MOS器件的柵極之間。電阻元件可以耦接在MOS器件的柵極和MOS器件的源極之間。
[0029]在一些實施例中，SCR的陰極可以耦接至鉗位器件的陽極。電壓限制器可以耦接在SCR的陰極和第一節(jié)點之間，ESD保護器件可以耦接至第一節(jié)點。電壓限制器可以耦接在SCR的第一觸發(fā)分接頭和第一節(jié)點之間。SCR的陽極可以耦接至鉗位器件的陰極。電壓限制器可以耦接在SCR的陽極和第一節(jié)點之間。電壓限制器可以耦接在SCR的第二觸發(fā)分接頭和第一節(jié)點之間。
[0030]在一些實施例中，ESD保護電路可以包括耦接在第一節(jié)點和SCR的第一觸發(fā)分接頭之間的第一觸發(fā)器件。第一觸發(fā)器件可以被配置成在ESD事件期間接通SCR。ESD保護電路可以包括耦接在SCR的第二觸發(fā)分接頭和第二節(jié)點之間的第二觸發(fā)器件。第二觸發(fā)器件可以被配置成在ESD事件期間接通SCR。SCR可以包括第一觸發(fā)器件和第二觸發(fā)器件二者。
[0031 ] 在另一個實施例中，用于保護電路的ESD保護電路可以耦接在第一節(jié)點和第二節(jié)點之間。ESD保護電路可以包括至少一個鉗位器件，其具有低于受保護電路工作電壓的最大電壓額定值。ESD保護器件可以進一步包括切換器件和電壓限制器。電壓限制器可以被配置成將鉗位器件電壓限制成低于最大電壓額定值的電壓。切換器件可以被配置成阻止工作電壓和鉗位器件電壓之間的電壓差。
[0032]在一些實施例中，鉗位器件可以包括至少一個MOS器件。切換器件可以包括SCR。電壓限制器可以包括電阻器。
[0033]在一些實施例中，電壓限制器可以是電阻器、MOS器件、或它們的任何組合。
[0034]在一些實施例中，ESD保護電路還可以包含觸發(fā)器件，其耦接至被配置成在ESD事件期間接通切換器件的切換器件。
【專利附圖】

【附圖說明】
[0035]結(jié)合附圖，從通過實例給出的下列說明中得到更詳細的理解，其中:
[0036]圖1是傳統(tǒng)ggNMOS鉗位的電路示意圖；
[0037]圖2是傳統(tǒng)SCR鉗位的電路示意圖；
[0038]圖3是混合電壓域ESD鉗位的一個實施例的電路示意圖；
[0039]圖4是混合電壓域ESD鉗位的一個實施例的總示意圖；
[0040]圖5是混合電壓域ESD鉗位的另一個總示意圖；
[0041]圖6是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0042]圖7a是混合電壓域ESD鉗位的另一個實施例的總示意圖；
[0043]圖7b是圖7a中混合電壓域ESD鉗位的示例性實施方式的電路示意圖；[0044]圖8a是混合電壓域ESD鉗位的另一個實施例的總示意圖；
[0045]圖8b是圖8a中混合電壓域ESD鉗位的示例性實施方式的電路示意圖；
[0046]圖9a是混合電壓域ESD鉗位的另一個實施例的總示意圖；
[0047]圖9b是圖9a中混合電壓域ESD鉗位的示例性實施方式的電路示意圖；
[0048]圖10是混合電壓域ESD鉗位的另一個實施例的總示意圖；
[0049]圖11是圖10中混合電壓域ESD鉗位的所描述實施例的示例性實施方式的電路示意圖；
[0050]圖12是混合電壓域ESD鉗位的另一個實施例的總示意圖；
[0051]圖13是圖12中混合電壓域ESD鉗位的示例性實施方式的電路示意圖；
[0052]圖14是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0053]圖15是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0054]圖16是能夠用于低壓(LV)鉗位器件的NMOS器件的橫截面圖；
[0055]圖17是能夠用于LV鉗位器件的PMOS器件的橫截面圖；
[0056]圖18是能夠用于LV鉗位器件的另一個PMOS器件的橫截面圖；
[0057]圖19a是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0058]圖19b是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0059]圖19c是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0060]圖20是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0061]圖21是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0062]圖22是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0063]圖23是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0064]圖24是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0065]圖25是混合電壓域ESD鉗位的另一個實施例的電路示意圖；
[0066]圖26是示例性觸發(fā)電路的電路示意圖。
【具體實施方式】
[0067]在下列說明中，共同的數(shù)字標(biāo)示可以用于多個圖中類似的、對應(yīng)的部件。一般地，部件號將從圖號開始。例如，如圖3所示的電壓限制器件306對應(yīng)于圖5所示的類似電壓限制器件506。同樣，圖7b中示出的高壓(HV)開關(guān)701對應(yīng)于圖10中示出的類似HV開關(guān)1001。
[0068]本領(lǐng)域的一名普通技術(shù)人員應(yīng)該意識到，節(jié)點、器件、電路、或區(qū)域可以被視為服務(wù)多個功能。此外，節(jié)點、器件、或區(qū)域可以由不同說明提到。例如，圖3中的HV開關(guān)301還可以被稱作可控硅整流器(SCR) 301。在這種情況下，SCR可以是作為HV開關(guān)工作的器件的一種可行實施方式。作為另一個實例，圖19中的陰極1921和陽極1920還可以被分別稱作節(jié)點1921和節(jié)點1920。數(shù)字標(biāo)示將為所考慮的節(jié)點、器件、電路或區(qū)域提供無歧義記號，同時上述描述符應(yīng)當(dāng)有助于在討論的上下文中說明的可讀性。
[0069]圖3描述混合電壓域靜電放電(ESD)鉗位的第一個實施例。電路300可以是焊盤320和321之間高壓(HV)域中的鉗位。器件310可以是堆疊的低壓(LV)P型金屬氧化物半導(dǎo)體(PMOS)器件(310a、310b以及310c)，其柵極連接至源極?？梢赃x擇LV器件的數(shù)量，使得器件310和HV開關(guān)301的保持電壓的總和高于指定電壓電平(例如，由正常工作期間的最大電壓確定，或換言之，由最大工作電壓確定)，以防止正常工作期間的閂鎖并且使得保持電壓低于受保護電路的擊穿電壓。圖3所描述器件310的保持電壓是PMOS保持電壓的三倍。注意到，雖然器件310被描述為包含三個PMOS器件，但是器件310可以包含更少或更多的PMOS器件。此外，器件310可以包含諸如N型金屬氧化物半導(dǎo)體(NMOS)器件、雙極型器件等的其它器件。用于保持電壓的指定電平可以與集成電路(IC)的抗閂鎖度相關(guān)，并且可以由現(xiàn)實世界應(yīng)用中使用的IC確定。這個電平可以略高于最大焊盤電壓或略高于焊盤的最大電源電平。最大電源電平可以被定義為IC工作時能夠施加在器件上的預(yù)期最大電壓，其中最大焊盤電壓可以基于可能的電壓峰值或工作期間可能達到焊盤的擾動而被定義。
[0070]出于清楚的目的，術(shù)語高壓(HV)和低壓(LV)可以彼此相反地被使用。當(dāng)與LV器件相比時HV器件可以維持更高絕對電壓。事實上，HV可以用于表示被設(shè)計成阻止最大焊盤電壓(的大部分)的電路的那一部分，而無可靠性問題(諸如HV開關(guān))，而LV可以用于表示LV鉗位器件，如果暴露于最大焊盤電壓則LV鉗位器件表現(xiàn)出潛在的可靠性和/或泄漏問題。最大電壓額定值可以與電壓域的器件相關(guān)聯(lián)，使得最大電壓額定值對應(yīng)于電壓域的器件可以暴露于的最大電壓，而不遇到可靠性或泄漏問題。換言之，器件可以滿足對高達器件最大電壓額定值的工作電壓的可靠性和泄漏要求，但在超過最大電壓額定值工作時可能遇到性能下降或器件特性下降。滿足可靠性要求的器件可以經(jīng)受器件壽命內(nèi)器件特性方面可接受或可忽略的改變。對于HV器件，最大電壓額定值可以高于LV器件的最大電壓額定值。能夠定義用于例如3.3V和5V的不同LV電源電壓的LV器件。這些元件的保持電壓可以超過它們正常工作電壓50 %或更多。如果多個HV域可用，則所用器件能夠是這些域的混合。注意到，從可靠性和/或泄漏角度出發(fā)使用術(shù)語LV和HV ;從工藝角度出發(fā)可以很好地想象，用于HV開關(guān)的好的類型將與用于LV鉗位器件的相同。
[0071]術(shù)語LV鉗位器件可以用于器件或器件的堆疊或器件的另一種配置，由于泄漏和/或可靠性要求，LV鉗位器件可以不直接耦接在兩個焊盤320和321之間。注意到，當(dāng)最大焊盤電壓施加至鉗位上時，LV鉗位器件上的剩余電壓可以被設(shè)計成足夠低以避免可靠性和泄漏憂慮。
[0072]在本文剩余部分中在非ESD條件下施加于兩個焊盤320和321之間的最大電壓可以被稱作最大焊盤電壓。
[0073]當(dāng)器件在觸發(fā)或高傳導(dǎo)模式下時，器件的保持電壓可以是能夠施加在器件上的最低電壓。
[0074]當(dāng)器件在觸發(fā)或高傳導(dǎo)模式下時，保持電流可以是能夠流經(jīng)器件的最低電流。
[0075]電阻元件可以是當(dāng)電流流經(jīng)其時在其上產(chǎn)生電壓的任何元件:它能夠通過具有電阻率特性的諸如電阻器、二極管、晶體管等的任何器件實施。在一些實施例中，如果與ESD期間相反，在正常工作期間優(yōu)選不同電阻值，或如果晶體管的高溫性能優(yōu)于電阻器的高溫性能，則可以使用晶體管。
[0076]電壓限制器電路可以是當(dāng)最大焊盤電壓施加于鉗位上時將LV鉗位器件上的電壓限制成低于用于可靠性的臨界電平的電路。
[0077]參考圖3，鉗位可以置于節(jié)點320和321之間。如果LV鉗位器件310直接置于320和321之間，則PMOS器件可以能保護系統(tǒng)免于ESD。然而，這還可以意味著，3個PMOS器件中的每一個通過分壓都可以看到一個高于被可靠性憂慮定義的電平的電壓。這會造成與可靠性相關(guān)的問題，例如，氧化物的可靠性。另外，當(dāng)每個PMOS都可以看到大于被工藝設(shè)計規(guī)則所允許的電壓降時，鉗位的泄漏就可能超過期望的水平。對于這個實施例，假定3xLV電源電壓遠遠小于HV電源電壓，使得由于可靠性憂慮，堆疊3個PMOS器件310a、310b以及310c可能是不允許的。
[0078]不是僅僅將LV鉗位器件310置于節(jié)點320和節(jié)點321之間，SCR器件301還可以與LV鉗位器件310串聯(lián)放置。這個SCR301可以起到HV電源320和堆疊310的陽極308之間HV開關(guān)的作用。SCR301可以由通過發(fā)射極307耦接至節(jié)點320的PNP302、和耦接至堆疊310的陽極308的NPN303組成。當(dāng)SCR器件301為非觸發(fā)時，換言之被關(guān)閉時，借助于可以串聯(lián)并且產(chǎn)生從308至321的放電路徑的電阻元件306，節(jié)點308上的電壓可以被拉向電源地321。由于流經(jīng)電阻元件305和/或306的泄漏電流，節(jié)點308和321上電壓之間的小差異是可能的。即使當(dāng)HV電源在節(jié)點320上時就可能是這種情況。全部電源電壓可以在SCR的內(nèi)部反向結(jié)上(NPN303的集電極和基極之間)。因此，電阻元件306可以起到用于LV鉗位器件的電壓限制器的作用。
[0079]ESD期間，節(jié)點320和321之間的電壓可以增加到高于最大焊盤電壓并且高于反向二極管311的擊穿電壓，在這種情況下，反向二極管311可以用作SCR301的觸發(fā)器。提供來自二極管311的反向擊穿的觸發(fā)電流，SCR301可以觸發(fā)并且允許節(jié)點320處的電壓減去SCR301上產(chǎn)生的偏移電壓被傳送至節(jié)點308。器件310隨后能夠?qū)SD電流汲取(sink)至節(jié)點321。當(dāng)ESD事件結(jié)束并且節(jié)點320和節(jié)點321之間電壓降至低于堆疊310和SCR301的組合保持電壓時，SCR301和堆疊310都可以關(guān)閉。節(jié)點308處的電壓可以迅速降至節(jié)點321處的電壓，這是由于該節(jié)點通過電阻元件305和306放電。因此，當(dāng)可靠性確保時提供ESD保護。
[0080]注意到，在圖3中的實施例中，HV開關(guān)可以是利用PNP302和NPN303產(chǎn)生的SCR301，其中PNP302的基極可以通過電阻元件304耦接至節(jié)點320，而NPN303的基極可以通過電阻元件305耦接至節(jié)點308。
[0081]注意到，器件可以是設(shè)定尺寸的，使得LV鉗位器件和HV開關(guān)能夠傳導(dǎo)所有或至少主要的ESD電流。HV開關(guān)的觸發(fā)器可以只需要在非常短的時間(即，在高傳導(dǎo)模式下HV鉗位觸發(fā)前的時間)內(nèi)傳導(dǎo)電流，并且因此能夠被設(shè)計得更小。電壓限制器電路通常可以只傳導(dǎo)小電流。
[0082]圖3所描繪實施例的觸發(fā)速度可以快于傳統(tǒng)ESD鉗位。在許多高壓技術(shù)中雙極型器件的基區(qū)渡越時間可以是大的，這意味著與ESD事件的上升時間(通常IOOps至IOns)相比較，使用這些雙極型器件(如標(biāo)準(zhǔn)方法那樣)的ESD保護鉗位可以相對慢。通過使用主要ESD傳導(dǎo)路徑中的LV鉗位器件，保護結(jié)構(gòu)的響應(yīng)時間可以被減少，因為由于更高摻雜水平和減少的間隔，LV元件通?？梢跃哂懈〉幕鶇^(qū)渡越時間。為了利用這個優(yōu)點，也可以將HV開關(guān)設(shè)計成快的。
[0083]使用用于高壓保護的LV保護元件考慮將ESD鉗位轉(zhuǎn)至多個HV域。在工藝中一般多個高壓域可以具有共同的低壓域。通過最優(yōu)化用于共同低壓域的LV鉗位器件，只有HV開關(guān)和觸發(fā)器可以特征在于高壓域。這樣可以顯著降低多個鉗位設(shè)計的復(fù)雜性。[0084]用于圖3所描繪實施例的硅面積可以小于傳統(tǒng)ESD鉗位的硅面積。因為與高壓器件相比較，LV器件通常需要更小的間隔，所以鉗位的硅面積可以更小。
[0085]實施例的不同配置是可行的。在更多的一般術(shù)語中，實施例可以包含HV開關(guān)、可以被堆疊的一個或多個LV器件以及電壓限制器。
[0086]HV開關(guān)可以能夠維持大部分最大焊盤電壓而無可靠性問題，使得LV鉗位器件上的電壓能夠維持低于用于可靠性和/或泄漏問題的臨界電平。
[0087]ESD期間，LV鉗位器件的保持電壓加上HV開關(guān)的保持電壓可以高于避免閂鎖、電氣過應(yīng)力問題以及誤觸發(fā)的負效應(yīng)所需要的電平。LV鉗位器件可以包括一個或多個器件。當(dāng)直接置于節(jié)點320和321之間時，它們可以表現(xiàn)出當(dāng)最大焊盤電壓置于節(jié)點320和321之間時的可靠性(和/或泄漏)問題。
[0088]最大焊盤電壓期間，電壓限制器可以將LV鉗位器件上的電壓限制到足夠低的值，以避免對于LV鉗位器件的可靠性問題。
[0089]圖4是混合電壓域ESD鉗位的一個實施例的總示意圖。器件401可以是HV開關(guān)。406可以是電壓限制器。注意到，電壓限制器406可以耦接至HV開關(guān)401的節(jié)點，諸如HV開關(guān)的陰極。器件411可以是觸發(fā)電路以觸發(fā)HV開關(guān)401進入傳導(dǎo)模式。注意到，如果HV開關(guān)401在低于對于ESD損壞的臨界電平的觸發(fā)電壓下是自觸發(fā)式的，則能夠省略觸發(fā)電路411。器件410可以是包含一個或多個元件的LV鉗位器件。
[0090]HV開關(guān)可以與LV鉗位器件串聯(lián)放置。如果HV開關(guān)需要諸如圖5中觸發(fā)電路511的附加觸發(fā)電路，則所述觸發(fā)電路511可以與LV鉗位器件510的至少一部分串聯(lián)放置，如圖5所示。DC電壓限制器電路可以與LV鉗位器件并聯(lián)放置，雖然在一些實施例中，它可以和LV鉗位器件及所述HV開關(guān)的一個或多個結(jié)并聯(lián)放置，例如，如圖6所示。注意到，雖然器件610被描繪成包含三個PMOS器件，但是器件610可以包含更少或更多的PMOS器件。此夕卜，器件610可以包含諸如NMOS器件、雙極型器件等的其它器件。
[0091]圖7a示出一個實施例，其中觸發(fā)電路711可以指節(jié)點720而非節(jié)點721。圖7b描繪圖7a中的一種可行的實施方式。注意到，雖然圖7b中的器件710被描述成包含三個PMOS器件，但是器件710可以包含更少或更多的PMOS器件。此外，器件710可以包含諸如NMOS器件、雙極型器件等的其它器件。
[0092]圖8a描繪一個實施例，其中LV鉗位器件810可以耦接在節(jié)點820和HV開關(guān)801之間。HV開關(guān)801可以耦接在LV鉗位器件810和節(jié)點820之間。因此，電壓限制器電路806可以耦接在節(jié)點820和HV開關(guān)801的節(jié)點之間。圖8b描繪圖8a中的一種可行的實施方式。注意到，雖然圖8b中的器件810被描繪成包含三個PMOS器件，但是器件810可以包含更少或更多的PMOS器件。此外，器件810可以包含諸如NMOS器件、雙極型器件等的其它器件。
[0093]圖9a是一個實施例，其中觸發(fā)器911可以耦接至更低電勢節(jié)點921而非節(jié)點920。圖％描繪圖9a中的一種可行的實施方式。注意到，雖然圖9b中的器件910被描繪成包含三個PMOS器件，但是器件910可以包含更少或更多的PMOS器件。此外，器件910可以包含諸如NMOS器件、雙極型器件等的其它器件。
[0094]LV鉗位器件能夠被分成多個部件。圖10示出混合電壓域ESD鉗位的一個可能的實施例，其中LV鉗位器件可以被分成兩個部件:1010a和1010b。第一 LV鉗位器件IOlOa可以置于節(jié)點1020和器件1001之間，而第二 LV鉗位器件IOlOb可以置于器件1001和節(jié)點1021之間。電壓限制器還可以被分成第一電壓限制器1006a和第二電壓限制器1006b。在圖10中，觸發(fā)電路1011可以耦接至節(jié)點1021，雖然它可以可選地耦接至節(jié)點1020。
[0095]圖11示出圖10所描繪實施例的示例性實施方式。圖11描繪被分成2個PMOS器件:第一 LV鉗位器件IllOa和第二 LV鉗位器件IlOlb的兩個堆疊的LV鉗位器件。本領(lǐng)域的一名技術(shù)人員應(yīng)當(dāng)意識到，LV鉗位器件可以包含不同數(shù)量的PMOS器件。HV開關(guān)1101可以置于第一 LV鉗位器件IllOa和第二 LV鉗位器件IllOb之間。LV鉗位器件IllOa和IllOb可以分別由電壓限制器1106a和1106b保護。
[0096]HV開關(guān)也能夠被分成多個部件。作為一個實例，在圖12中HV開關(guān)可以被分成兩個部件:1201a和1201b。圖12描繪耦接至節(jié)點1220的觸發(fā)電路1211a和耦接至1221的觸發(fā)電路1211b，雖然觸發(fā)電路121 Ia可以耦接至節(jié)點1221，而觸發(fā)電路1211b可以耦接至節(jié)點1220。將觸發(fā)電路1211a和1211b合并成可以耦接在HV開關(guān)1201a和/或HV開關(guān)1201b之間的一個電路也是可行的:合并的觸發(fā)器1211的一個節(jié)點可以耦接至HV開關(guān)1201a，而合并的觸發(fā)器1211的另一個節(jié)點可以耦接至HV開關(guān)1201b。如前所解釋的，如果HV開關(guān)1201a或HV開關(guān)1201b的自觸發(fā)電壓在規(guī)定范圍內(nèi)，則能夠省略觸發(fā)電路1211a和/或觸發(fā)電路1211b。圖12描繪耦接在HV開關(guān)1201a和HV開關(guān)1201b之間的電壓限制器1206?？蛇x地，電壓限制器1206可以被分成第一電壓限制器1206a(未在圖中)和第二電壓限制器1206b (未在圖中)，其中第一電壓限制器1206a可以耦接在HV開關(guān)1201a和LV鉗位器件1210之間，而第二電壓限制器1206b可以耦接在HV開關(guān)1201b和LV鉗位器件1210之間。可選地，第一電壓限制器1206a可以耦接至節(jié)點1221，而第二電壓限制器1206b可以耦接至節(jié)點1220。雖然在圖12中兩個HV開關(guān)1201a和1201b被LV鉗位器件1210分開(因此，元件按順序1201a-1210-1201b放置)，例如，其中器件順序為1201a-1201b_1210或1210-1201a-1201b的任何其它配置也是可行的。
[0097]圖12所描繪實施例的一種示例性實施方式在圖13中示出。SCR1301a和SCR1301b可以起到HV開關(guān)的作用。注意到，諸如圖13所示的分開的HV開關(guān)的一個原因可以是使用更低電壓阱，使得單個SCR的擊穿電壓可以低于最大焊盤電壓。LV PMOS器件1310的堆疊可以用作LV鉗位器件，其與電壓限制器1306并聯(lián)。注意到，雖然圖13描繪LV鉗位器件1301包含三個LV PMOS器件，但是LV鉗位器件1310可以包含不同數(shù)量的LV PMOS器件。觸發(fā)器1311可以連接至SCR1301a和SCR1301b 二者。如前所解釋的，包括通過雪崩自觸發(fā)SCR的其它觸發(fā)器配置可以是可行的。
[0098]在圖14中堆疊以實施LV鉗位器件1410的低壓器件的數(shù)量可以變化。一個實施例可以不限于器件的任何具體堆疊。可以通過調(diào)整堆疊的PMOS器件的數(shù)量調(diào)整保持電壓。并且，通過改變從PMOS至NMOS堆疊中LV器件的類型，或通過改變諸如柵極長度的LV器件的臨界參數(shù)，可以進一步調(diào)整保持電壓。這些改變能夠在堆疊1410內(nèi)的所有LV元件上或堆疊1410內(nèi)的一個或多個LV元件上實現(xiàn)。此外，堆疊內(nèi)的MOS器件的柵極可以耦接至它的漏極，或MOS器件的柵極可以耦接至堆疊內(nèi)的另一個MOS器件的漏極、源極、或柵極。可選地，MOS器件的柵極可以耦接至可以是ESD鉗位的陽極的節(jié)點1420，或耦接至可以是ESD鉗位的陰極的節(jié)點1421。
[0099]圖15示出另一個實施例，其中NMOS器件堆疊可以用于LV鉗位器件1510。雖然LV鉗位器件1510被描繪成包含三個NMOS器件，但是NMOS器件的數(shù)量能夠改變。
[0100]使用NMOS代替PMOS器件的決定可以取決于與許多工藝相關(guān)的問題。一個這種工藝的影響可以是NMOS對比PMOS的保持和觸發(fā)電壓之差。由于更高電子遷移率，NMOS器件傾向于具有比PMOS器件更低的保持電壓。根據(jù)通過鉗位達到的總期望保持電壓電平，器件或二者的組合可能是優(yōu)選的。NMOS和PMOS的電阻和硅面積的占用空間上的電流傳導(dǎo)能力也可以影響LV鉗位器件的設(shè)計構(gòu)圖。因此，NMOS和/或PMOS器件的任何組合都是可行的?？侺V鉗位器件在暴露于最大焊盤電壓時能夠表現(xiàn)出可靠性問題，然而，LV鉗位器件的一些元件可能不表現(xiàn)出可靠性問題，而其它元件可以在暴露于相同的最大焊盤電壓時表現(xiàn)出可靠性問題。例如，LV鉗位器件的MOS器件可以表現(xiàn)出可靠性問題并且可能在暴露于最大焊盤電壓時降低性能。然而，電阻器還可以包括在LV鉗位器件內(nèi)，LV鉗位器件可以經(jīng)受得住最大焊盤電壓并且可以不經(jīng)受降低，并且因此，可能不表現(xiàn)出可靠性問題。增加其它元件來精細調(diào)整保持電壓是可行的。事實上，LV鉗位器件內(nèi)增加的元件能夠是諸如MOS晶體管、雙極型晶體管、電阻元件或其它阻抗元件、電容、電感、二極管、SCR等器件的任何組合。
[0101]注意到，由于堆疊，ESD期間堆疊內(nèi)的上部元件能夠看到至更低焊盤1521的一個顯著的電壓。對于具有從它們最高電勢節(jié)點直接至基底的低擊穿的器件，這可能是一個問題。例如，如果器件和更低焊盤1521之間的電壓差大于PMOS塊(N阱)至基底或P阱的擊穿，則這可以導(dǎo)致過量電流在PMOS塊和/或基底內(nèi)流動。繼而，這可以導(dǎo)致寄生雙極型器件的觸發(fā)、增加泄漏、N阱/P阱結(jié)的至少一部分內(nèi)的熱擊穿，或N阱或P-基底撿拾連結(jié)(pickup tie)內(nèi)的熱擊穿。同樣，用于堆疊的NMOS的漏極/塊結(jié)可以看到ESD期間高于它的熱擊穿電壓的電壓，或產(chǎn)生可能導(dǎo)致上述災(zāi)難性事件之一的基底內(nèi)的電流。為了避免這些效應(yīng)，LV器件可以被不同阱包圍，阱可以增加至基底的擊穿電壓。這樣的實例在圖16、圖17以及圖18中示出。在許多情況下，這些附加阱可以包含HV阱。這種隔離對正常工作期間噪聲效應(yīng)的減小也可以是有益的。
[0102]圖16示出隔離的P阱區(qū)1630內(nèi)LV NM0S1610的一個實施例。P阱可以通過N阱1620和1640與基底1650隔離。為了增加N阱1620和1640至基底1650的擊穿電壓，可以使用高壓N阱。另外，通過使NMOS塊1630與基底1650屏蔽，電流可以不流經(jīng)基底1650，因此極大地減小了觸發(fā)可以由基底1650內(nèi)不同器件形成的寄生元件的風(fēng)險。
[0103]另外，LV NM0S1610的漏極或源極可以通過P阱1630形成具有N阱1620和/或1640的NPN。這個NPN可以有助于整個鉗位器件的電流能力。
[0104]對于N阱1620和1640的連接存在不同的選項。N阱1620和1640能夠耦接至最高電勢。在這種情況下，可以形成NPN，其包含作為集電極的N阱1620和/或1640、作為基極的P阱1630以及作為發(fā)射極的NM0S1610的源極。這個NPN可以顯著有助于電流。這個傳導(dǎo)路徑可以降低ESD鉗位的總保持電壓。人們可以期望對更低總保持電壓進行補償或使用這個鉗位時可以考慮這樣。增加傳導(dǎo)路徑的電阻率可以是解決這個問題的一種方法?？蛇x地，N阱1620和1640可以耦接至NM0S1610的漏極。在這種情況下，所述NPN的保持電壓可以或可以不低于NM0S1610的保持電壓。應(yīng)當(dāng)注意到，在后一種情況下，N阱1620和1640可以通過電壓限制器電路耦接至地。這樣，N阱1620和1640可以起到不同寄生NPN的發(fā)射極的作用，寄生NPN還可以具有由附近電路的N型結(jié)形成的集電極。N型結(jié)可以耦接成高?？蛇x地，N阱1620和1640可以起到寄生SCR的陰極的作用，其中SCR可以進一步包括起到其陽極作用的附近電路內(nèi)的P型結(jié)。設(shè)計期間應(yīng)當(dāng)考慮N阱1620和1640的連接和放置。實施例不限于任何具體連接。
[0105]圖17示出LV PM0S1710的一個實施例。在PM0S1710的塊1730周圍，可以放置附加的N阱1720和1740。這樣做的效果可以是從PMOS塊1730至基底1750的擊穿電壓的增加。第二個效果可以是降低PMOS的源極和基底1750之間寄生PNP的晶體管的共發(fā)射極短路電流放大系數(shù)(beta)，這是因為由N阱1720、1730以及1740形成的基極的長度自身(即，無層1720和1740)就可以大于LV PMOS1720的寄生PNP的基極。這可以導(dǎo)致基底電流的減小，并因此減小觸發(fā)寄生器件的風(fēng)險。
[0106]圖18示出LV PM0S1810的一個實施例，其中P型阱1870和P型阱1860可以用于將PMOS塊1830與N阱1820和1840隔離。在一些技術(shù)中能夠明確繪制P型阱1870。在其它技術(shù)中，P型阱1870和1860可以構(gòu)成相同的阱。如果PMOS塊1830不夠深，不能達到層1820，則可能是這種情況。圖16、圖17以及圖18示出使低壓晶體管1610、1710以及1810與基底隔離的不同方法。根據(jù)工藝中的可用選項，這個原理的實施方式可以不同。應(yīng)當(dāng)注意到，實施例決不被限制成這個原理的具體配置。
[0107]在相同的阱內(nèi)可以繪制LV鉗位器件內(nèi)的一些PMOS和NMOS器件。通常這樣做是為了減少使用的硅面積，或為了降低串聯(lián)元件的保持電壓。如果元件置于諸如合并布局樣式內(nèi)的相同阱內(nèi)，則總保持電壓可以小于單獨元件的保持電壓總和。
[0108]圖19a所描繪的HV開關(guān)1901可以阻止泄漏電流。這樣，在LV鉗位器件1910內(nèi)具有更高泄漏的ESD保護能夠得以使用。圖19a描繪電阻元件，其能夠用作堆疊內(nèi)的MOS器件柵極處的分壓器，例如，用作減小觸發(fā)電壓的裝置。通過實例，如圖19b所示，只有一個MOS可以用作LV鉗位器件。這個MOS可以是LV或HV MOS器件。因為由于柵極偏置MOS可以具有高泄漏，所以它可以不直接使用于陽極1920和陰極1921之間。圖19c示出電壓限制器電路1906用作分壓器的一種實施方式。現(xiàn)在，電壓限制器電路1906可以具有2個功能:限制低壓鉗位器件1910上的電壓并且給M0S1910提供分壓。也能夠使用其它技術(shù)。例如，如圖20所示，柵極偏置電路2040可以和NMOS器件一起使用。柵極偏置電路2040可以包括電容器、電阻器、正向或反向二極管等。
[0109]不同方法能夠用于安排LV鉗位器件的每個單獨元件的保持電壓和觸發(fā)電壓、故障電流、或任何其它參數(shù)，或用于安排多個LV鉗位器件的觸發(fā)電壓和保持電壓、故障電流、或任何其它參數(shù)。一些方法可以包括將偏置信號施加至晶體管的塊或柵極、塊泵送技術(shù)、基底電阻安排，應(yīng)用鎮(zhèn)流、多指觸發(fā)技術(shù)、將不同晶體管合并在共發(fā)共基放大器內(nèi)等。注意到，這些技術(shù)能夠具有不同目的:降低/增加LV鉗位器件的一個或多個元件的觸發(fā)電壓、降低/增加LV鉗位器件的一個或多個元件的保持電壓、增加LV鉗位器件的一個或多個元件的電流能力、增加/減小LV鉗位器件的一個或多個元件的接通電阻等。
[0110]HV開關(guān)的不同實施方式是可行的?？梢允褂肧CR(例如圖3所示SCR301)、雙極型(例如圖21所示雙極型2101)、或其它器件。這種器件可以在ESD期間分流高電流并且可以阻止最大焊盤電壓的至少大部分，使得LV鉗位器件能夠被設(shè)計成與電壓限制器電路一起調(diào)整保持(和觸發(fā))電壓，以維持用于LV鉗位器件的高可靠性。起到HV開關(guān)作用的器件或電路的特性可以包括:指定范圍內(nèi)的保持電壓、從高或非常高阻抗?fàn)顟B(tài)切換至低或非常低阻抗?fàn)顟B(tài)的能力以及通過提供一些最小觸發(fā)電流和快的觸發(fā)速度從一種狀態(tài)切換至其它狀態(tài)的能力。HV開關(guān)的最小保持電壓可以具有一個值，使得HV開關(guān)的保持電壓和LV鉗位器件的保持電壓的總和大于電源電壓。高保持電流HV開關(guān)還可以簡化電壓限制器電路和/或低壓堆疊的設(shè)計。
[0111]圖21示出包括被實施成PNP雙極型2101的HV開關(guān)的一個實施例，其中觸發(fā)電路2111可以通過電阻元件2104拉(draw)電流。如果由于電阻元件2104上電壓降而雙極型2101的發(fā)射極-基極結(jié)2017明顯正向偏置，則雙極型2101可以通過電壓限制器電路2106和LV鉗位器件2110對電流進行分流。
[0112]圖22示出具有被實施成NPN雙極型2201的HV開關(guān)的一個實施例，其中觸發(fā)電路2211可以通過電阻元件2204拉電流。如果由于電阻元件2204上電壓降而NPN2201的發(fā)射極-基極結(jié)明顯正向偏置，則雙極型2202可以通過電壓限制器2206和LV鉗位器件2210對電流進行分流。
[0113]在一些實施例中，HV開關(guān)可以被設(shè)計成具有高保持電壓。總保持電壓可以是HV開關(guān)的保持電壓加LV鉗位器件的保持電壓的函數(shù)。通過設(shè)計HV開關(guān)使得它的保持電壓可以接近于期望的總保持電壓，LV鉗位器件保持電壓可以被減小。減小LV鉗位器件的保持電壓可以允許LV鉗位器件在更小面積內(nèi)形成。
[0114]HV開關(guān)的觸發(fā)電路能夠在HV開關(guān)的外部或HV開關(guān)能夠是自觸發(fā)式的。對觸發(fā)電路、觸發(fā)電路連接性、觸發(fā)電路布局、觸發(fā)機制，諸如基于電壓、電流、阻容(RC)時間，或這些的組合無限制。任何變化都能夠被實施進任何實施例內(nèi)。觸發(fā)電路的實例包括正向或反向、任何類型晶體管內(nèi)的齊納或任何其它類型的二極管，其具有或沒有附加的柵極/塊偏置電路、電容器、基于RC時間的電路、電感以及其任何組合。
[0115]在多數(shù)圖中，電壓限制器電路被示出為電阻元件。其它實施方式也是可行的。如果使用電阻元件，則電阻值可以足夠高，使得在HV開關(guān)的保持電流流經(jīng)所述電阻元件時，電阻元件上電壓降和HV開關(guān)的保持電壓的總和可以至少等于對總ESD鉗位的期望的保持電壓。因此，HV開關(guān)的高保持電流可以考慮電阻元件的更低電阻。然而，電阻元件的電阻值可以足夠低，使得正常工作期間瞬時的電壓降可以低于臨界電平，該臨界電平在與該瞬時相關(guān)的時間段內(nèi)用于LV鉗位器件的可靠性。
[0116]如圖23所示，電壓限制器電路2306可以被實施為NM0S2306a，具有包含電容器2306b和電阻元件2306b的RC柵極偏置電路。在這種情況下，RC電路可以被設(shè)計成在正常工作期間通過施加?xùn)艠O偏置來降低晶體管2306a的電阻值。這樣，正常工作期間LV鉗位器件2310上的電壓降就可以被最小化。ESD期間或顯著噪聲事件期間，電壓限制器電路2306可以是更高的阻抗，使得如果HV開關(guān)2301將在低傳導(dǎo)性模式下工作，則電壓限制器電路2306上的電壓降可以高于低壓堆疊的保持電壓，因此避免閂鎖。實施方式不限于這個具體電路。將正常工作期間電壓限制成低于對于可靠性的臨界電平的每個電路都能夠用作限制器電路。
[0117]如圖24所描繪實施例所示，通過反向二極管實施電壓限制器電路2406。這個二極管可以是齊納二極管。事實上，假定二極管的擊穿電壓低于LV鉗位器件2410表現(xiàn)出可靠性問題時超過的電壓，反向二極管能夠有效限制LV鉗位器件2410上的電壓。
[0118]在最大焊盤電壓被施加于鉗位上時，將LV鉗位器件上的電壓鉗位到安全電平的任何器件或電路都能夠被視為電壓限制器電路。許多元件都能夠用作諸如PN結(jié)二極管、齊納二極管、SCR、MOS晶體管、雙極型晶體管或其它晶體管類型、電感、電容器等的電壓限制器電路。
[0119]低壓堆疊和限制器電路的泄漏應(yīng)當(dāng)?shù)陀诟邏篐V開關(guān)的保持電流，否則所述泄漏電流可以在誤觸發(fā)后將HV開關(guān)保持在閂鎖模式中。因此，通過增加高壓HV開關(guān)的保持電流，LV鉗位器件和限制器電路的泄漏電流可以更高，簡化了它們的設(shè)計。
[0120]應(yīng)當(dāng)注意到，在本發(fā)明用于核心保護的許多應(yīng)用中，在施加最大焊盤電壓時，電壓限制器電路可以被設(shè)計成減小LV鉗位器件上的電壓。在一些應(yīng)用中，可能需要更多的復(fù)雜計算，使得AC或電壓擺動狀態(tài)期間電壓也受到限制。在一些情況下，能夠省略電壓限制器電路，而無LV堆疊可靠性的風(fēng)險。如果HV開關(guān)阻止足夠大的電壓而不存在電壓限制器電路，如果電壓限制器電路被提供為諸如基底電阻的寄生器件，或者在施加最大焊盤電壓時如果電壓的電容分布使得LV鉗位器件上的電壓低于對于可靠性的臨界電平，可以是這種情況。甚至在這些情況下，也可以增加電壓限制器電路，以確保LV鉗位器件上的電壓電平低于在任何條件和任何時間下對于可靠性的臨界電平。
[0121]在圖3所描繪實施例中，電壓限制器電路306可以耦接至SCR301的陰極，然而變化是可行的。例如，圖20描繪電壓限制器通過電阻器2005耦接至SCR的Gl分接頭(PNP2002的集電極或NPN2003的基極)。作為另一個實例，在圖25中示出Gl分接頭和地之間的電阻連接可以通過基底電阻2505a而存在，盡管在布局中沒有進行繪制。當(dāng)SCR2501置于基底內(nèi)時可以是這種情況，基底可以起到地的作用。如前所解釋的，能夠增加或省略電阻元件2505a 和 / 或 2505b。
[0122]雖然在多數(shù)實例中齊納二極管用作觸發(fā)器件，但是其它觸發(fā)器件也是可行的。圖26示出可選觸發(fā)器2611的一個實例。觸發(fā)器2611包含PM0S2622、電阻元件2623及η個二極管2624-1至2624-η。η個二極管2624能是相同類型的或一些能是不同類型的。節(jié)點2611c能耦接至節(jié)點2611b或可選地耦接至陰極2621。
【權(quán)利要求】
1.一種用于保護電路的靜電放電ESD保護電路，耦接在第一節(jié)點和第二節(jié)點之間，包含: 第一電壓域的至少一個鉗位器件，其耦接至所述第一節(jié)點； 第二電壓域的切換器件，其與所述至少一個鉗位器件串聯(lián)耦接并且耦接至所述第二節(jié)點；以及 電壓限制器，其耦接至所述至少一個鉗位器件并且被配置成限制所述至少一個鉗位器件上的電壓。
2.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述第二電壓域的電壓電平高于所述第一電壓域的電壓電平。
3.根據(jù)權(quán)利要求1所述的ESD保護電路，其中對應(yīng)于所述第二電壓域的可靠性和泄漏要求的最大電壓電平高于對應(yīng)于所述第一電壓域的可靠性和泄漏要求的電壓電平。
4.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述至少一個鉗位器件包括多個串聯(lián)耦接的鉗位器件。
5.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述至少一個鉗位器件包括至少一個金屬氧化物半導(dǎo)體MOS器件。
6.根據(jù)權(quán)利要求5所述的ESD保護電路，其中所述至少一個MOS器件是至少一個低壓域MOS器件。
7.根據(jù)權(quán)利要求5所述的ESD保護電路，其中所述至少一個MOS器件的每個MOS器件都包含柵極和源極，并且其中每個MOS器件的柵極都連接至其各自的源極。
8.根據(jù)權(quán)利要求5所述的ESD保護電路，其中所述至少一個MOS器件的MOS器件包含柵極、漏極和源極，以及 進一步其中所述至少一個鉗位器件包括至少一個電阻分壓器，所述至少一個電阻分壓器包括: 具有第一端子電壓的第一端子； 具有第二端子電壓的第二端子；以及 具有第三端子電壓的第三端子； 其中所述第二端子電壓是所述第三端子電壓和所述第一端子電壓之間電壓差的分壓；以及 其中所述MOS器件的柵極耦接至所述至少一個電阻分壓器的所述第二端子，所述MOS器件的漏極耦接至所述至少一個電阻分壓器的所述第一端子，并且所述MOS器件的源極耦接至所述至少一個電阻分壓器的所述第三端子。
9.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述切換器件是可控硅整流器SCR。
10.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述電壓限制器是電阻器。
11.根據(jù)權(quán)利要求1所述的ESD保護電路，其中所述電壓限制器是金屬氧化物半導(dǎo)體MOS器件。
12.根據(jù)權(quán)利要求1所述的ESD保護電路，進一步包含耦接至所述切換器件的觸發(fā)器件，所述觸發(fā)器件被配置成在ESD事件期間接通所述切換器件。
13.根據(jù)權(quán)利要求12所述的ESD保護電路，其中所述觸發(fā)器件包含至少一個二極管。
14.根據(jù)權(quán)利要求13所述的ESD保護電路，其中所述觸發(fā)器件進一步包含:包括漏極、源極和柵極的MOS器件；以及 電阻元件； 其中所述至少一個二極管耦接在所述MOS器件的漏極和所述MOS器件的柵極之間，并且進一步其中所述電阻元件耦接在所述MOS器件的柵極和所述MOS器件的源極之間。
15.根據(jù)權(quán)利要求9所述的ESD保護電路，其中所述SCR包括: 陽極、陰極、第一觸發(fā)分接頭和第二觸發(fā)分接頭； 其中所述SCR的陰極耦接至所述鉗位器件的陽極；以及 進一步其中所述電壓限制器耦接在所述SCR的陰極和所述第一節(jié)點之間。
16.根據(jù)權(quán)利要求9所述的ESD保護電路，其中所述SCR包括: 陽極、陰極、第一觸發(fā)分接頭和第二觸發(fā)分接頭； 其中所述SCR的陰極耦接至所述鉗位器件的陽極；以及 進一步其中所述電壓限制器耦接在所述SCR的所述第一觸發(fā)分接頭和所述第一節(jié)點之間。
17.根據(jù)權(quán)利要求9所述的ESD保護電路，其中所述SCR包括: 陽極、陰極、第一 觸發(fā)分接頭和第二觸發(fā)分接頭； 其中所述SCR的陽極耦接至所述鉗位器件的陰極；以及 進一步其中所述電壓限制器耦接在所述SCR的陽極和所述第一節(jié)點之間。
18.根據(jù)權(quán)利要求9所述的ESD保護電路，其中所述SCR包括: 陽極、陰極、第一觸發(fā)分接頭和第二觸發(fā)分接頭； 其中所述SCR的陽極耦接至所述鉗位器件的陰極；以及 進一步其中所述電壓限制器耦接在所述SCR的所述第二觸發(fā)分接頭和所述第一節(jié)點之間。
19.根據(jù)權(quán)利要求15所述的ESD保護電路，進一步包含下列的至少其中之一: 第一觸發(fā)器件，其耦接在所述第一節(jié)點和所述SCR的所述第一觸發(fā)分接頭之間，所述第一觸發(fā)器件被配置成在ESD事件期間接通所述SCR ；以及 第二觸發(fā)器件，其耦接在所述SCR的所述第二觸發(fā)分接頭和所述第二節(jié)點之間，所述第二觸發(fā)器件被配置成在ESD事件期間接通所述SCR。
20.根據(jù)權(quán)利要求16所述的ESD保護電路，進一步包含下列的至少其中之一: 第一觸發(fā)器件，其耦接在所述第一節(jié)點和所述SCR的所述第一觸發(fā)分接頭之間，所述第一觸發(fā)器件被配置成在ESD事件期間接通所述SCR ；以及 第二觸發(fā)器件，其耦接在所述SCR的所述第二觸發(fā)分接頭和所述第二節(jié)點之間，所述第二觸發(fā)器件被配置成在ESD事件期間接通所述SCR。
21.根據(jù)權(quán)利要求17所述的ESD保護電路，進一步包含下列的至少其中之一: 第一觸發(fā)器件，其耦接在所述第一節(jié)點和所述SCR的所述第一觸發(fā)分接頭之間，所述第一觸發(fā)器件被配置成在ESD事件期間接通所述SCR ；以及 第二觸發(fā)器件，其耦接在所述SCR的所述第二觸發(fā)分接頭和所述第二節(jié)點之間，所述第二觸發(fā)器件被配置成在ESD事件期間接通所述SCR。
22.根據(jù)權(quán)利要求18所述的ESD保護電路，進一步包含下列的至少其中之一: 第一觸發(fā)器件，其耦接在所述第一節(jié)點和所述SCR的所述第一觸發(fā)分接頭之間，所述第一觸發(fā)器件被配置成在ESD事件期間接通所述SCR ；以及 第二觸發(fā)器件，其耦接在所述SCR的所述第二觸發(fā)分接頭和所述第二節(jié)點之間，所述第二觸發(fā)器件被配置成在ESD事件期間接通所述SCR。
23.根據(jù)權(quán)利要求1所述的ESD保護電路，其中第一電壓域與第一最大電壓額定值相關(guān)聯(lián)，其中所述第一最大電壓額定值低于受保護電路的工作電壓，并且進一步其中所述電壓限制器被配置成將所述至少一個鉗位器件的電壓限制到低于所述第一最大電壓額定值的電壓，并且進一步其中所述切換器件被配置成阻止所述工作電壓和所述鉗位器件的電壓之間的電壓差。
24.根據(jù)權(quán)利要求23所述的ESD保護電路，其中所述至少一個鉗位器件包括至少一個金屬氧化物半導(dǎo)體MOS器件，所述切換器件包括可控硅整流器SCR，以及所述電壓限制器包括電阻器。
【文檔編號】H01L27/02GK103975434SQ201280060063
【公開日】2014年8月6日 申請日期:2012年12月7日 優(yōu)先權(quán)日:2011年12月8日
【發(fā)明者】S·范韋梅爾斯, B·范坎普, O·馬里查, J·范德博特 申請人:索菲克斯公司