具有堆疊的面朝下連接的裸片的多芯片模塊的制作方法
【專利摘要】本發(fā)明公開了一種微電子組件10，該微電子組件可包括具有第一表面21和第二表面22的基板20、覆蓋在第一表面上的至少兩個(gè)邏輯芯片30、以及具有正面45的存儲(chǔ)器芯片40，其中所述正面45上具有觸點(diǎn)44，所述存儲(chǔ)器芯片的正面面對(duì)每個(gè)邏輯芯片的背面36。每個(gè)邏輯芯片30的信號(hào)觸點(diǎn)34可通過基板20的導(dǎo)電結(jié)構(gòu)62直接電連接到其他邏輯芯片30的信號(hào)觸點(diǎn)34以用于在邏輯芯片之間傳輸信號(hào)。邏輯芯片30可適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令。存儲(chǔ)器芯片40的觸點(diǎn)44可通過導(dǎo)電結(jié)構(gòu)62直接電連接到邏輯芯片30中的至少一個(gè)的信號(hào)觸點(diǎn)34。
【專利說明】具有堆疊的面朝下連接的裸片的多芯片模塊
[0001]相關(guān)專利申請(qǐng)的交叉引用
[0002]本專利申請(qǐng)要求2011年4月22日提交的美國(guó)專利申請(qǐng)序列號(hào)13/092，376的權(quán)益，其公開內(nèi)容據(jù)此以引用方式并入本文。
【背景技術(shù)】
[0003]本發(fā)明涉及堆疊的微電子組件和制備此類組件的方法，并涉及可用于此類組件中的元件。
[0004]半導(dǎo)體芯片通常作為單獨(dú)的預(yù)封裝的單元提供。標(biāo)準(zhǔn)芯片具有扁平的矩形主體，所述主體具有大的正面，該正面具有連接到芯片的內(nèi)部電路的觸點(diǎn)。每個(gè)單獨(dú)的芯片通常安裝在封裝內(nèi)，該封裝繼而安裝在電路面板諸如印刷電路板上，并且將芯片的觸點(diǎn)連接至電路面板的導(dǎo)體。在許多常規(guī)的設(shè)計(jì)中，芯片封裝在電路面板上占據(jù)的面積顯著大于芯片自身的面積。
[0005]如本公開中結(jié)合具有正面的扁平芯片所述，“芯片的面積”應(yīng)被理解為是指正面的面積。在“倒裝芯片”設(shè)計(jì)中，芯片的正面面對(duì)封裝基板(即，芯片載體)的表面，并且芯片上的觸點(diǎn)通過焊料球或其他連接元件直接結(jié)合至芯片載體的觸點(diǎn)。繼而，芯片載體可通過覆蓋在芯片正面上的端子結(jié)合至電路面板?！暗寡b芯片”設(shè)計(jì)提供了相對(duì)緊湊的布置方式；每個(gè)芯片在電路面板上占據(jù)的面積等于或稍大于芯片正面的面積，例如，在共同轉(zhuǎn)讓的美國(guó)專利5，148，265,5, 148，266和5，679，977的某些實(shí)施例中所公開的，所述專利的公開內(nèi)容以引用方式并入本文。
[0006]某些創(chuàng)新安裝技術(shù)提供了與常規(guī)的倒裝芯片結(jié)合技術(shù)的緊湊性接近或相等的緊湊性?？稍诘扔诨蛏源笥谛酒陨砻娣e的電路面板區(qū)域中容納單個(gè)芯片的封裝通常稱為“芯片級(jí)封裝”。
[0007]除最小化微電子組件所占據(jù)的電路面板的平面面積以外，還期望制備整體高度低或垂直于電路面板平面的尺寸較小的芯片封裝。此類薄型微電子封裝允許將其中安裝有封裝的電路面板緊鄰相鄰結(jié)構(gòu)放置，從而產(chǎn)生包含電路面板的產(chǎn)品的整體尺寸。
[0008]已提出了多種提案以在單個(gè)封裝或模塊中提供多個(gè)邏輯芯片和/或存儲(chǔ)器芯片。在常規(guī)的“多芯片模塊”中，所有邏輯芯片和/或存儲(chǔ)器芯片都并排安裝在單個(gè)封裝基板上，該封裝基板繼而可被安裝至電路面板。該方法只能有限地減小芯片所占據(jù)的電路面板的總面積。所述總面積仍大于模塊中各單個(gè)芯片的總表面積。
[0009]還提出了以“堆疊”布置方式封裝多個(gè)芯片，S卩，其中多個(gè)芯片彼此疊置地放置的布置方式。在堆疊布置方式中，可將若干個(gè)芯片安裝在電路面板中小于芯片總面積的區(qū)域中。某些堆疊的芯片布置方式公開于例如上述美國(guó)專利5，679，977、5，148，265和美國(guó)專利5，347，159的某些實(shí)施例中，所述專利的公開內(nèi)容以引用方式并入本文。也以引用方式并入本文的美國(guó)專利4，941，033公開了其中芯片彼此堆疊并通過與芯片相關(guān)聯(lián)的所謂“布線膜”上的導(dǎo)體彼此互連的布置方式。
[0010]盡管已在多芯片封裝方面取得了進(jìn)展，仍需要進(jìn)行改進(jìn)以便最小化尺寸并改善此類封裝的性能。本發(fā)明的這些屬性通過構(gòu)造如下文所述的微電子組件而實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0011 ] 根據(jù)本發(fā)明的一個(gè)方面，微電子組件可包括具有第一表面和在豎直方向上遠(yuǎn)離第一表面的第二表面的互連基板、覆蓋在基板的第一表面上的至少兩個(gè)邏輯芯片、以及具有其上具有觸點(diǎn)的正面的存儲(chǔ)器芯片?；ミB基板上可具有導(dǎo)電結(jié)構(gòu)?；ミB基板可具有在第二表面處暴露以用于與元件連接的端子。每個(gè)邏輯芯片可在其面對(duì)互連基板的第一表面的正面處具有多個(gè)信號(hào)觸點(diǎn)。每個(gè)邏輯芯片的信號(hào)觸點(diǎn)可通過基板的導(dǎo)電結(jié)構(gòu)直接電連接到其他邏輯芯片的信號(hào)觸點(diǎn)以用于在邏輯芯片之間傳輸信號(hào)。該信號(hào)可代表數(shù)據(jù)或指令中的至少一者。邏輯芯片可適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令。每個(gè)邏輯芯片可具有與正面相對(duì)的背面。存儲(chǔ)器芯片的正面可面對(duì)所述至少兩個(gè)邏輯芯片中的每一個(gè)的背面。存儲(chǔ)器芯片的觸點(diǎn)可通過基板的導(dǎo)電結(jié)構(gòu)直接電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的信號(hào)觸點(diǎn)。
[0012]在具體實(shí)施例中，微電子組件還可包括中間插入體基板，其在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間。中間插入體基板可具有至少一個(gè)在其相對(duì)的第一表面和第二表面之間延伸穿過的導(dǎo)電通孔。基板的導(dǎo)電結(jié)構(gòu)可包括至少一個(gè)導(dǎo)電通孔。在一個(gè)實(shí)施例中，微電子組件還可包括至少一個(gè)焊料連接件，該焊料連接件在豎直方向上從存儲(chǔ)器芯片的正面延伸并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括至少一個(gè)焊料連接件。
[0013]在示例性實(shí)施例中，微電子組件還可包括至少一個(gè)導(dǎo)電樁，該導(dǎo)電樁在豎直方向上從互連基板延伸并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括所述至少一個(gè)導(dǎo)電樁。每個(gè)導(dǎo)電樁可通過導(dǎo)電塊電連接到在存儲(chǔ)器芯片的正面處暴露的相應(yīng)導(dǎo)電元件。在具體實(shí)施例中，微電子組件還可包括至少一個(gè)導(dǎo)電柱，該導(dǎo)電柱在豎直方向上從存儲(chǔ)器芯片的正面延伸并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括所述至少一個(gè)導(dǎo)電柱。每個(gè)導(dǎo)電柱可通過導(dǎo)電塊電連接到在第一表面處暴露的相應(yīng)導(dǎo)電兀件。
[0014]在一個(gè)實(shí)施例中，微電子組件還可包括在豎直方向上從互連基板延伸的至少一個(gè)導(dǎo)電樁和在豎直方向上從存儲(chǔ)器芯片的正面延伸的至少一個(gè)導(dǎo)電柱。導(dǎo)電樁和導(dǎo)電柱中的每一個(gè)可在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括導(dǎo)電樁和導(dǎo)電柱。每個(gè)導(dǎo)電樁可通過導(dǎo)電塊電連接到相應(yīng)的導(dǎo)電柱。在不例性實(shí)施例中，互連基板可包括沿豎直方向在第一表面上方延伸的至少一個(gè)凸起表面。所述至少一個(gè)凸起表面可在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括所述至少一個(gè)凸起表面的至少一個(gè)導(dǎo)電觸點(diǎn)。
[0015]在具體實(shí)施例中，所述至少一個(gè)凸起表面可包括覆蓋在互連基板的第一表面上的多個(gè)堆疊電介質(zhì)層。在一個(gè)實(shí)施例中，微電子組件還可包括具有基本上平坦的主表面的封裝劑。封裝劑可在垂直于豎直方向的水平方向上在所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間延伸。封裝劑的主表面可與第一邏輯芯片和第二邏輯芯片中的每一個(gè)的背面基本上共平面。在示例性實(shí)施例中，封裝劑可具有至少一個(gè)在主表面和與主表面相對(duì)的第二表面之間延伸穿過封裝劑的導(dǎo)電通孔。基板的導(dǎo)電結(jié)構(gòu)可包括至少一個(gè)導(dǎo)電通孔。
[0016]根據(jù)本發(fā)明的另一個(gè)方面，微電子組件可包括具有第一表面和在豎直方向上遠(yuǎn)離第一表面的第二表面的互連基板、覆蓋在基板的第一表面上的至少兩個(gè)邏輯芯片、以及具有正面(其上具有觸點(diǎn))和與正面相對(duì)的背面的存儲(chǔ)器芯片?；ミB基板上可具有導(dǎo)電結(jié)構(gòu)?；ミB基板可具有在第二表面處暴露以用于與元件連接的端子。邏輯芯片可具有間隔開不超過500微米的相鄰平行邊緣。每個(gè)邏輯芯片可在其面對(duì)互連基板的第一表面的正面處具有多個(gè)信號(hào)觸點(diǎn)。每個(gè)邏輯芯片的信號(hào)觸點(diǎn)可通過基板的導(dǎo)電結(jié)構(gòu)直接電連接到其他邏輯芯片的信號(hào)觸點(diǎn)以用于在邏輯芯片之間傳輸信號(hào)。該信號(hào)可代表數(shù)據(jù)或指令中的至少一者。邏輯芯片可適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令。每個(gè)邏輯芯片可具有與正面相對(duì)的背面。存儲(chǔ)器芯片的正面可面對(duì)所述至少兩個(gè)邏輯芯片中的至少一個(gè)的背面。存儲(chǔ)器芯片的觸點(diǎn)可通過基板的導(dǎo)電結(jié)構(gòu)直接電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的信號(hào)觸點(diǎn)。
[0017]在示例性實(shí)施例中，微電子組件還可包括從存儲(chǔ)器芯片的正面延伸至互連基板的第一表面的至少一根接線鍵合。所述至少一根接線鍵合可在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間?；宓膶?dǎo)電結(jié)構(gòu)可包括所述至少一根接線鍵合。在一個(gè)實(shí)施例中，互連基板可具有小于10ppm/°C的有效熱膨脹系數(shù)(“CTE”)。在具體實(shí)施例中，微電子組件還可包括第二基板，所述第二基板具有面向互連基板的第二表面的表面。第二基板可具有與互連基板的端子電連接的觸點(diǎn)。第二基板可具有大于或等于10ppm/°C的有效熱膨脹系數(shù)，并可在與面向互連基板的表面相對(duì)的表面上具有第二端子。
[0018]在一個(gè)實(shí)施例中，互連基板可具有小于7ppm/°C的有效熱膨脹系數(shù)。在示例性實(shí)施例中，所述至少兩個(gè)邏輯芯片可具有基本上相同的結(jié)構(gòu)。在具體實(shí)施例中，基板的導(dǎo)電結(jié)構(gòu)可包括在基本上平行于第一表面的方向上延伸的多條導(dǎo)電跡線。在一個(gè)實(shí)施例中，微電子組件還可包括至少部分地覆蓋在邏輯芯片中的至少一個(gè)的背面上的散熱器。在示例性實(shí)施例中，散熱器可至少部分地覆蓋在存儲(chǔ)器芯片上。在具體實(shí)施例中，存儲(chǔ)器芯片可具有在垂直于豎直方向的水平方向上的第一寬度，并且所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片可在水平方向上具有組合的第二寬度。第一寬度可小于第二寬度。
[0019]在具體實(shí)施例中，散熱器可包括延伸超出其下表面的基座部分?；糠挚山佑|第一邏輯芯片和第二邏輯芯片中的至少一個(gè)的背面。在一個(gè)實(shí)施例中，存儲(chǔ)器芯片可至少部分地覆蓋在散熱器的上表面上。在示例性實(shí)施例中，基板的導(dǎo)電結(jié)構(gòu)可包括延伸穿過散熱器中的開口的引線。在具體實(shí)施例中，微電子組件還可包括包含所述散熱器在內(nèi)的多個(gè)散熱器。所述多個(gè)散熱器中的每一個(gè)可至少部分地覆蓋在邏輯芯片中的至少一個(gè)的背面上。基板的導(dǎo)電結(jié)構(gòu)可包括在所述多個(gè)散熱器的兩個(gè)相鄰散熱器的邊緣之間延伸的引線。
[0020]本發(fā)明的另外方面提供了包括根據(jù)本發(fā)明的上述方面的微電子結(jié)構(gòu)、根據(jù)本發(fā)明的上述方面的復(fù)合芯片、或所述微電子結(jié)構(gòu)及所述復(fù)合芯片二者與其他電子器件相結(jié)合的系統(tǒng)。例如，該系統(tǒng)可設(shè)置在單個(gè)外殼中，所述外殼可以是便攜式外殼。根據(jù)本發(fā)明的該方面的優(yōu)選實(shí)施例的系統(tǒng)可比類似的常規(guī)系統(tǒng)更加緊湊。
[0021]根據(jù)本發(fā)明的另一個(gè)方面，制造微電子組件的方法可包括提供互連基板，通過基板的導(dǎo)電結(jié)構(gòu)使至少兩個(gè)邏輯芯片的信號(hào)觸點(diǎn)彼此電連接以便在邏輯芯片之間傳輸信號(hào)，以及通過基板的導(dǎo)電結(jié)構(gòu)將在存儲(chǔ)器芯片的正面處暴露的觸點(diǎn)電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的信號(hào)觸點(diǎn)?；ミB基板可具有第一表面、在豎直方向上遠(yuǎn)離第一表面的第二表面，以及在第二表面處暴露以用于與元件連接的端子。信號(hào)可代表數(shù)據(jù)或指令中的至少一者。邏輯芯片可適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令。每個(gè)邏輯芯片可具有面對(duì)互連基板的第一表面的正面。存儲(chǔ)器芯片的正面可面對(duì)所述至少兩個(gè)邏輯芯片中的每一個(gè)的背面。
[0022]在一個(gè)實(shí)施例中，該方法還可包括在垂直于豎直方向的水平方向上在所述至少兩個(gè)邏輯芯片之間提供封裝劑。在具體實(shí)施例中，電連接在存儲(chǔ)器芯片正面處暴露的觸點(diǎn)的步驟可包括:形成在封裝劑的主表面與基板的第一表面之間在豎直方向上延伸穿過封裝劑的開口、形成與基板的導(dǎo)電結(jié)構(gòu)的觸點(diǎn)接觸并在開口內(nèi)延伸的導(dǎo)電通孔、以及將存儲(chǔ)器芯片的觸點(diǎn)與導(dǎo)電通孔電連接。基板的導(dǎo)電結(jié)構(gòu)的觸點(diǎn)可暴露在開口內(nèi)。開口可在水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間。
[0023]在示例性實(shí)施例中，第一邏輯芯片和第二邏輯芯片每一個(gè)可都具有與其各自的正面相對(duì)的背面。提供封裝劑的步驟可包括使封裝劑的主表面平整化，使得所述主表面與第一邏輯芯片和第二邏輯芯片中的每一者的背面基本上共平面。在一個(gè)實(shí)施例中，所述平整化可通過對(duì)封裝劑的主表面與第一邏輯芯片和第二邏輯芯片中的每一者的背面進(jìn)行研磨而執(zhí)行。
【專利附圖】

【附圖說明】
[0024]圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的堆疊微電子組件的圖解剖視圖。
[0025]圖2為圖1的一部分的局部放大剖視圖，示出了位于面朝上存儲(chǔ)器芯片與互連基板之間的接線鍵合連接。
[0026]圖3A為圖1的一部分的局部放大剖視圖，示出了位于面朝下存儲(chǔ)器芯片與互連基板之間的電連接。
[0027]圖3B-3E為圖3A的替代實(shí)施例的局部放大剖視圖。
[0028]圖4為根據(jù)另一個(gè)實(shí)施例的堆疊微電子組件的圖解剖視圖，所述堆疊微電子組件具有位于存儲(chǔ)器芯片與邏輯芯片之間的散熱器。
[0029]圖5A為圖4的一部分的局部放大剖視圖，示出了位于面朝下存儲(chǔ)器芯片與互連基板之間的電連接。
[0030]圖5B為圖5A的替代實(shí)施例的局部放大剖視圖。
[0031]圖6為根據(jù)另一個(gè)實(shí)施例的堆疊微電子組件的圖解剖視圖，所述堆疊微電子組件具有在邏輯芯片之間延伸的平整化的封裝劑。
[0032]圖7A為圖6的一部分的局部放大剖視圖，示出了位于面朝下存儲(chǔ)器芯片與互連基板之間的電連接。
[0033]圖7B為圖7A的替代實(shí)施例的局部放大剖視圖。
[0034]圖8為可對(duì)應(yīng)于圖1至7B中示出的微電子組件的俯視平面圖。[0035]圖9為根據(jù)另一個(gè)實(shí)施例的具有第二基板的堆疊微電子組件的圖解剖視圖。
[0036]圖10為根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0037]參見圖1，根據(jù)本發(fā)明的一個(gè)實(shí)施例的微電子組件10包括互連基板20、覆蓋在基板20的第一表面21上的邏輯芯片30、存儲(chǔ)器芯片40、以及覆蓋在每個(gè)存儲(chǔ)器芯片的表面上的至少一個(gè)散熱器50，其中每個(gè)存儲(chǔ)器芯片至少部分地覆蓋在邏輯芯片中的至少一個(gè)的背面36上。
[0038]在圖1中，平行于第一表面21的方向在本文中被稱為“水平”或“橫向”方向，而垂直于正面的方向在本文中被稱為“向上”或“向下”方向，且在本文中還被稱為“豎直”方向。在本文中提到的方向處于所提及結(jié)構(gòu)的參照系中。因此，這些方向可在垂直或重力參照系中以任意取向設(shè)置。當(dāng)述及一個(gè)特征設(shè)置在“一表面上方”比另一特征更大的高度處時(shí)，是指在相同垂直方向上所述一個(gè)特征與所述表面的距離大于所述另一個(gè)特征與所述表面的距離。相反，當(dāng)述及一個(gè)特征設(shè)置在“一表面上方”比另一特征更小的高度處時(shí)，是指在相同垂直方向上所述一個(gè)特征與所述表面的距離小于所述另一個(gè)特征與所述表面的距離。
[0039]互連基板20在基本上垂直于第一表面的豎直方向V上可具有介于第一表面21與遠(yuǎn)離第一表面的第二表面22之間的厚度T。厚度T通常小于200 μ m,并且可顯著更小，例如130 μ m、70 μ m或甚至更小。
[0040]互連基板20可具有從第二表面22延伸至中間表面25的插入體部分24。插入體部分24優(yōu)選地具有小于10*10-6/°C (或ppm/°C)的熱膨脹系數(shù)(“CTE”)。在具體實(shí)施例中，插入體部分24可具有小于7*10-6/°C (或ppm/°C)的CTE。插入體部分24優(yōu)選地基本上由諸如半導(dǎo)體、玻璃或陶瓷的材料組成。
[0041]互連基板20可具有一個(gè)或多個(gè)能夠覆蓋在插入體部分24的中間表面25上的電介質(zhì)層60。電介質(zhì)層60可從插入體部分24的中間表面25延伸至互連基板20的第一表面21，使得電介質(zhì)層60的暴露表面限定互連基板的第一表面。此類電介質(zhì)層60可使互連基板20的導(dǎo)電元件彼此電絕緣且與插入體部分24電絕緣。電介質(zhì)層60可包括無機(jī)電介質(zhì)材料或有機(jī)電介質(zhì)材料或二者。在一個(gè)實(shí)例中，電介質(zhì)層60可包括電沉積的共形涂層或其他電介質(zhì)材料，例如可光成像的聚合材料，例如焊料掩膜材料。
[0042]在本文所述的實(shí)施例中，電介質(zhì)層60可結(jié)合到插入體部分24并可具有基本上小于插入體部分的厚度的厚度，使得互連基板20具有的有效CTE可大致等于插入體部分的CTE,即便電介質(zhì)層的CTE顯著高于插入體部分的CTE。在一個(gè)實(shí)例中，互連基板20可具有小于10*10-6/°C (或ppm/°C)的有效CTE。在具體實(shí)例中，互連基板20可具有小于7*10_6/°C(或ppm/°C)的有效CTE。
[0043]電觸點(diǎn)23在互連基板20的第一表面21處暴露。如本公開中所用，當(dāng)述及導(dǎo)電兀件“暴露在”某結(jié)構(gòu)的表面處時(shí)，是指所述導(dǎo)電元件可用于與在垂直于所述表面的方向上從所述結(jié)構(gòu)外部朝所述表面移動(dòng)的理論點(diǎn)接觸。因此，暴露在某結(jié)構(gòu)的表面處的端子或其他導(dǎo)電元件可從該表面突出；可與該表面齊平；或可相對(duì)于該表面凹進(jìn)并通過結(jié)構(gòu)中的孔或凹陷暴露。
[0044]電端子26暴露在基板20的第二表面22處,用于與另一個(gè)兀件諸如電路板互連。電端子26可通過導(dǎo)電塊27電連接到另一個(gè)元件。
[0045]導(dǎo)電塊27可包含具有相對(duì)低的熔融溫度的易熔金屬，如焊料、錫或包含多種金屬在內(nèi)的低共熔混合物。作為另外一種選擇，導(dǎo)電塊27可包含可潤(rùn)濕金屬，如銅或其他貴金屬或非貴金屬，其熔融溫度高于焊料或另一種易熔金屬。此類可潤(rùn)濕金屬可與對(duì)應(yīng)的特征接合，如電路板的易熔金屬特征，以將微電子組件10從外部互連至這樣的電路板。在具體實(shí)施例中，導(dǎo)電塊27可包含散布在介質(zhì)中的導(dǎo)電材料，所述介質(zhì)可以是例如導(dǎo)電膏，如金屬填充膏、焊料填充膏或各向同性的導(dǎo)電粘合劑或各向異性的導(dǎo)電粘合劑。
[0046]多條導(dǎo)電跡線62可沿著各自的電介質(zhì)層60的表面、沿著基板20的第一表面21、和/或在相鄰的電介質(zhì)層之間延伸。跡線62中的一些可電連接到觸點(diǎn)23中的一個(gè)或多個(gè)?；ミB基板20的插入體部分24包括在跡線62中的一者或多者與相應(yīng)的電端子26之間延伸的導(dǎo)電通孔28。
[0047]邏輯芯片30包括第一邏輯芯片31、第二邏輯芯片32和第三邏輯芯片33。邏輯芯片30中的每一個(gè)可覆蓋在互連基板20的第一表面21上。每個(gè)邏輯芯片30可在其面對(duì)互連基板20的第一表面21的正面35處具有多個(gè)導(dǎo)電觸點(diǎn)34，使得每個(gè)邏輯芯片30相對(duì)于互連基板的第一表面呈面朝下取向。每個(gè)邏輯芯片30的觸點(diǎn)34可暴露在覆蓋在邏輯芯片的正面35上的電介質(zhì)層(未不出)的表面處。此類電介質(zhì)層中的一個(gè)或多個(gè)可被稱為邏輯芯片30的“鈍化層”。每個(gè)邏輯芯片30可具有與其正面35相對(duì)的背面36。
[0048]在具體實(shí)施例中，每個(gè)邏輯芯片30可以是安裝至在互連基板20的第一表面21處暴露的觸點(diǎn)23的倒裝芯片。每個(gè)邏輯芯片30的觸點(diǎn)34可通過導(dǎo)電塊70電連接到觸點(diǎn)23，所述導(dǎo)電塊70例如為焊料球或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0049]多個(gè)有源半導(dǎo)體裝置(例如，晶體管、二極管等)可設(shè)置在位于正面35處和/或正面35下方的每個(gè)邏輯芯片30的有源半導(dǎo)體區(qū)域中。邏輯芯片30可通過跡線62彼此電連接。邏輯芯片30可具有基本上相同的結(jié)構(gòu)，并且可適于用作單個(gè)處理器，例如多核處理器，和/或此類邏輯芯片可適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令。如本文所用，被視為具有“基本上相同的結(jié)構(gòu)”的邏輯芯片30可具有彼此相同的結(jié)構(gòu)，或者此類邏輯芯片30可相對(duì)于彼此具有微小的變化。
[0050]在具體實(shí)施例中，邏輯芯片30中的每一個(gè)的觸點(diǎn)34可以是信號(hào)觸點(diǎn)。在此類實(shí)施例中，每個(gè)邏輯芯片30的信號(hào)觸點(diǎn)34可通過基板的導(dǎo)電結(jié)構(gòu)(如，多條導(dǎo)電跡線62、暴露在第一表面21處的電觸點(diǎn)23等)直接電連接到其他邏輯芯片的信號(hào)觸點(diǎn)以用于在邏輯芯片之間傳輸信號(hào)，所述信號(hào)代表數(shù)據(jù)或指令中的至少一者。
[0051]存儲(chǔ)器芯片40可包括第一存儲(chǔ)器芯片41和第二存儲(chǔ)器芯片42。存儲(chǔ)器芯片40中的每一個(gè)可至少部分地覆蓋在邏輯芯片30中的至少一個(gè)的背面36上。每個(gè)存儲(chǔ)器芯片40可在其正面45處具有多個(gè)導(dǎo)電觸點(diǎn)44。每個(gè)存儲(chǔ)器芯片40的觸點(diǎn)44可布置成例如一行或兩個(gè)平行的行。一行觸點(diǎn)44可沿著正面45的邊緣延伸，如在第一存儲(chǔ)器芯片41中所示，或沿著正面45的中心延伸，如在第二存儲(chǔ)器芯片42中所示。每個(gè)存儲(chǔ)器芯片40可具有與其正面45相對(duì)的背面46。
[0052]第一存儲(chǔ)器芯片41的背面46可面對(duì)第一邏輯芯片31的背面36，使得第一存儲(chǔ)器芯片可相對(duì)于基板20的第一表面21呈面朝上取向。在圖8中還可看到面朝上安裝的覆蓋在邏輯芯片30的背面36上的示例存儲(chǔ)器芯片40。[0053]第二存儲(chǔ)器芯片42的正面45可面對(duì)第二邏輯芯片32及第三邏輯芯片33的背面36，使得第二存儲(chǔ)器芯片相對(duì)于基板20的第一表面21可面朝下。在圖8中還可看到面朝下以覆蓋在兩個(gè)相鄰邏輯芯片30的背面36上的方式安裝的示例存儲(chǔ)器芯片40。在具體實(shí)施例中，如圖8中所示，多個(gè)存儲(chǔ)器芯片40可面朝下安裝以覆蓋在兩個(gè)相鄰邏輯芯片30的背面36上。在圖8所示的一個(gè)實(shí)施例中，單個(gè)存儲(chǔ)器芯片40’可面朝下安裝以覆蓋在四個(gè)相鄰存儲(chǔ)器芯片30的背面36上。
[0054]在一個(gè)實(shí)例中，第一存儲(chǔ)器芯片41可通過在第一存儲(chǔ)器芯片的背面46與第一邏輯芯片的背面36之間延伸的粘合劑層72附接到第一邏輯芯片31。
[0055]在具體實(shí)施例中，第二存儲(chǔ)器芯片42可通過在第二存儲(chǔ)器芯片的正面45與第二邏輯芯片和第三邏輯芯片的背面36之間延伸的粘合劑層72附接到第二邏輯芯片32和第三邏輯芯片33。在此類實(shí)施例中，粘合劑層72可沿著第二存儲(chǔ)器芯片42的正面45在其橫向邊緣47附近延伸，使得粘合劑層不接觸第二存儲(chǔ)器芯片的觸點(diǎn)44。
[0056]每個(gè)存儲(chǔ)器芯片40的觸點(diǎn)44可暴露在覆蓋在存儲(chǔ)器芯片的正面45上的電介質(zhì)層(未示出)的表面處。此類電介質(zhì)層中的一個(gè)或多個(gè)可被稱為存儲(chǔ)器芯片40的“鈍化層”。每個(gè)存儲(chǔ)器芯片40可通過多條導(dǎo)電跡線62電連接到邏輯芯片30中的至少一個(gè)。
[0057]存儲(chǔ)器芯片40中的每一個(gè)可包括記憶存儲(chǔ)組元件。如本文所用，“記憶存儲(chǔ)元件”是指布置成陣列的大量存儲(chǔ)單元，其與可用于存儲(chǔ)并從中檢索數(shù)據(jù)的電路一起例如用于通過電接口傳輸數(shù)據(jù)。
[0058]在一些實(shí)施例中，多條導(dǎo)電跡線62、暴露在互連基板20的第一表面21處的電觸點(diǎn)23、導(dǎo)電塊70、以及覆蓋在互連基板20的第一表面21上或在互連基板內(nèi)延伸的其他導(dǎo)電元件可被視為互連基板的導(dǎo)電結(jié)構(gòu)。在此類實(shí)施例中，邏輯芯片30可通過基板的導(dǎo)電結(jié)構(gòu)直接彼此電連接，并且存儲(chǔ)器芯片40中的至少一個(gè)可通過基板的導(dǎo)電結(jié)構(gòu)直接電連接到邏輯芯片30中的至少一個(gè)。
[0059]散熱器50可例如由任何導(dǎo)熱材料制成,包括金屬,諸如鈦、鶴、銅或金。散熱器50可在互連基板20的第一表面21的整個(gè)區(qū)域上散熱，這可獲得與沒有此類散熱器的微電子組件相比改善的熱性能。散熱器50可覆蓋在互連基板20的第一表面21的大部分上。在本文所述的任何實(shí)施例中，可存在多個(gè)散熱器50,所述多個(gè)散熱器50可一起用于將熱量分散在互連基板20的第一表面21的至少一部分的整個(gè)區(qū)域上。
[0060]散熱器50可至少部分地覆蓋在邏輯芯片30中至少一個(gè)的背面36上。散熱器50可至少部分地覆蓋在第一存儲(chǔ)器芯片41的正面45和第二存儲(chǔ)器芯片42的背面46上。如圖1所示，散熱器50可直接接觸第一存儲(chǔ)器芯片41的正面45和第二存儲(chǔ)器芯片42的背面46。散熱器50的下表面51可具有間隙或凹槽53，使得散熱器不直接接觸面朝上的第一存儲(chǔ)器芯片41的觸點(diǎn)44。
[0061]散熱器50可覆蓋在存儲(chǔ)器芯片40和邏輯芯片30上，并且可與存儲(chǔ)器芯片40和邏輯芯片30熱量互通，或者直接地或者間接地與附加的導(dǎo)熱材料諸如焊料、導(dǎo)熱粘合劑、或設(shè)置在兩者之間的導(dǎo)熱油脂熱連通。在散熱器50與一個(gè)存儲(chǔ)器芯片40(例如，第二存儲(chǔ)器芯片42)和兩個(gè)邏輯芯片30 (例如，第二邏輯芯片32和第三邏輯芯片33)接觸的示例實(shí)施例中，存儲(chǔ)器芯片可在基本上平行于基板20的第一表面21的水平方向H上具有第一寬度W1，并且邏輯芯片可在水平方向上具有組合的第二寬度W2，所述第一寬度小于所述第二寬度。在這樣的實(shí)施例中，具有小于寬度W2的寬度Wl可使兩個(gè)邏輯芯片30中的一者或兩者的背面36的一些部分延伸超過存儲(chǔ)器芯片40的橫向邊緣47，使得熱量可從邏輯芯片的背面直接傳輸至延伸超過下表面51從而接觸邏輯芯片的散熱器50的一個(gè)或多個(gè)基座部分56，或者使得熱量可通過設(shè)置在邏輯芯片的背面和散熱器50的下表面51之間的導(dǎo)熱粘合劑57而從邏輯芯片的背面間接地傳輸至散熱器50的下表面51。在圖8中還可看到在具有寬度Wl的存儲(chǔ)器芯片40與具有組合寬度W2的兩個(gè)相鄰邏輯芯片30之間的這種關(guān)系。[0062]圖2示出了圖1所示的第一存儲(chǔ)器芯片41的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的進(jìn)一步詳情。觸點(diǎn)44中的一些或全部可通過在觸點(diǎn)44和觸點(diǎn)23之間延伸的各自接線鍵合63電連接到觸點(diǎn)23。此類接線鍵合63可在水平方向H上位于第一邏輯芯片31和第二邏輯芯片32的橫向邊緣37之間。第一存儲(chǔ)器芯片41可通過接線鍵合63中的至少一根連接到所述多條導(dǎo)電跡線62。在存儲(chǔ)器芯片41具有電連接到基板20的觸點(diǎn)23的觸點(diǎn)44 (通過在觸點(diǎn)23與觸點(diǎn)44之間延伸的各自的接線鍵合63)的示例性實(shí)施例中，接線鍵合可在具有間隔開不超過500微米的相鄰平行邊緣37的相鄰邏輯芯片31和32之間延伸。
[0063]在圖8中還可看到在相鄰邏輯芯片30的橫向邊緣37之間從存儲(chǔ)器芯片40的一行觸點(diǎn)44延伸至互連基板20的第一表面21的接線鍵合63的示例性實(shí)施例。在圖8所示的具體實(shí)施例中，在多個(gè)存儲(chǔ)器芯片40與互連基板20的第一表面21之間延伸的接線鍵合63可在兩個(gè)相鄰邏輯芯片30的橫向邊緣37之間延伸。
[0064]圖3A示出了圖1所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的進(jìn)一步詳情。觸點(diǎn)44中的一些或全部可通過在觸點(diǎn)44和觸點(diǎn)23之間延伸的各自導(dǎo)電柱64電連接到觸點(diǎn)23。此類導(dǎo)電柱64可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的橫向邊緣37之間。第二存儲(chǔ)器芯片42可通過導(dǎo)電柱64中的至少一個(gè)連接到所述多條導(dǎo)電跡線62。
[0065]導(dǎo)電柱64 (和本文所述的其他導(dǎo)電柱中的任何一個(gè))可具有任何形狀,包括截頭圓錐形(如圖3A所示)或圓柱形。在導(dǎo)電柱64具有截頭圓錐形形狀的實(shí)施例中，柱64的橫截面直徑可在觸點(diǎn)44與觸點(diǎn)23之間的任一方向上逐漸減小。
[0066]圖3B示出了圖1所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的替代實(shí)施例。如圖3B所示，圖1的導(dǎo)電柱64中的一些或全部可被替換為延伸穿過至少一個(gè)中間插入體基板80的相應(yīng)導(dǎo)電通孔83和相應(yīng)導(dǎo)電塊74。
[0067]中間插入體基板80可在豎直方向V上具有面對(duì)第二存儲(chǔ)器芯片42的正面45的第一表面81以及與其相對(duì)的第二表面82，并且可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的相對(duì)的橫向邊緣37之間?；?0可具有小于10*10-6/°CO^ppm/°C)的熱膨脹系數(shù)(“CTE”)?；?0在豎直方向V上在第一表面81和第二表面82之間的厚度可與第二邏輯芯片32和第三邏輯芯片33的厚度基本上相同，該厚度為T’。
[0068]基板80可具有在第一表面81和第二表面82之間延伸的至少一個(gè)導(dǎo)電通孔83。每個(gè)通孔83可電連接到暴露在第一表面81處的相應(yīng)觸點(diǎn)84和暴露在第二表面82處的相應(yīng)觸點(diǎn)85。每個(gè)觸點(diǎn)84可通過導(dǎo)電塊75與第二存儲(chǔ)器芯片42的相應(yīng)觸點(diǎn)44連接。每個(gè)觸點(diǎn)85可通過導(dǎo)電塊74與暴露在互連基板20的第一表面21處的相應(yīng)觸點(diǎn)23連接。導(dǎo)電塊74和75可以是焊料球或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0069]觸點(diǎn)44與觸點(diǎn)23中的一些或全部之間的電連接可包括導(dǎo)電通孔83中的相應(yīng)部分。第二存儲(chǔ)器芯片42可通過導(dǎo)電通孔83中的至少一個(gè)連接到所述多條導(dǎo)電跡線62。
[0070]圖3C示出了圖1所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的另一個(gè)替代實(shí)施例。如圖3C所示，圖1的導(dǎo)電柱64中的一些或全部可被替換為相應(yīng)的細(xì)長(zhǎng)導(dǎo)電塊76。細(xì)長(zhǎng)導(dǎo)電塊76可以是細(xì)長(zhǎng)焊料連接件或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0071]圖3D示出了圖1所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的另一個(gè)替代實(shí)施例。如圖3D所示，圖1的導(dǎo)電柱64中的一些或全部可被替換為相應(yīng)的導(dǎo)電柱86和導(dǎo)電樁87。導(dǎo)電柱86和導(dǎo)電樁87通常為實(shí)心金屬凸塊或突起，其通?；旧嫌摄~、銅合金、鎳、金、或它們的組合組成。在一個(gè)實(shí)例中，柱86、樁87、或柱和樁兩者可通過鍍覆到可移除的層(例如光致抗蝕劑掩膜)中的開口內(nèi)而形成。在另一個(gè)實(shí)例中，柱86、樁87、或柱和樁兩者可通過蝕刻覆蓋在互連基板20的第一表面21和/或第二存儲(chǔ)器芯片42的正面45上的一個(gè)或多個(gè)金屬層來形成。
[0072]導(dǎo)電柱86中的每一個(gè)可在豎直方向V上從暴露在第二存儲(chǔ)器芯片42的正面45處的相應(yīng)導(dǎo)電觸點(diǎn)44延伸，并且可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的相對(duì)的橫向邊緣37之間。導(dǎo)電樁87中的每一個(gè)可在豎直方向V上從相應(yīng)導(dǎo)電觸點(diǎn)23 (其從互連基板20的第一表面21延伸)延伸，并且可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的相對(duì)的橫向邊緣37之間。
[0073]導(dǎo)電柱86和導(dǎo)電樁87中對(duì)應(yīng)的一些可通過各自的導(dǎo)電塊77彼此電連接。導(dǎo)電塊77可以是細(xì)長(zhǎng)焊料連接件或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。第二存儲(chǔ)器芯片42可通過至少一個(gè)導(dǎo)電柱86和導(dǎo)電樁87連接到所述多條導(dǎo)電跡線62。
[0074]導(dǎo)電柱86和導(dǎo)電樁87可具有任何形狀，包括截頭圓錐形或圓柱形(如圖3D所示)。在一些情況下，導(dǎo)電柱86可以和其所連接的導(dǎo)電樁87基本上相同。在導(dǎo)電柱86和導(dǎo)電樁87具有截頭圓錐形形狀的實(shí)施例中，柱和/或樁的橫截面直徑可在觸點(diǎn)44與觸點(diǎn)23之間的任一方向上逐漸減小。
[0075]在一個(gè)實(shí)施例中，第二存儲(chǔ)器芯片42的觸點(diǎn)44中的一些或全部可通過導(dǎo)電柱86和導(dǎo)電塊(但不包括導(dǎo)電樁87)電連接到暴露在主表面61處的對(duì)應(yīng)觸點(diǎn)23。在這樣的實(shí)施例中，每個(gè)導(dǎo)電柱86可通過導(dǎo)電塊與對(duì)應(yīng)的觸點(diǎn)23直接連接。
[0076]在另一個(gè)實(shí)施例中，第二存儲(chǔ)器芯片42的觸點(diǎn)44中的一些或全部可通過導(dǎo)電樁87和導(dǎo)電塊(但不包括導(dǎo)電柱86)電連接到暴露在互連基板20的第一表面21處的對(duì)應(yīng)觸點(diǎn)23。在這樣的實(shí)施例中，每個(gè)導(dǎo)電樁87可通過導(dǎo)電塊與第二存儲(chǔ)器芯片42的對(duì)應(yīng)觸點(diǎn)44直接連接。
[0077]圖3E示出了圖1所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的另一個(gè)替代實(shí)施例。如圖3E所示，圖1的導(dǎo)電柱64中的一些或全部可被替換為相應(yīng)導(dǎo)電柱88和互連基板20的至少一個(gè)凸起表面66。
[0078]每個(gè)凸起表面66可以是在互連基板20的第一表面21上方在豎直方向V上延伸的互連基板20的相應(yīng)凸起部分29的朝上表面。每個(gè)凸起表面66可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的相對(duì)的橫向邊緣37之間。如圖3E所示，每個(gè)凸起部分29可包括插入體部分24的凸起段24’，并且電介質(zhì)層60可沉積覆蓋在插入體部分和其凸起段上。
[0079]每個(gè)凸起表面66可具有在該處暴露的至少一個(gè)導(dǎo)電觸點(diǎn)23，該觸點(diǎn)與多條導(dǎo)電跡線62電連接。第二存儲(chǔ)器芯片42可通過至少一個(gè)凸起表面66的至少一個(gè)導(dǎo)電觸點(diǎn)23電連接到所述多條跡線62。
[0080]導(dǎo)電柱88中的每一個(gè)可在豎直方向V上從暴露在第二存儲(chǔ)器芯片42的正面45處的相應(yīng)導(dǎo)電觸點(diǎn)44延伸，并可在水平方向H上位于第二邏輯芯片32和第三邏輯芯片33的相對(duì)的橫向邊緣37之間。每個(gè)導(dǎo)電柱88可通過導(dǎo)電塊78與凸起表面66的相應(yīng)觸點(diǎn)23連接。導(dǎo)電塊78可以是焊料球或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0081]在每個(gè)凸起部分29包括插入體部分24的凸起段24’的實(shí)施例中，可通過將掩膜層例如光致抗蝕劑層施加到插入體部分24的初始表面上需要形成凸起段的位置處來形成凸起段，然后可在未被掩膜層保護(hù)的位置中對(duì)插入體部分進(jìn)行蝕刻，使得受保護(hù)的凸起段在中間表面25上方延伸。隨后，可移除掩膜層，并將電介質(zhì)層60沉積覆蓋在插入體部分24和其凸起段24’上。
[0082]在具體實(shí)施例(未示出)中，每個(gè)凸起部分29可由電介質(zhì)材料制成，例如上文結(jié)合電介質(zhì)層60所述的任何材料。在該實(shí)施例中，每個(gè)凸起部分29可包括覆蓋在互連基板20的第一表面21上的多個(gè)堆疊電介質(zhì)層。在一個(gè)實(shí)例中，每個(gè)凸起部分29可使用電介質(zhì)增層法形成。
[0083]現(xiàn)在參見圖4，根據(jù)本發(fā)明實(shí)施例的微電子組件110包括互連基板120、覆蓋在基板120的第一表面121上的邏輯芯片130、存儲(chǔ)器芯片140、以及覆蓋在每個(gè)邏輯芯片的背面上的散熱器150，其中每個(gè)存儲(chǔ)器芯片至少部分地覆蓋在邏輯芯片中的至少一個(gè)的背面136上。一個(gè)或多個(gè)電介質(zhì)層160可覆蓋在基板120的第一表面121上。
[0084]具有插入體部分124的互連基板120和覆蓋在其中間表面125上的一個(gè)或多個(gè)電介質(zhì)層160與上文結(jié)合圖1所述的互連基板20、插入體部分24和電介質(zhì)層60相同。
[0085]邏輯芯片130與上文結(jié)合圖1所述的邏輯芯片30相同，不同的是第一邏輯芯片131位于圖4的右側(cè)，而第二邏輯芯片132和第三邏輯芯片133位于圖4的左側(cè)。
[0086]散熱器150與上文結(jié)合圖1所述的散熱器50相同，不同的是所述散熱器覆蓋在邏輯芯片130上并位于存儲(chǔ)器芯片140之下。如圖4所示，散熱器150可直接接觸邏輯芯片130的背面136。在具體實(shí)施例中，可將熱粘合劑(未示出)設(shè)置在散熱器150的下表面151與邏輯芯片130的背面136之間。在一個(gè)實(shí)例中，散熱器150可至少部分地覆蓋在邏輯芯片130中的至少一個(gè)的背面136上。
[0087]存儲(chǔ)器芯片140與上文結(jié)合圖1所述的存儲(chǔ)器芯片40相同，不同的是第一存儲(chǔ)器芯片141位于圖4的右側(cè)，而第二存儲(chǔ)器芯片142位于圖4的左側(cè)。
[0088]存儲(chǔ)器芯片140中的每一個(gè)可至少部分地覆蓋在邏輯芯片130中的至少一個(gè)的背面136和散熱器150的上表面152上。第一存儲(chǔ)器芯片141的背面146可面對(duì)散熱器150的上表面152，使得第一存儲(chǔ)器芯片可相對(duì)于基板120的第一表面121呈面朝上取向。第二存儲(chǔ)器芯片142的正面145可面對(duì)散熱器150的上表面152，使得第二存儲(chǔ)器芯片可相對(duì)于基板120的第一表面121呈面朝下取向。
[0089]在一個(gè)實(shí)例中，第一存儲(chǔ)器芯片141可通過在第一存儲(chǔ)器芯片的背面146與散熱器的上表面152之間延伸的粘合劑層172附接到散熱器150。在具體實(shí)施例中，第二存儲(chǔ)器芯片142可通過在第二存儲(chǔ)器芯片的正面145與散熱器的上表面152之間延伸的粘合劑層172附接到散熱器150。在這樣的實(shí)施例中，粘合劑層172可沿著第二存儲(chǔ)器芯片142的正面145在其橫向邊緣147附近延伸，使得粘合劑層不接觸第二存儲(chǔ)器芯片的觸點(diǎn)144。
[0090]與圖1的微電子組件10類似，第一存儲(chǔ)器芯片141的觸點(diǎn)144中的一些或全部可通過在觸點(diǎn)144和觸點(diǎn)123之間延伸的各自接線鍵合163電連接到觸點(diǎn)123。這樣的接線鍵合163可在水平方向H上位于第一邏輯芯片131和第二邏輯芯片132的橫向邊緣137之間，并且這樣的接線鍵合可延伸穿過開口 153，其中開口 153延伸穿過散熱器150的上表面152與下表面151之間。第一存儲(chǔ)器芯片141可通過接線鍵合163中的至少一根連接到所述多條導(dǎo)電跡線162。在一個(gè)實(shí)施例(未不出)中，接線鍵合163可在兩個(gè)相鄰的散熱器150的橫向邊緣之間延伸，而不是延伸穿過單個(gè)散熱器中的開口 153。
[0091]圖5A示出了圖4所示的第二存儲(chǔ)器芯片142的觸點(diǎn)144與暴露在互連基板120的第一表面121處的觸點(diǎn)123之間的電連接的進(jìn)一步詳情。與圖1的微電子組件10類似，觸點(diǎn)144中的一些或全部可通過在觸點(diǎn)144和觸點(diǎn)123之間延伸的各自導(dǎo)電柱164電連接到觸點(diǎn)123。此類導(dǎo)電柱164可在水平方向H上位于第二邏輯芯片132和第三邏輯芯片133的橫向邊緣137之間，并且這樣的導(dǎo)電柱可延伸穿過開口 154，其中開口 154延伸穿過散熱器150的上表面152與下表面151之間。第二存儲(chǔ)器芯片142可通過導(dǎo)電柱164中的至少一個(gè)連接到所述多條導(dǎo)電跡線162。在一個(gè)實(shí)施例(未不出)中，導(dǎo)電柱164可在兩個(gè)相鄰散熱器150的橫向邊緣之間延伸，而不是延伸穿過單個(gè)散熱器中的開口 154。
[0092]在具體實(shí)施例(未不出)中，導(dǎo)電柱164中的一些或全部可與相應(yīng)開口 154的內(nèi)表面155的輪廓相符，使得每個(gè)導(dǎo)電柱和其相應(yīng)的開口可被視為貫穿的散熱器導(dǎo)電通孔。在具有延伸穿過散熱器150的開口的導(dǎo)電通孔的此類實(shí)施例中，電介質(zhì)層可在導(dǎo)電通孔與開口的內(nèi)表面之間延伸，以用于將導(dǎo)電通孔與散熱器分離和絕緣。在一個(gè)實(shí)例中，散熱器可具有從其相對(duì)的上表面和下表面之間延伸穿過的至少一個(gè)貫穿的散熱器導(dǎo)電通孔，使得至少一個(gè)存儲(chǔ)器芯片140可通過導(dǎo)電通孔電連接到所述多條跡線162。
[0093]在一些實(shí)施例中，延伸穿過散熱器150中的開口 153的接線鍵合163或延伸穿過散熱器中的開口 154的導(dǎo)電柱164可被視為延伸穿過散熱器中的開口的引線，并且基板120的導(dǎo)電結(jié)構(gòu)可被視為包括此類引線。如本文所用，“引線”是在兩個(gè)導(dǎo)電元件之間延伸的電連接的一部分或全部，諸如包括接線鍵合163的引線，其中接線鍵合163從第一存儲(chǔ)器芯片141的觸點(diǎn)144之一延伸穿過散熱器150中的開口 153，然后到達(dá)暴露在互連基板120的第一表面121處的導(dǎo)電觸點(diǎn)123之一。
[0094]圖5B示出了圖4所示的第二存儲(chǔ)器芯片142的觸點(diǎn)144與暴露在互連基板120的第一表面121處的觸點(diǎn)123之間的電連接的替代實(shí)施例。如圖5B所示，圖4的導(dǎo)電柱164中的一些或全部可被替換為相應(yīng)的導(dǎo)電柱186和導(dǎo)電塊177。
[0095]與結(jié)合圖3D所述的導(dǎo)電柱86類似，導(dǎo)電柱186中的每一個(gè)可在豎直方向V上從暴露在第二存儲(chǔ)器芯片142的正面145處的相應(yīng)導(dǎo)電觸點(diǎn)144延伸，并可在水平方向H上位于第二邏輯芯片132和第三邏輯芯片133的相對(duì)的橫向邊緣137之間。
[0096]此類導(dǎo)電柱186還可延伸穿過開口 154，其中開口 154延伸穿過散熱器150的上表面152與下表面151之間。第二存儲(chǔ)器芯片142可通過導(dǎo)電柱186中的至少一個(gè)連接到所述多條導(dǎo)電跡線162。
[0097]每個(gè)導(dǎo)電柱186可通過導(dǎo)電塊177與各自的觸點(diǎn)123連接。導(dǎo)電塊177可是焊料球或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0098]與上文結(jié)合圖5A所述的導(dǎo)電柱164類似，在具體實(shí)施例(未示出)中，導(dǎo)電柱186中的一些或全部可與相應(yīng)開口 154的內(nèi)表面155的輪廓相符，使得每個(gè)導(dǎo)電柱和其相應(yīng)的開口可被視為貫穿的吸熱部件導(dǎo)電通孔。在具有延伸穿過散熱器150的開口的導(dǎo)電柱164的此類實(shí)施例中，電介質(zhì)層可在導(dǎo)電柱與開口的內(nèi)表面之間延伸，以用于將導(dǎo)電柱與散熱器分離和絕緣。
[0099]現(xiàn)在參見圖6，根據(jù)本發(fā)明實(shí)施例的微電子組件210與上文結(jié)合圖1所述的微電子組件10相同，不同的是微電子組件210包括覆蓋在互連基板20的第一表面21上的平整化封裝劑290，并且組件210包括在存儲(chǔ)器芯片40的觸點(diǎn)44與暴露在第一表面21處的觸點(diǎn)23之間的替代電連接。盡管圖6中未示出散熱器，但散熱器(諸如圖1中所示的散熱器50)可包括在微電子組件210中，并覆蓋在邏輯芯片30和/或存儲(chǔ)器芯片40上。
[0100]平整化的封裝劑290可在水平方向H上在邏輯芯片30之間延伸，使得平整化封裝劑基本上包圍邏輯芯片的橫向邊緣37。平整化的封裝劑290可具有與邏輯芯片30中的每一個(gè)的背面36 —起平整化的主表面291。
[0101]平整化的封裝劑290可包括至少一個(gè)從主表面291和與其相對(duì)的第二表面292之間延伸穿過的導(dǎo)電通孔264。此類導(dǎo)電通孔264可在水平方向H上位于相鄰的邏輯芯片30的橫向邊緣37之間。存儲(chǔ)器芯片40中的至少一個(gè)可通過所述至少一個(gè)導(dǎo)電通孔264電連接到所述多條跡線62。
[0102]在具體實(shí)施例中，導(dǎo)電通孔264中的至少一個(gè)可通過將導(dǎo)電金屬沉積在延伸穿過平整化的封裝劑290的開口 254內(nèi)來形成?？赏ㄟ^將金屬鍍覆到開口 254的內(nèi)表面255上來進(jìn)行導(dǎo)電金屬的沉積，從而形成導(dǎo)電通孔264。導(dǎo)電通孔264可以是實(shí)心的，或者導(dǎo)電通孔可包括可被電介質(zhì)材料填充的內(nèi)部空隙。在另一個(gè)實(shí)例中，可以例如通過絲網(wǎng)印刷、鏤花涂裝或點(diǎn)膠方法將導(dǎo)電燒結(jié)材料沉積到封裝劑290的開口內(nèi)，隨后固化燒結(jié)材料以便在開口內(nèi)形成無空隙的導(dǎo)電基體，從而形成導(dǎo)電通孔。在另一個(gè)實(shí)例中，可使用絲網(wǎng)印刷、鏤花涂裝或點(diǎn)膠方法將導(dǎo)電膏諸如焊膏或銀填充膏等沉積到開口內(nèi)。
[0103]在另一個(gè)實(shí)例中，導(dǎo)電通孔264可在將邏輯芯片30或存儲(chǔ)器芯片40附接到互連基板20之前形成。在此種實(shí)施例中，可將金屬層沉積到覆蓋在電介質(zhì)層60上的互連基板20的第一表面21上?？蓪⒀谀又T如光致抗蝕劑層施加到金屬層上需要形成導(dǎo)電通孔264的位置。然后，可將未被掩膜層保護(hù)的位置中的金屬層蝕刻掉，從而留下從第一表面21延伸的導(dǎo)電通孔264。隨后，可移除掩膜層，并且可施加封裝劑290，使封裝劑290在導(dǎo)電通孔264的橫向表面與邏輯芯片30的橫向邊緣37周圍延伸。
[0104]如圖6所示，第一存儲(chǔ)器芯片41的觸點(diǎn)44中的一些或全部可通過在觸點(diǎn)44和導(dǎo)電通孔264之間延伸的相應(yīng)接線鍵合263電連接到導(dǎo)電通孔264，使得第一存儲(chǔ)器芯片可通過接線鍵合和導(dǎo)電通孔連接到所述多條導(dǎo)電跡線62。每根接線鍵合263可從觸點(diǎn)44延伸至相應(yīng)導(dǎo)電通孔264的上表面265。每個(gè)上表面265可暴露在平整化的封裝劑290的主表面291處。
[0105]圖7A示出了圖6中所示的第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間的電連接的進(jìn)一步詳情。如圖7A所示，每個(gè)導(dǎo)電通孔264可在觸點(diǎn)23與暴露在平整化的封裝劑290的主表面291處的導(dǎo)電焊盤266之間延伸。導(dǎo)電塊275可在每個(gè)導(dǎo)電焊盤266與第二存儲(chǔ)器芯片42的對(duì)應(yīng)觸點(diǎn)44之間延伸。
[0106]圖7B示出了圖6和7A中所示的在第二存儲(chǔ)器芯片42的觸點(diǎn)44與暴露在互連基板20的第一表面21處的觸點(diǎn)23之間延伸的導(dǎo)電通孔264的替代實(shí)施例。如圖7B所不，在觸點(diǎn)23與暴露在平整化的封裝劑290的主表面291處的導(dǎo)電焊盤266之間延伸的導(dǎo)電通孔264’可具有圓柱形形狀，而不是圖7A所示的導(dǎo)電通孔264的截頭圓錐形形狀。
[0107]圖8為可對(duì)應(yīng)于圖1至7B中示出的微電子組件的俯視平面圖。如圖8所示，微電子組件310可包括多個(gè)覆蓋在互連基板20的第一表面21上的邏輯芯片30和覆蓋在邏輯芯片的背面36上的存儲(chǔ)器芯片40。每個(gè)存儲(chǔ)器芯片40可相對(duì)于存儲(chǔ)器芯片平放在其上的邏輯芯片30具有任何縱向取向。優(yōu)選的是，每個(gè)存儲(chǔ)器芯片40至少部分地覆蓋在至少一個(gè)邏輯芯片30的背面36上。
[0108]現(xiàn)在參見圖9，根據(jù)本發(fā)明實(shí)施例的微電子結(jié)構(gòu)400可包括微電子組件410和第二基板401，其中微電子組件410可以是上文所述的微電子組件10、110、210或310中的任何一種。在一個(gè)實(shí)例中，第二基板401可具有大于或等于10ppm/°C的有效CTE。
[0109]在具體實(shí)施例中，第二基板401可以是其中另外包含微電子組件410的封裝的基板。在示例性實(shí)施例中，第二基板401可以是電路面板，諸如母板。在一個(gè)實(shí)施例中，第二基板401可以是模塊基板，其可進(jìn)一步連接到電路面板或另一個(gè)元件。
[0110]第二基板401可具有第一表面402和與第一表面相對(duì)的第二表面403。第二基板401的第一表面402可面向互連基板420的第二表面422。第二基板401可具有暴露在第一表面402處的導(dǎo)電觸點(diǎn)404和暴露在第二表面403處的電端子405,以用于與另一個(gè)兀件諸如電路板連接。在具體實(shí)施例中，電端子405可位于與面向互連基板420的第一表面402相對(duì)的第二表面403上。
[0111]每個(gè)導(dǎo)電觸點(diǎn)404可通過導(dǎo)電塊427與互連基板420的各自電端子426電連接。電端子405可通過導(dǎo)電塊406電連接到另一個(gè)元件。導(dǎo)電塊406和427可以是焊料球或上文結(jié)合導(dǎo)電塊27所述的任何其他材料。
[0112]上文所述的微電子組件可用于構(gòu)建各式各樣的電子系統(tǒng)，如圖10所示。例如，根據(jù)本發(fā)明的另一個(gè)實(shí)施例的系統(tǒng)500包括與其他電子元件508和510相結(jié)合的上述微電子組件506。微電子組件506可以是上文所述的微電子組件10、110、210或310中的任何一種，或者微電子組件506可以是上文所述的微電子結(jié)構(gòu)400。在所述的實(shí)例中，元件508為半導(dǎo)體芯片，而元件510為顯示屏，但可使用任何其他元件。當(dāng)然，盡管為了清楚起見，圖10中只示出了兩個(gè)附加元件，但系統(tǒng)可包括任何數(shù)量的此類元件。微電子組件506可以是上文所述的組件中的任何一種。在另一種變型形式中，可使用任何數(shù)量的此類微電子組件。
[0113]微電子組件506以及元件508和510安裝在用虛線示意性描繪的共同外殼501中，并且在必要時(shí)彼此電互連以形成所需的電路。在示出的示例性系統(tǒng)中，該系統(tǒng)包括電路面板502，諸如電路板或柔性印刷電路板，并且電路面板包括許多使元件彼此互連的導(dǎo)體504，圖10僅示出了其中的一個(gè)。然而，這僅是示例性的；可使用任何適于進(jìn)行電連接的結(jié)構(gòu)。
[0114]外殼501被示出為可用于例如移動(dòng)電話或個(gè)人數(shù)字助理的便攜式外殼，并且屏幕510暴露在外殼的表面處。如果結(jié)構(gòu)506包括光敏組件諸如成像芯片，則還可提供用于將光路由至該結(jié)構(gòu)的透鏡511或其他光學(xué)裝置。此外，圖10中所示的簡(jiǎn)化系統(tǒng)也僅是示例性的；可使用上文所述的結(jié)構(gòu)制成其他系統(tǒng)，包括通常被視為固定結(jié)構(gòu)的系統(tǒng)，例如臺(tái)式計(jì)算機(jī)、路由器等。
[0115]本文所公開的開口和導(dǎo)電元件可通過例如以下專利申請(qǐng)中更詳細(xì)公開的那些方法形成:2010年7月23日提交的共同未決且共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)12/842,587、12/842，612,12/842, 651,12/842, 669,12/842, 692 和 12/842，717，以及已公布的美國(guó)專利申請(qǐng)公開2008/0246136，所述專利申請(qǐng)的公開內(nèi)容以引用方式并入本文。
[0116]雖然本文已參照具體的實(shí)施例描述了本發(fā)明，但應(yīng)當(dāng)理解，這些實(shí)施例僅僅是舉例說明本發(fā)明的原理和應(yīng)用。因此，應(yīng)當(dāng)理解，可對(duì)所述示例性實(shí)施例進(jìn)行許多修改，并且可在不脫離如所附權(quán)利要求所定義的本發(fā)明的實(shí)質(zhì)和范圍的情況下設(shè)想出其他布置方式。
[0117]應(yīng)當(dāng)理解，本文示出的多個(gè)從屬權(quán)利要求和特征可使用與初始權(quán)利要求中所呈現(xiàn)的方式不同的方式相組合。還應(yīng)當(dāng)理解，結(jié)合各個(gè)實(shí)施例所述的特征可與所述實(shí)施例中的其他實(shí)施例共享。
[0118]工業(yè)話用件
[0119]本發(fā)明享有廣泛的工業(yè)適用性，包括但不限于微電子組件和制造微電子組件的方法。
【權(quán)利要求】
1.一種微電子組件，包括: 互連基板，所述互連基板具有第一表面、在豎直方向上遠(yuǎn)離所述第一表面的第二表面、所述互連基板上的導(dǎo)電結(jié)構(gòu)、以及暴露在所述第二表面處用于與元件連接的端子； 覆蓋在所述基板的所述第一表面上的至少兩個(gè)邏輯芯片，每個(gè)邏輯芯片在其面對(duì)所述互連基板的所述第一表面的正面處具有多個(gè)信號(hào)觸點(diǎn)，每個(gè)邏輯芯片的所述信號(hào)觸點(diǎn)通過所述基板的所述導(dǎo)電結(jié)構(gòu)直接電連接到其他邏輯芯片的信號(hào)觸點(diǎn)以用于在所述邏輯芯片之間傳輸信號(hào)，所述信號(hào)代表數(shù)據(jù)或指令中的至少一者，所述邏輯芯片適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令，并且每個(gè)邏輯芯片具有與所述正面相對(duì)的背面；以及 存儲(chǔ)器芯片，所述存儲(chǔ)器芯片具有其上具有觸點(diǎn)的正面，所述存儲(chǔ)器芯片的所述正面面對(duì)所述至少兩個(gè)邏輯芯片中的每一個(gè)的所述背面，所述存儲(chǔ)器芯片的所述觸點(diǎn)通過所述基板的所述導(dǎo)電結(jié)構(gòu)直接電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的所述信號(hào)觸點(diǎn)。
2.根據(jù)權(quán)利要求1所述的微電子組件，還包括在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間的中間插入體基板，所述中間插入體基板具有在其相對(duì)的第一表面和第二表面之間延伸穿過所述中間插入體基板的至少一個(gè)導(dǎo)電通孔，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)導(dǎo)電通孔。
3.根據(jù)權(quán)利要求1所述的微電子組件，還包括至少一個(gè)焊料連接件，所述焊料連接件在豎直方向上從所述存儲(chǔ)器芯片的所述正面延伸，并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)焊料連接件。
4.根據(jù)權(quán)利要求1所述的微電子組件，還包括至少一個(gè)導(dǎo)電樁，所述至少一個(gè)導(dǎo)電樁在豎直方向上從所述互連 基板延伸，并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)導(dǎo)電樁，每個(gè)導(dǎo)電樁通過導(dǎo)電塊電連接到暴露在所述存儲(chǔ)器芯片的所述正面處的各自的導(dǎo)電元件。
5.根據(jù)權(quán)利要求1所述的微電子組件，還包括至少一個(gè)導(dǎo)電柱，所述至少一個(gè)導(dǎo)電柱在豎直方向上從所述存儲(chǔ)器芯片的所述正面延伸，并在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)導(dǎo)電柱，每個(gè)導(dǎo)電柱通過導(dǎo)電塊電連接到暴露在所述第一表面處的各自的導(dǎo)電元件。
6.根據(jù)權(quán)利要求1所述的微電子組件，還包括在豎直方向上從所述互連基板延伸的至少一個(gè)導(dǎo)電樁和在豎直方向上從所述存儲(chǔ)器芯片的所述正面延伸的至少一個(gè)導(dǎo)電柱，所述導(dǎo)電樁和導(dǎo)電柱中的每一個(gè)在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的導(dǎo)電結(jié)構(gòu)包括所述導(dǎo)電樁和導(dǎo)電柱，每個(gè)導(dǎo)電樁通過導(dǎo)電塊電連接到各自的導(dǎo)電柱。
7.根據(jù)權(quán)利要求1所述的微電子組件，其中所述互連基板包括在豎直方向上在所述第一表面上方延伸的至少一個(gè)凸起表面，所述至少一個(gè)凸起表面在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)凸起表面的至少一個(gè)導(dǎo)電觸點(diǎn)。
8.根據(jù)權(quán)利要求7所述的微電子組件，其中所述至少一個(gè)凸起表面包括覆蓋在所述互連基板的所述第一表面上的多個(gè)堆疊電介質(zhì)層。
9.根據(jù)權(quán)利要求1所述的微電子組件，還包括具有基本上平坦的主表面的封裝劑，所述封裝劑在垂直于豎直方向的水平方向上在所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間延伸，其中所述封裝劑的所述主表面與所述第一邏輯芯片和第二邏輯芯片中的每一個(gè)的背面基本上共平面。
10.根據(jù)權(quán)利要求9所述的微電子組件，其中所述封裝劑具有在所述主表面和與所述主表面相對(duì)的第二表面之間延伸穿過所述封裝劑的至少一個(gè)導(dǎo)電通孔，并且所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一個(gè)導(dǎo)電通孔。
11.一種微電子組件,包括: 互連基板，所述互連基板具有第一表面、在豎直方向上遠(yuǎn)離所述第一表面的第二表面、所述互連基板上的導(dǎo)電結(jié)構(gòu)、以及暴露在所述第二表面處用于與元件連接的端子； 覆蓋在所述基板的所述第一表面上的至少兩個(gè)邏輯芯片，所述邏輯芯片具有間隔開不超過500微米的相鄰平行邊緣，每個(gè)邏輯芯片在其面對(duì)所述互連基板的所述第一表面的正面處具有多個(gè)信號(hào)觸點(diǎn)，每個(gè)邏輯芯片的所述信號(hào)觸點(diǎn)通過所述基板的所述導(dǎo)電結(jié)構(gòu)直接電連接到其他邏輯芯片的信號(hào)觸點(diǎn)以用于在所述邏輯芯片之間傳輸信號(hào)，所述信號(hào)代表數(shù)據(jù)或指令中的至少一者，所述邏輯芯片適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令，并且每個(gè)邏輯芯片具有與所述正面相對(duì)的背面；以及 存儲(chǔ)器芯片，所述存儲(chǔ)器芯片具有其上具有觸點(diǎn)的正面和與所述正面相對(duì)的背面，所述存儲(chǔ)器芯片的所述正面面對(duì)所述至少兩個(gè)邏輯芯片中的至少一個(gè)的所述背面，所述存儲(chǔ)器芯片的所述觸點(diǎn)通過所述基板的所述導(dǎo)電結(jié)構(gòu)直接電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的所述信號(hào)觸點(diǎn)。
12.根據(jù)權(quán)利要求1 1所述的微電子組件，還包括從所述存儲(chǔ)器芯片的所述正面延伸至所述互連基板的所述第一表面的至少一根接線鍵合，所述至少一根接線鍵合在垂直于豎直方向的水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括所述至少一根接線鍵合。
13.根據(jù)權(quán)利要求1或權(quán)利要求11所述的微電子組件，其中所述互連基板具有小于IOppm/°C的有效熱膨脹系數(shù)。
14.根據(jù)權(quán)利要求13所述的微電子組件，還包括第二基板，所述第二基板具有面向所述互連基板的所述第二表面的表面，所述第二基板具有與所述互連基板的所述端子電連接的觸點(diǎn)，所述第二基板具有大于或等于IOppm/°C的有效熱膨脹系數(shù)，并且在與面向所述互連基板的所述表面相對(duì)的表面上具有第二端子。
15.根據(jù)權(quán)利要求1或權(quán)利要求11所述的微電子組件，其中所述互連基板具有小于7ppm/°C的有效熱膨脹系數(shù)。
16.根據(jù)權(quán)利要求1或權(quán)利要求11所述的微電子組件，其中所述至少兩個(gè)邏輯芯片具有基本上相同的結(jié)構(gòu)。
17.根據(jù)權(quán)利要求1或權(quán)利要求11所述的微電子組件，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括在基本上平行于所述第一表面的方向上延伸的多條導(dǎo)電跡線。
18.根據(jù)權(quán)利要求1或權(quán)利要求11所述的微電子組件，還包括散熱器，所述散熱器至少部分地覆蓋在所述邏輯芯片中的至少一個(gè)的背面上。
19.根據(jù)權(quán)利要求18所述的微電子組件，其中所述散熱器至少部分地覆蓋在所述存儲(chǔ)器芯片上。
20.根據(jù)權(quán)利要求19所述的微電子組件，其中所述存儲(chǔ)器芯片在垂直于豎直方向的水平方向上具有第一寬度，并且所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片在水平方向上具有組合的第二寬度，所述第一寬度小于所述第二寬度。
21.根據(jù)權(quán)利要求20所述的微電子組件，其中所述散熱器包括延伸超出其下表面的基座部分，所述基座部分接觸所述第一邏輯芯片和第二邏輯芯片中的至少一個(gè)的所述背面。
22.根據(jù)權(quán)利要求18所述的微電子組件，其中所述存儲(chǔ)器芯片至少部分地覆蓋在所述散熱器的上表面上。
23.根據(jù)權(quán)利要求22所述的微電子組件，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括延伸穿過所述散熱器中的開口的引線。
24.根據(jù)權(quán)利要求22所述的微電子組件，還包括包含所述散熱器在內(nèi)的多個(gè)散熱器，所述多個(gè)散熱器中的每一個(gè)至少部分地覆蓋在所述邏輯芯片中的至少一個(gè)的背面上，其中所述基板的所述導(dǎo)電結(jié)構(gòu)包括在所述多個(gè)散熱器中的相鄰兩個(gè)散熱器的邊緣之間延伸的引線。
25.—種包括根據(jù)權(quán)利要求1或權(quán)利要求11所述的結(jié)構(gòu)以及電連接到所述結(jié)構(gòu)的一個(gè)或多個(gè)其他電子元件的系統(tǒng)。
26.根據(jù)權(quán)利要求25所述的系統(tǒng)，還包括外殼，所述結(jié)構(gòu)和所述其他電子元件被安裝至所述外殼。
27.一種制造微電子組件的方法，包括: 提供互連基板，所述互連基板具有`第一表面、在豎直方向上遠(yuǎn)離所述第一表面的第二表面、所述互連基板上的導(dǎo)電結(jié)構(gòu)、以及暴露在所述第二表面處用于與元件連接的端子； 通過所述基板的所述導(dǎo)電結(jié)構(gòu)將至少兩個(gè)邏輯芯片的信號(hào)觸點(diǎn)彼此電連接以用于在所述邏輯芯片之間傳輸信號(hào)，所述信號(hào)代表數(shù)據(jù)或指令中的至少一者，所述邏輯芯片適于同時(shí)執(zhí)行進(jìn)程的給定線程的一組指令，每個(gè)邏輯芯片具有面對(duì)所述互連基板的所述第一表面的正面；以及 通過所述基板的所述導(dǎo)電結(jié)構(gòu)將暴露在存儲(chǔ)器芯片的正面處的觸點(diǎn)電連接到所述至少兩個(gè)邏輯芯片中的至少一個(gè)的所述信號(hào)觸點(diǎn)，所述存儲(chǔ)器芯片的所述正面面對(duì)所述至少兩個(gè)邏輯芯片中每一個(gè)的所述背面。
28.根據(jù)權(quán)利要求27所述的方法，還包括在垂直于豎直方向的水平方向上在所述至少兩個(gè)邏輯芯片之間提供封裝劑。
29.根據(jù)權(quán)利要求28所述的方法，其中電連接暴露在所述存儲(chǔ)器芯片的所述正面處的所述觸點(diǎn)的步驟包括:形成開口，所述開口在豎直方向上在所述封裝劑的主表面和所述基板的第一表面之間延伸穿過所述封裝劑，使得所述基板的所述導(dǎo)電結(jié)構(gòu)的觸點(diǎn)暴露在所述開口內(nèi)，所述開口在水平方向上位于所述至少兩個(gè)邏輯芯片的第一邏輯芯片和第二邏輯芯片之間；以及形成導(dǎo)電通孔，所述導(dǎo)電通孔與所述基板的所述導(dǎo)電結(jié)構(gòu)的觸點(diǎn)接觸并在所述開口內(nèi)延伸；以及將所述存儲(chǔ)器芯片的所述觸點(diǎn)與所述導(dǎo)電通孔電連接。
30.根據(jù)權(quán)利要求29所述的方法，其中所述第一邏輯芯片和第二邏輯芯片每一個(gè)都具有與其各自的正面相對(duì)的背面，并且提供所述封裝劑的步驟包括使所述封裝劑的主表面平整化，使得所述主表面與所述第一邏輯芯片和第二邏輯芯片中的每一個(gè)的所述背面基本上共平面。
31.根據(jù)權(quán)利要求30所 述的方法，其中通過研磨所述封裝劑的所述主表面與所述第一邏輯芯片和第二邏輯芯片中的每一個(gè)的背面來執(zhí)行所述平整化。
【文檔編號(hào)】H01L23/367GK103620772SQ201280030711
【公開日】2014年3月5日 申請(qǐng)日期:2012年4月18日 優(yōu)先權(quán)日:2011年4月22日
【發(fā)明者】B·哈巴, I·莫哈梅德, P·薩瓦利亞 申請(qǐng)人:泰塞拉公司