專利名稱：局部氧化抬升外基區(qū)全自對準雙極晶體管及其制備方法
技術領域：
本發(fā)明涉及一種局部氧化抬升外基區(qū)全自對準雙極晶體管及其制備方法。
背景技術：
雙極晶體管的基極電阻Rb和集電極-基極電容CB。一直是制約器件高頻性能進一步提高的主要寄生參數(shù)，其對器件高頻性能指標的影響可用如下簡化的表達式描述。fmax =J~~其中，fT和fmax分別表示器件的截止頻率和最高振蕩頻率。
此外，Rb還是雙極晶體管熱噪聲的主要來源。因此，為了提高器件的高頻性能和改善器件的噪聲性能，減小Rb和CB。一直是雙極晶體管器件與工藝優(yōu)化的重要任務。采用單晶發(fā)射區(qū)-外基區(qū)自對準結構，即保證器件重摻雜外基區(qū)與單晶發(fā)射區(qū)的間距不取決于而且一般來說遠小于光刻允許的最小線寬或最小套刻間距，是減小Rb的有效途徑之一。另外，采用統(tǒng)一的掩模實現(xiàn)本征集電區(qū)窗口、選擇注入集電區(qū)(SIC)掩模窗口和單晶發(fā)射區(qū)的自對準，且將多晶抬升外基區(qū)置于本征集電區(qū)窗口外部的隔離介質層上，可以最大限度地減小Cb。。為了保證足夠低的發(fā)射極-基極電容，現(xiàn)有技術中需要通過淀積得到非保形覆蓋的氧化硅層，而該氧化硅層在本征集電區(qū)窗口外面的部分的厚度大于在本征集電區(qū)窗口內底部以及側面的部分的厚度。因此才能在去掉位于本征集電區(qū)窗口底部露出的較薄非保形覆蓋氧化硅層時，本征集電區(qū)窗口外的露出部分經過這一步腐蝕仍能保持足夠大的厚度。為了得到這種非保形覆蓋氧化硅層，本征集電區(qū)窗口要求具有較大的深寬比，這導致現(xiàn)有技術只適于制備本征集電區(qū)窗口和單晶發(fā)射區(qū)較窄的器件?，F(xiàn)有技術對于本征集電區(qū)窗口和單晶發(fā)射區(qū)寬度的限制將導致器件的工作電流和輸出功率受到限制，因此可能制約現(xiàn)有技術在射頻、微波以至毫米波功率半導體器件及其集成電路等方面的應用。

發(fā)明內容
為了克服上述的缺陷，本發(fā)明提供一種能夠有效緩解對于本征集電區(qū)窗口和單晶發(fā)射區(qū)寬度的限制的局部氧化抬升外基區(qū)全自對準雙極晶體管及其制備方法。為達到上述目的，一方面，本發(fā)明提供一種局部氧化抬升外基區(qū)全自對準雙極晶體管，包括第一導電類型的襯底、第二導電類型的硅埋層集電區(qū)、生長在所述襯底和硅埋層集電區(qū)上的第二導電類型的輕摻雜硅外延層、在所述輕摻雜硅外延層內形成并且連接所述硅埋層集電區(qū)的第二導電類型重摻雜硅集電極引出區(qū)、在所述輕摻雜硅外延層中形成的場區(qū)介質層、位于所述輕摻雜硅外延層內的選擇注入集電區(qū)、位于所述輕摻雜硅外延層上且對應所述選擇注入集電區(qū)的本征基區(qū)外延層、位于所述本征基區(qū)外延層上的發(fā)射區(qū)-基區(qū)隔離介質區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)內側的第二導電類型重摻雜多晶發(fā)射區(qū)、位于本征基區(qū)外延層內且對應發(fā)射區(qū)-基區(qū)隔離介質區(qū)所圍成窗口的第二導電類型重摻雜單晶發(fā)射區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)外圍的抬升外基區(qū)、以及位于抬升外基區(qū)下方的氧化硅隔離介質層；所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)由內側的氮化硅側墻和外側的氧化硅層組成，所述氧化硅層包括位于氮化硅側墻下的內延伸部、貼在氮化硅側墻外壁上的氧化硅層主體、以及位于氧化硅層主體上端且向外凸出的外延伸部；所述抬升外基區(qū)包括第一導電類型重摻雜多晶硅層和位于所述多晶硅層側面的Si/SiGe/Si多晶層，所述Si/SiGe/Si多晶層貼在所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)的外側壁上且位于所述外延伸部的下方。另一方面，本發(fā)明提供一種局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，所述方法包括下述步驟2.1采用第一導電類型輕摻雜硅片作為襯底10，在襯底10上形成第二導電類型重摻雜硅埋層集電區(qū)12 ;在襯底10和硅埋層集電區(qū)12上生 長第二導電類型輕摻雜硅外延層14；2. 2在硅外延層14中形成第二導電類型重摻雜硅集電極引出區(qū)16，所述硅集電極引出區(qū)16與硅埋層集電區(qū)12相連接并一直延伸到硅外延層14表面；2. 3在所述硅外延層14內形成場區(qū)介質層18 ；2. 4在所得結構上淀積第一氧化硅層20，在所述第一氧化硅層20上形成第一導電類型重摻雜第一多晶娃層22 ；2. 5涂覆光刻膠24，利用光刻、刻蝕工藝先后去除部分第一多晶硅層22和第一氧化娃層20,暴露出娃外延層14的上表面,形成本征集電區(qū)窗口 26 ；2. 6沿本征集電區(qū)窗口 26向下形成第二導電類型選擇注入集電區(qū)28 ；2. 7去除光刻膠24 ;在本征集電區(qū)窗口 26底部露出的硅外延層14的表面上生長本征基區(qū)Si/SiGe/Si外延層30,同時在露出的第一氧化娃層20的側壁、以及第一多晶娃層22的側壁和表面上淀積Si/SiGe/Si多晶層32 ；2. 8在所得結構上生長第二氧化硅層33，在所述第二氧化硅層33上淀積氮化硅層34；2. 9淀積平坦化層35，采用平坦化回刻方法刻蝕掉本征集電區(qū)窗口 26外的平坦化層35和氮化硅層34，刻蝕停止在所述第二氧化硅層33的表面上；2. 10去除平坦化層35 ;利用保留的氮化硅層34作為掩蔽層進行局部熱氧化，在本征集電區(qū)窗口 26之外生長第三氧化娃層36 ;第三氧化娃層36的厚度大于第二氧化娃層33的厚度；2. 11去除氮化硅層34 ;通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側墻38 ；以氮化硅側墻38為掩蔽層，采用濕法腐蝕去掉氮化硅側墻38之間露出的第二氧化硅層33，同時保證經過腐蝕后的第三氧化硅層36的厚度大于IOOnm ；2. 12在所得結構上形成第二導電類型重摻雜第二多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該第二多晶硅層和其下面的第三氧化硅層36，形成第二導電類型重摻雜多晶硅發(fā)射區(qū)40 ；2. 13通過光刻和刻蝕方法先后刻蝕第一多晶娃層22和第一氧化娃層20,露出娃集電極引出區(qū)16 ;剩余的第一氧化硅層20形成氧化硅隔離介質層；2. 14使得多晶硅發(fā)射區(qū)40中的雜質向本征基區(qū)Si/SiGe/Si外延層30內擴散形成第二導電類型重摻雜單晶發(fā)射區(qū)42 ；2. 17采用常規(guī)半導體集成電路后道工藝步驟，包括淀積孔介質層，制備接觸孔，弓丨出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。特別是，步驟2.1中采用離子注入再熱推進的方法在10上形成硅埋層集電區(qū)12。特別是，步驟2. 2中采用離子注入再熱推進的方法形成硅集電極引出區(qū)16。特別是，步驟2. 3中采用挖槽再填充介質層或者局部氧化的方法在所述硅外延層14內形成場區(qū)介質層18。特別是，步驟2. 4中通過原位摻雜淀積或者先淀積再離子注入的方法形成第一多晶娃層22。特別是，步驟2. 6中利用一次或多次離子注入形成選擇注入集電區(qū)28。特別是，步驟2. 7中利用圖形外延方法同時生長本征基區(qū)Si/SiGe/Si外延層30和 Si/SiGe/Si 多晶層 32。特別是，步驟2. 8中利用熱氧化或淀積方法生長第二氧化硅層33。特別是，步驟2. 9中平坦化層35的材料為光刻膠或氧化硅。特別是，步驟2. 9中平坦化回刻方法為化學機械剖光。特別是，步驟2. 12中通過原位摻雜淀積或者先淀積再離子注入的方法形成第二
多晶娃層。本發(fā)明局部氧化抬升外基區(qū)全自對準雙極晶體管使用熱氧化生長的氧化硅層來隔離多晶發(fā)射區(qū)和抬升外基區(qū)，經過腐蝕仍能保持足夠大的厚度，保證足夠低的發(fā)射極-基極電容，而且與現(xiàn)有技術相比能夠有效放寬對于本征集電區(qū)窗口和單晶發(fā)射區(qū)寬度的限制，不僅能夠制備本征集電區(qū)窗口和單晶發(fā)射區(qū)較窄的低噪聲和高速器件及其集成電路，而且也能夠制備本征集電區(qū)窗口和單晶發(fā)射區(qū)較寬的功率器件及其集成電路，在保持高性能的基礎上進一步拓寬了技術的應用領域和范圍。本發(fā)明局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法采用平坦化刻蝕結合局部氧化技術在本征集電區(qū)窗口外面自對準生長得到較厚的氧化硅層，在保證去掉薄氧化層位于本征集電區(qū)窗口底部露出部分的同時氧化娃層位于本征集電區(qū)窗口外的露出部分經過這一步腐蝕仍能保持足夠大的厚度，與現(xiàn)有技術相比同樣能保證足夠低的發(fā)射極-基極電容。上述平坦化刻蝕結合局部氧化技術對于本征集電區(qū)窗口和單晶發(fā)射區(qū)的寬度要求遠不如現(xiàn)有技術所需要的非保形覆蓋氧化硅淀積那么苛刻，因此本發(fā)明技術有效緩解了這方面的器件尺寸限制，適于制備具有從窄到寬各種尺寸本征集電區(qū)窗口和單晶發(fā)射區(qū)的器件。


圖1 圖11為本發(fā)明優(yōu)選實施例結構示意圖。
具體實施例方式下面結合說明書附圖和優(yōu)選實施例對本發(fā)明做詳細描述。優(yōu)選實施例一如圖1所示，采用第一導電類型輕摻雜硅片作為襯底10，采用離子注入再熱推進的方法在襯底10上形成第二導電類型重摻雜硅埋層集電區(qū)12。在襯底10和硅埋層集電區(qū)12上生長第二導電類型輕摻雜硅外延層14。采用離子注入再熱推進的方法在硅外延層14內形成第二導電類型重摻雜硅集電極引出區(qū)16，硅集電極引出區(qū)16與12相連接從而將集電區(qū)引出到表面，且硅集電極引出區(qū)16 —直延伸到硅外延層14的表面。采用挖槽再填充介質層的方法在硅外延層14內形成場區(qū)介質層18。如圖2所示，在所得結構上淀積第一氧化硅層20，然后在第一氧化硅層20上通過原位摻雜淀積的方法形成第一導電類型重摻雜第一多晶娃層22。如圖3所示，涂覆光刻膠24，通過光刻工藝先后干法刻蝕第一多晶硅層22和第一氧化硅層20，暴露出硅外延層14的表面，形成本征集電區(qū)窗口 26。利用一次離子注入形成第二導電類型選擇注入集電區(qū)28 (SIC區(qū))，S卩，保證本征集電區(qū)窗口 26同時也是SIC掩膜 窗P。如圖4所不,去掉光刻膠24。利用圖形外延方法在本征集電區(qū)窗口 26底部露出的娃外延層14表面上生長本征基區(qū)Si/SiGe/Si外延層30,同時在露出的第一氧化娃層20的側壁、以及第一多晶硅層22的側壁和表面上淀積Si/SiGe/Si多晶層32。如圖5所示，利用熱氧化生長第二氧化硅層33。在第二氧化硅層33上淀積氮化硅層34。如圖6所示，在所得結構上淀積氧化硅，形成平坦化層35。如圖7所示，采用化學機械剖光(CMP)把本征集電區(qū)窗口 26外的平坦化層35和氮化硅層34刻蝕掉，刻蝕停止在第二氧化硅層33上。如圖8所示，去掉平坦化層35。利用剩余的氮化硅層34作為掩蔽層進行局部熱氧化，在本征集電區(qū)窗口 26外面生長第三氧化硅層36。如圖9所示，去掉剩余的氮化硅層34。通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側墻38，以氮化硅側墻38為掩蔽層采用濕法腐蝕去掉氮化硅側墻38之間露出的第二氧化硅層33，同時保證經過腐蝕后的第三氧化硅層36的厚度大于lOOnm。如圖10所示，通過原位摻雜淀積的方法形成第二導電類型重摻雜第二多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該第二多晶硅層和下面的第三氧化硅層36，形成第二導電類型重摻雜多晶娃發(fā)射區(qū)40。通過光刻和刻蝕方法先后刻蝕第一多晶娃層22和第一氧化硅層20，并露出硅集電極引出區(qū)16。剩余的第一多晶硅層22和Si/SiGe/Si多晶層32組成抬升外基區(qū)。 如圖11所示，利用快速熱退火工藝使得多晶硅發(fā)射區(qū)40中的雜質向本征基區(qū)Si/SiGe/Si外延層30內擴散，形成第二導電類型重摻雜單晶發(fā)射區(qū)42。最后，采用常規(guī)半導體集成電路后道工藝步驟，包括淀積孔介質層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。優(yōu)選實施例二 如圖1所示，采用第一導電類型輕摻雜硅片作為襯底10，采用離子注入再熱推進的方法在襯底10上形成第二導電類型重摻雜硅埋層集電區(qū)12。在襯底10和硅埋層集電區(qū)12上生長第二導電類型輕摻雜硅外延層14。采用離子注入再熱推進的方法在硅外延層14內形成第二導電類型重摻雜硅集電極引出區(qū)16，硅集電極引出區(qū)16與12相連接從而將集電區(qū)引出到表面，且硅集電極引出區(qū)16 —直延伸到硅外延層14的表面。采用局部氧化的方法在硅外延層14內形成場區(qū)介質層18。如圖2所示，在所得結構上淀積第一氧化硅層20，然后在第一氧化硅層20上通過先淀積再離子注入的方法形成第一導電類型重摻雜第一多晶硅層22。如圖3所不,涂覆光刻膠24,通過光刻工藝先后干法刻蝕第一多晶娃層22和第一氧化硅層20，暴露出硅外延層14的表面，形成本征集電區(qū)窗口 26。利用多次離子注入形成第二導電類型選擇注入集電區(qū)28 (SIC區(qū))，S卩，保證本征集電區(qū)窗口 26同時也是SIC掩膜窗P。如圖4所不,去掉光刻膠24。利用圖形外延方法在本征集電區(qū)窗口 26底部露出的娃外延層14表面上生長本征基區(qū)Si/SiGe/Si外延層30,同時在露出的第一氧化娃層20的側壁、以及第一多晶硅層22的側壁和表面上淀積Si/SiGe/Si多晶層32。如圖5所示，利用淀積方法生長第二氧化硅層33。在第二氧化硅層33上淀積氮化娃層34。 如圖6所示，在所得結構上淀積光刻膠，形成平坦化層35。如圖7所示，采用平坦化回刻的方法把本征集電區(qū)窗口 26外的平坦化層35和氮化硅層34刻蝕掉，刻蝕停止在第二氧化硅層33上。如圖8所示，去掉平坦化層35。利用剩余的氮化硅層34作為掩蔽層進行局部熱氧化，在本征集電區(qū)窗口 26外面生長第三氧化硅層36。如圖9所示，去掉剩余的氮化硅層34。通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側墻38，以氮化硅側墻38為掩蔽層采用濕法腐蝕去掉氮化硅側墻38之間露出的第二氧化硅層33，同時保證經過腐蝕后的第三氧化硅層36的厚度大于lOOnm。如圖10所示，通過先淀積再離子注入的方法形成第二導電類型重摻雜第二多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該第二多晶硅層和下面的第三氧化硅層36，形成第二導電類型重摻雜多晶硅發(fā)射區(qū)40。通過光刻和刻蝕方法先后刻蝕第一多晶硅層22和第一氧化硅層20，并露出硅集電極引出區(qū)16。剩余的第一多晶硅層22和Si/SiGe/Si多晶層32組成抬升外基區(qū)。如圖11所示，利用專門熱退火工藝使得多晶硅發(fā)射區(qū)40中的雜質向本征基區(qū)Si/SiGe/Si外延層30內擴散，形成第二導電類型重摻雜單晶發(fā)射區(qū)42。最后，采用常規(guī)半導體集成電路后道工藝步驟，包括淀積孔介質層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。以上，僅為本發(fā)明的較佳實施例，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應該以權利要求所界定的保護范圍為準。
權利要求
1.一種局部氧化抬升外基區(qū)全自對準雙極晶體管，包括第一導電類型的襯底、第二導電類型的硅埋層集電區(qū)、生長在所述襯底和硅埋層集電區(qū)上的第二導電類型的輕摻雜硅外延層、在所述輕摻雜硅外延層內形成并且連接所述硅埋層集電區(qū)的第二導電類型重摻雜硅集電極引出區(qū)、在所述輕摻雜硅外延層中形成的場區(qū)介質層、位于所述輕摻雜硅外延層內的選擇注入集電區(qū)、位于所述輕摻雜硅外延層上且對應所述選擇注入集電區(qū)的本征基區(qū)外延層、位于所述本征基區(qū)外延層上的發(fā)射區(qū)-基區(qū)隔離介質區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)內側的第二導電類型重摻雜多晶發(fā)射區(qū)、位于本征基區(qū)外延層內且對應發(fā)射區(qū)-基區(qū)隔離介質區(qū)所圍成窗口的第二導電類型重摻雜單晶發(fā)射區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)外圍的抬升外基區(qū)、以及位于抬升外基區(qū)下方的氧化硅隔離介質層；其特征在于所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)由內側的氮化硅側墻和外側的氧化硅層組成，所述氧化硅層包括位于氮化硅側墻下的內延伸部、貼在氮化硅側墻外壁上的氧化硅層主體、以及位于氧化娃層主體上端且向外凸出的外延伸部；所述抬升外基區(qū)包括第一導電類型重摻雜多晶娃層和位于所述多晶硅層側面的Si/SiGe/Si多晶層，所述Si/SiGe/Si多晶層貼在所述發(fā)射區(qū)-基區(qū)隔離介質區(qū)的外側壁上且位于所述外延伸部的下方。
2.一種局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于，所述方法包括下述步驟 .2.1采用第一導電類型輕摻雜硅片作為襯底(10)，在襯底(10)上形成第二導電類型重摻雜硅埋層集電區(qū)(12);在襯底(10)和硅埋層集電區(qū)(12)上生長第二導電類型輕摻雜硅外延層(14)； .2.2在硅外延層(14)中形成第二導電類型重摻雜硅集電極引出區(qū)(16)，所述硅集電極引出區(qū)(16)與硅埋層集電區(qū)(12)相連接并一直延伸到硅外延層(14)表面； .2.3在所述硅外延層(14)內形成場區(qū)介質層(18)； .2.4在所得結構上淀積第一氧化娃層(20),在所述第一氧化娃層(20)上形成第一導電類型重摻雜第一多晶娃層(22)； .2.5涂覆光刻膠(24)，利用光刻、刻蝕工藝先后去除部分第一多晶硅層(22)和第一氧化硅層(20)，暴露出硅外延層(14)的上表面，形成本征集電區(qū)窗口(26)； .2.6沿本征集電區(qū)窗口(26)向下形成第二導電類型選擇注入集電區(qū)(28)； .2.7去除光刻膠(24);在本征集電區(qū)窗口(26)底部露出的硅外延層(14)的表面上生長本征基區(qū)Si/SiGe/Si外延層(30),同時在露出的第一氧化娃層(20)的側壁、以及第一多晶硅層(22)的側壁和表面上淀積Si/SiGe/Si多晶層(32)； .2.8在所得結構上生長第二氧化硅層(33)，在所述第二氧化硅層(33)上淀積氮化硅層(34)； .2.9淀積平坦化層(35)，采用平坦化回刻方法刻蝕掉本征集電區(qū)窗口(26)外的平坦化層(35)和氮化硅層(34)，刻蝕停止在所述第二氧化硅層(33)的表面上； .2.10去除平坦化層(35);利用保留的氮化硅層(34)作為掩蔽層進行局部熱氧化，在本征集電區(qū)窗口(26)之外生長第三氧化娃層(36);所述第三氧化娃層(36)的厚度大于所述第二氧化硅層(33)的厚度； .2.11去除氮化硅層(34);通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側墻(38);以氮化硅側墻(38)為掩蔽層，采用濕法腐蝕去掉氮化硅側墻(38)之間露出的第二氧化硅層(33)，同時保證經過腐蝕后的第三氧化硅層(36)的厚度大于1OOnm; .2.12在所得結構上形成第二導電類型重摻雜第二多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該第二多晶硅層和其下面的第三氧化硅層(36)，形成第二導電類型重摻雜多晶硅發(fā)射區(qū)(40)； .2.13通過光刻和刻蝕方法先后刻蝕第一多晶娃層(22)和第一氧化娃層(20),露出娃集電極引出區(qū)(16);剩余的第一氧化硅層(20)形成氧化硅隔離介質層； .2.14使得多晶硅發(fā)射區(qū)(40)中的雜質向本征基區(qū)Si/SiGe/Si外延層(30)內擴散形成第二導電類型重摻雜單晶發(fā)射區(qū)(42)； .2.17采用常規(guī)半導體集成電路后道工藝步驟，包括淀積孔介質層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。
3.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2.1中采用離子注入再熱推進的方法在(10)上形成硅埋層集電區(qū)(12)。
4.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 2中采用離子注入再熱推進的方法形成硅集電極引出區(qū)(16)。
5.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 3中采用挖槽再填充介質層或者局部氧化的方法在所述硅外延層(14)內形成場區(qū)介質層(18)。
6.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 4中通過原位摻雜淀積或者先淀積再離子注入的方法形成第一多晶硅層(22)。
7.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 6中利用一次或多次離子注入形成選擇注入集電區(qū)(28)。
8.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 7中利用圖形外延方法同時生長本征基區(qū)Si/SiGe/Si外延層(30)和Si/SiGe/Si 多晶層(32)。
9.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 8中利用熱氧化或淀積方法生長第二氧化硅層(33)。
10.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 9中平坦化層(35)的材料為光刻膠或氧化硅。
11.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 9中平坦化回刻方法為化學機械剖光。
12.根據(jù)權利要求2所述的局部氧化抬升外基區(qū)全自對準雙極晶體管制備方法，其特征在于步驟2. 12中通過原位摻雜淀積或者先淀積再離子注入的方法形成第二多晶硅層。
全文摘要
本發(fā)明公開一種局部氧化抬升外基區(qū)全自對準雙極晶體管及其制備方法，為解決現(xiàn)有產品和方法只適于制備本征集電區(qū)窗口和單晶發(fā)射區(qū)較窄的器件的缺陷而設計。本發(fā)明局部氧化抬升外基區(qū)全自對準雙極晶體管包括襯底、硅埋層集電區(qū)、硅外延層、硅集電極引出區(qū)、場區(qū)介質層、選擇注入集電區(qū)、本征基區(qū)外延層、發(fā)射區(qū)-基區(qū)隔離介質區(qū)、多晶發(fā)射區(qū)、單晶發(fā)射區(qū)、抬升外基區(qū)、以及氧化硅隔離介質層。本發(fā)明局部氧化抬升外基區(qū)全自對準雙極晶體管及其制備方法有效緩解了對器件尺寸的限制，適于制備具有從窄到寬各種尺寸本征集電區(qū)窗口和單晶發(fā)射區(qū)的器件，在保持高性能的基礎上進一步拓寬了技術的應用領域和范圍。
文檔編號H01L21/331GK103022109SQ201210559040
公開日2013年4月3日 申請日期2012年12月20日 優(yōu)先權日2012年12月20日
發(fā)明者付軍, 王玉東, 崔杰, 趙悅, 張偉, 劉志弘, 許平 申請人:清華大學