專利名稱：半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征技術(shù)。
背景技術(shù)：
隨著半導(dǎo)體集成電路技術(shù)的不斷發(fā)展，器件集成度不斷提高，半導(dǎo)體器件特征尺寸不斷縮小。與此同時，器件尺寸的縮小對半導(dǎo)體器件及電路性能提出了更高的要求，尤為重要的，半導(dǎo)體器件各種寄生效應(yīng)的降低、信噪比的提高以及器件性能的穩(wěn)定性都成為新一代半導(dǎo)體技術(shù)關(guān)注的焦點。
常規(guī)半導(dǎo)體器件基本都需采用光刻、刻蝕、沉積、化學(xué)機械拋光等半導(dǎo)體工藝將預(yù)設(shè)結(jié)構(gòu)圖形化轉(zhuǎn)移至半導(dǎo)體襯底表面，完成半導(dǎo)體結(jié)構(gòu)的制備，以實現(xiàn)基本的器件功能。因此，對于半導(dǎo)體器件而言，圖形化轉(zhuǎn)移的質(zhì)量是半導(dǎo)體器件性能考量的重要指標(biāo)之一，而實現(xiàn)圖形化轉(zhuǎn)移后形成的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁垂直度，對半導(dǎo)體器件性能參數(shù)、性能穩(wěn)定性以及寄生效應(yīng)情況有著直接的影響。在半導(dǎo)體器件工藝制程中實時檢測圖形化區(qū)域側(cè)壁質(zhì)量，有效監(jiān)控工藝質(zhì)量，是保障成品率和器件性能的重要環(huán)節(jié)。
在現(xiàn)有技術(shù)中，半導(dǎo)體表面結(jié)構(gòu)側(cè)壁的表征通常需要在切片后采用斷面掃描電子顯微鏡等設(shè)備對其剖面進(jìn)行觀測，對待測樣品帶來不可恢復(fù)的損傷。為降低對待測樣品的損傷，現(xiàn)有技術(shù)中還采用臺階儀等測試設(shè)備直接對半導(dǎo)體表面結(jié)構(gòu)包括側(cè)壁在內(nèi)的整體形貌進(jìn)行表征，該方法對待測樣品的損傷程度較弱，但隨著工藝制程節(jié)點的不斷向前推進(jìn)，小尺寸半導(dǎo)體器件對器件結(jié)構(gòu)的敏感性進(jìn)一步提高，現(xiàn)有臺階儀等測試設(shè)備在對半導(dǎo)體表面結(jié)構(gòu)形貌的表征過程中，不可避免的將待測樣品表面劃傷，帶來不可恢復(fù)的損傷，或必須通過額外的后續(xù)工藝步驟消除損傷。此外，當(dāng)圖形化區(qū)域尺寸較小或半導(dǎo)體表面結(jié)構(gòu)深寬比較大時，現(xiàn)有臺階儀等測試設(shè)備無法滿足表征精度，甚至無法實現(xiàn)結(jié)構(gòu)表征。
綜上所述，如何在流片過程中對圖形化的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁進(jìn)行表征、且不帶來任何不可恢復(fù)性損傷，以保證工藝質(zhì)量，成為進(jìn)一步提高器件集成度、保證工業(yè)成品率和半導(dǎo)體器件性能急需解決的問題。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)是，提供一種半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，在不進(jìn)行待測晶圓切片的前提下，實現(xiàn)半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征、且不帶來任何不可恢復(fù)性損傷。
為解決上述技術(shù)問題，本發(fā)明提供了一種半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，該方法包括以下步驟提供一半導(dǎo)體表面結(jié)構(gòu)，并定義圖 形化區(qū)域；測量所述圖形化區(qū)域頂部線寬CD1、底部線寬CD2 ；提取所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D ；根據(jù)所述頂部線寬CD1、底部線寬CD2以及半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D計算所述半導(dǎo)體表面結(jié)構(gòu)側(cè)壁傾角，實現(xiàn)半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征。
作為可選的技術(shù)方案，所述測量圖形化區(qū)域頂部線寬CD1、底部線寬CD2的步驟進(jìn)一步包括根據(jù)圖形化區(qū)域特征尺寸W在距離圖形化區(qū)域邊緣W/2處標(biāo)記平行于圖形化區(qū)域邊緣的基準(zhǔn)線；分別測量所述圖形化區(qū)域頂部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDWp CDff/及底部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDW2、CDW2'；此時，根據(jù)所述圖形化區(qū)域頂部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDWp CDff/、底部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDW2、CDW2'以及半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D分別計算所述半導(dǎo)體表面結(jié)構(gòu)第一側(cè)壁傾角a1、α 2，實現(xiàn)半導(dǎo)體表面結(jié)構(gòu)第一側(cè)壁和第二側(cè)壁表征。
作為可選的技術(shù)方案，所述半導(dǎo)體表面結(jié)構(gòu)為外延或沉積或濺射生長的介質(zhì)層結(jié)構(gòu)，或刻蝕形成的溝槽結(jié)構(gòu)；所述圖形化區(qū)域為半導(dǎo)體表面凸起的島狀結(jié)構(gòu)，或凹陷的溝槽結(jié)構(gòu)。
作為可選的技術(shù)方案，所述線寬的測量采用光學(xué)顯微鏡或線寬掃描電子顯微鏡或光學(xué)線寬測量儀實現(xiàn)，所述圖形化區(qū)域線寬測量范圍大于所述圖形化區(qū)域特征尺寸W。進(jìn)一步的，所述線寬的測量采用線寬掃描電子顯微鏡用閾值測量法或線性測量法實現(xiàn)。
作為可選的技術(shù)方案，所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度通過膜厚儀測量得到。
作為可選的技術(shù)方案，所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度為介質(zhì)層外延或沉積或濺射的設(shè)計尺寸，或溝槽的預(yù)設(shè)刻蝕深度。
本發(fā)明的優(yōu)點在于，所述半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征所需的各種測量均為自上而下俯視進(jìn)行的線寬測量，且所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度經(jīng)由設(shè) 計參數(shù)直接提取、或通過膜厚儀等測量設(shè)備以非接觸性的光學(xué)測量方法測得，在表征過程中無需對待測晶圓進(jìn)行切片，不進(jìn)行斷面掃描，根據(jù)上述各測量數(shù)據(jù)直接計算得到半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征結(jié)果。與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法能夠?qū)崿F(xiàn)對半導(dǎo)體表面圖形化結(jié)構(gòu)側(cè)壁傾角的精準(zhǔn)表征、且不帶來任何不可恢復(fù)性損傷，能夠直觀反映各種特征尺寸、各種深寬比范圍的半導(dǎo)體表面圖形化結(jié)構(gòu)側(cè)壁準(zhǔn)直性，具有較大的普適性，適用于生產(chǎn)工藝過程中的質(zhì)量控制，能夠進(jìn)一步保證工藝質(zhì)量，有效提高器件集成度及工業(yè)成品率，保證半導(dǎo)體器件性能。


圖1為本發(fā)明第一具體實施方式
提供的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法流程圖；圖2為本發(fā)明第二具體實施方式
提供的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法流程圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施方式作進(jìn)一步地詳細(xì)描述。本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
圖1為本發(fā)明第一具體實施方式
提供的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法流程圖。
如圖1所示，第一具體實施方式
提供的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法包括以下步驟步驟A :提供一半導(dǎo)體表面結(jié)構(gòu)，并定義圖形化區(qū)域。
該步驟中，所提供的半導(dǎo)體表面結(jié)構(gòu)為常規(guī)CMOS或MEMS工藝過程中的半導(dǎo)體結(jié)構(gòu)，通常基于單晶硅、應(yīng)變硅、絕緣體上硅、鍺硅或鍺襯底上，所涉及的介質(zhì)層可以為二氧化硅、多晶硅、氮化硅、氮氧化硅、金屬等半導(dǎo)體工藝中常見的介質(zhì)材料，該半導(dǎo)體表面結(jié)構(gòu)通過光刻、刻蝕、腐蝕、外延生長、沉積、濺射等半導(dǎo)體工藝制備。該步驟中所涉及的半導(dǎo)體表面結(jié)構(gòu)所涉及的具體介質(zhì)材料及具體結(jié)構(gòu)可以為常規(guī)CMOS或MEMS工藝中的任何過程中間結(jié)構(gòu)或最終器件結(jié)構(gòu)，均為本領(lǐng)域技術(shù)人員的公知常識，在此不作贅述。
該步驟中，所述定義的圖形化區(qū)域，即為本具體實施方式
中的待表征結(jié)構(gòu)，其可以為所述半導(dǎo)體表面結(jié)構(gòu)，也可以為所述半導(dǎo)體表面結(jié)構(gòu)中的一部分。
作為可選實施例，所述半導(dǎo)體表面結(jié)構(gòu)為外延或沉積或濺射生長的介質(zhì)層結(jié)構(gòu)， 所述圖形化區(qū)域為半導(dǎo)體表面凸起的島狀結(jié)構(gòu)。
作為另一可選實施例，所述半導(dǎo)體表面結(jié)構(gòu)為刻蝕形成的溝槽結(jié)構(gòu)，所述圖形化區(qū)域為凹陷的溝槽結(jié)構(gòu)。
步驟B :測量所述圖形化區(qū)域頂部線寬OT1、底部線寬⑶”
該步驟中，圖形化區(qū)域頂部及底部線寬測量范圍大于圖形化區(qū)域特征尺寸W，作為本領(lǐng)域技術(shù)人員的公知常識，所述圖形化區(qū)域的特征尺寸即為圖形化區(qū)域的最小設(shè)計/工藝尺寸，此處可理解為圖形化轉(zhuǎn)移后半導(dǎo)體表面凸起的島狀結(jié)構(gòu)或凹陷的溝槽結(jié)構(gòu)，即圖形化區(qū)域側(cè)壁邊緣間的距離。作為可選實施例，根據(jù)一般工藝特征尺寸及器件工藝設(shè)計，圖形化區(qū)域頂部及底部線寬測量范圍為IOnnTlOO μ m。
該步驟中，線寬的測量采用光學(xué)顯微鏡或線寬掃描電子顯微鏡或光學(xué)線寬測量儀實現(xiàn)。當(dāng)采用線寬掃描電子顯微鏡測量線寬時，線寬掃描電子顯微鏡采用閾值測量法或線性測量法進(jìn)行線寬測量。作為可選實施例，當(dāng)圖形化區(qū)域為孔狀或特征尺寸較大的區(qū)域時， 采用閾值測量法；當(dāng)圖形化區(qū)域為線狀或特征尺寸較小的溝槽狀區(qū)域時，采用線性測量法。 需要指出的是，當(dāng)半導(dǎo)體表面結(jié)構(gòu)的圖形化區(qū)域側(cè)壁明顯較為傾斜，即側(cè)壁傾角較小時，若采用閾值測量法，需根據(jù)待測位置選定百分比，關(guān)于百分比的選定為本領(lǐng)域技術(shù)人員的公知常識，在此不作贅述。
步驟C :提取所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D。
該步驟中，所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D為介質(zhì)層外延或沉積或濺射的設(shè)計尺寸，或溝槽的預(yù)設(shè)刻蝕深度。作為最佳實施例，由于半導(dǎo)體工藝大多存在一定的工藝容差，為進(jìn)一步保證表征結(jié)果的準(zhǔn)確性，半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D通過膜厚儀等可用于介質(zhì)層膜厚測量的儀器設(shè)備測量得到。
步驟D :表征所述半導(dǎo)體表面結(jié)構(gòu)側(cè)壁傾角。
該步驟中，根據(jù)步 驟B及步驟C中提取的相關(guān)參數(shù)，即可表征所述半導(dǎo)體表面結(jié)構(gòu)—傾角
權(quán)利要求
1.一種半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，包括以下步驟提供一半導(dǎo)體表面結(jié)構(gòu)，并定義圖形化區(qū)域；測量所述圖形化區(qū)域頂部線寬CD1、底部線寬CD2 ；提取所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D ；根據(jù)所述頂部線寬CD1、底部線寬CD2以及半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D計算所述半導(dǎo)體表面結(jié)構(gòu)側(cè)壁傾角，實現(xiàn)半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述測量圖形化區(qū)域頂部線寬CD1、底部線寬CD2的步驟進(jìn)一步包括根據(jù)圖形化區(qū)域特征尺寸W在距離圖形化區(qū)域邊緣W/2處標(biāo)記平行于圖形化區(qū)域邊緣的基準(zhǔn)線；分別測量所述圖形化區(qū)域頂部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDWp CDff/及底部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDW2、CDW2'；此時，根據(jù)所述圖形化區(qū)域頂部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDWp CDff/、底部第一側(cè)壁邊緣和第二側(cè)壁邊緣至基準(zhǔn)線處線寬CDW2、CDW2'以及半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度D分別計算所述半導(dǎo)體表面結(jié)構(gòu)第一側(cè)壁傾角a1、α 2，實現(xiàn)半導(dǎo)體表面結(jié)構(gòu)第一側(cè)壁和第二側(cè)壁表征。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述半導(dǎo)體表面結(jié)構(gòu)為外延或沉積或濺射生長的介質(zhì)層結(jié)構(gòu)，或刻蝕形成的溝槽結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述圖形化區(qū)域為半導(dǎo)體表面凸起的島狀結(jié)構(gòu)，或凹陷的溝槽結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述線寬的測量采用光學(xué)顯微鏡或線寬掃描電子顯微鏡或光學(xué)線寬測量儀實現(xiàn)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述線寬的測量采用線寬掃描電子顯微鏡用閾值測量法或線性測量法實現(xiàn)。
7.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度為介質(zhì)層外延或沉積或濺射的設(shè)計尺寸，或溝槽的預(yù)設(shè)刻蝕深度。
8.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度通過膜厚儀測量得到。
9.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征方法，其特征在于，所述圖形化區(qū)域線寬測量范圍大于所述圖形化區(qū)域特征尺寸W。
全文摘要
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，公開了一種半導(dǎo)體表面結(jié)構(gòu)側(cè)壁傾角表征方法，通過測量和提取半導(dǎo)體表面結(jié)構(gòu)圖形化區(qū)域頂部線寬、底部線寬及半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度，實現(xiàn)對其側(cè)壁傾角的表征。本方法中所需的各種測量均為自上而下俯視進(jìn)行的線寬測量，且所述半導(dǎo)體表面結(jié)構(gòu)介質(zhì)層厚度經(jīng)由設(shè)計參數(shù)直接提取、或通過膜厚儀等測量設(shè)備以非接觸性的光學(xué)測量方法測得，在表征過程中無需對待測晶圓進(jìn)行切片，不進(jìn)行斷面掃描，根據(jù)上述各測量數(shù)據(jù)直接計算得到半導(dǎo)體表面結(jié)構(gòu)側(cè)壁表征結(jié)果，能夠直觀反映各種特征尺寸、各種深寬比范圍的半導(dǎo)體表面圖形化結(jié)構(gòu)側(cè)壁準(zhǔn)直性。
文檔編號H01L21/66GK103065992SQ20121054560
公開日2013年4月24日 申請日期2012年12月14日 優(yōu)先權(quán)日2012年12月14日
發(fā)明者姚樹歆, 李銘, 儲佳 申請人:上海集成電路研發(fā)中心有限公司