專(zhuān)利名稱(chēng)：一種多阻態(tài)憶阻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，具體涉及ー種多阻態(tài)憶阻器。
背景技術(shù)：
憶阻器(Memristor)是獨(dú)立于電阻、電容和電感之外的第四種基本電路元素。在1971年首次提出憶阻器的概念，在2008年惠普公司首先從實(shí)驗(yàn)上證實(shí)了憶阻器件的存在。憶阻器是ー種具有記憶功能的非線性?xún)啥藷o(wú)源器件，它用阻值變化反應(yīng)了器件兩端總磁通量φ對(duì)流過(guò)其中的電荷量q的變化關(guān)f d<i)=Mdq,φ, q都與時(shí)間相關(guān)，可反映了器件的歷史狀態(tài)，從而實(shí)現(xiàn)記憶功能。由于其具有的獨(dú)特電阻記憶功能，憶阻器在高密度存儲(chǔ)、可重構(gòu)邏輯電路和神經(jīng)元器件等方面具有很大的應(yīng)用潛力，尤其是在多值非揮發(fā)存儲(chǔ)方面的應(yīng)用受到了研究人員的普遍重視。憶阻器的典型結(jié)構(gòu)是類(lèi)似電容的金屬-阻變層-金屬三層結(jié)構(gòu)。這ー器件結(jié)構(gòu)的電阻變化通過(guò)外加合適電壓或電流激勵(lì)實(shí)現(xiàn)。憶阻器的操作按電壓操作方式分有單極、雙極兩種工作模式。單極模式的阻變現(xiàn)象依賴(lài)于電壓激勵(lì)的大小，與方向 無(wú)關(guān)。雙極模式的阻變現(xiàn)象取決于所加電壓激勵(lì)的方向。多值存儲(chǔ)是非揮發(fā)存儲(chǔ)器的ー種存儲(chǔ)技術(shù)，具體是指在存儲(chǔ)器的一個(gè)節(jié)點(diǎn)上記錄多于ー比特的ニ進(jìn)制數(shù)據(jù)，從而増大存儲(chǔ)器的存儲(chǔ)密度，提高存儲(chǔ)容量。多值存儲(chǔ)技術(shù)存在的主要問(wèn)題在于多值存儲(chǔ)的穩(wěn)定性和一致性較差，難以保證數(shù)據(jù)的可靠讀取。

發(fā)明內(nèi)容
(一 )所要解決的技術(shù)問(wèn)題本發(fā)明的目的是通過(guò)提供一種多阻態(tài)憶阻器，解決憶阻器在多值存儲(chǔ)技術(shù)中，多值存儲(chǔ)的穩(wěn)定性和一致性較差，難以保證數(shù)據(jù)的可靠讀取。(ニ)技術(shù)方案本發(fā)明提供了一種多阻態(tài)憶阻器，包括自下而上依次形成的底電極層、阻變層和頂電極層；其中，所述頂電極層和所述底電極層，用干與外部電源進(jìn)行電連接；所述阻變層，用于實(shí)現(xiàn)多阻態(tài)之間的轉(zhuǎn)換。優(yōu)選的，所述底電極為惰性金屬、氮化鈦和重?fù)诫s硅中的ー種；所述阻變層為氧化鉿；所述頂電極為氮鈦鉭。優(yōu)選的，該多阻態(tài)憶阻器還包括電極引出層，用于分別引出頂電極和底電極，并與外部電源進(jìn)行電連接。優(yōu)選的，所述電極引出層為鋁銅合金。優(yōu)選的，還包括位于底電極層下的襯底層。優(yōu)選的，所述襯底層的材料為硅。優(yōu)選的，所述襯底層與所述底電極層之間還包括自下而上依次形成的ニ氧化硅層和鈦層；用于粘附所述底電極層和所述襯底層。
優(yōu)選的，隔離層，用來(lái)隔離不同的多阻態(tài)憶阻器。優(yōu)選的，所述隔離層包括自下而上依次形成的氮化硅層和ニ氧化硅層。(三)有益效果本發(fā)明提出的氮鈦鉭/ ニ氧化鉿/鉬(TaTiN/Hf02/Pt)結(jié)構(gòu)的多阻態(tài)憶阻器件，可以產(chǎn)生四個(gè)穩(wěn)定的電阻態(tài)，本發(fā)明中的多阻態(tài)憶阻器件CMOSエ藝兼容、阻值一致性好、多值窗ロ大且穩(wěn)定。應(yīng)用在實(shí)際集成電路中可使每個(gè)存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)兩位ニ進(jìn)制數(shù)據(jù)，顯著提高存儲(chǔ)器的存儲(chǔ)密度。同時(shí)利用同時(shí)存在的單極、雙極阻變現(xiàn)象實(shí)現(xiàn)多阻態(tài)，拓寬了實(shí)現(xiàn)多阻態(tài)的思路。


圖I為多阻態(tài)憶阻器的結(jié)構(gòu)示意圖；
圖2為多阻態(tài)中的阻值示意圖；圖3為多阻態(tài)憶阻器的電壓激勵(lì)和阻態(tài)轉(zhuǎn)換關(guān)系示意圖；圖4為多阻態(tài)憶阻器實(shí)現(xiàn)多阻態(tài)操作模式圖；圖5為實(shí)驗(yàn)測(cè)試的阻值分布圖。
具體實(shí)施例方式下面對(duì)本發(fā)明結(jié)合附圖和實(shí)施例進(jìn)行詳細(xì)說(shuō)明。本發(fā)明提出了一種基于氮鈦鉭/ ニ氧化鉿/鉬(TaTiN/Hf02/Pt)結(jié)構(gòu)的多阻態(tài)憶阻器，器件的主要結(jié)構(gòu)為T(mén)aTiN/Hf02/Pt，如圖I所示包括自下而上依次形成的底電極層、阻變層和頂電極層；其中，頂電極層和底電極層，用干與外部電源進(jìn)行電連接；阻變層，用于實(shí)現(xiàn)四個(gè)阻態(tài)之間的轉(zhuǎn)換。其中，底電極為鉬；阻變層為氧化鉿；頂電極為氮鈦鉭。多阻態(tài)憶阻器還包括電極引出層，用于分別引出頂電極和底電極，并與外部電源進(jìn)行電連接；電極引出層為鋁銅合金。圖中自左向右第一和第三個(gè)電極引出層的接觸孔引出的是底電極，第二和第四個(gè)電極引出層的接觸孔引出的是頂電扱。多阻態(tài)憶阻器還包括位于底電極層下的襯底層，襯底層的材料為硅Si，在襯底層與所述底電極層之間還包括自下而上依次形成的ニ氧化硅(Si02)層和鈦(Ti)層；用于粘附所述底電極層和所述襯底層。多阻態(tài)憶阻器還包括隔離層，用來(lái)隔離不同的多阻態(tài)憶阻器，隔離層包括自下而上依次形成的氮化硅Si3N4層和ニ氧化硅Si02層。圖中的空白方框也表示隔離層，只有中間做了標(biāo)明。用Si3N4/Si02兩層結(jié)構(gòu)是CMOSエ藝中的設(shè)計(jì)，這樣該多阻態(tài)憶阻器CMOSエ藝兼容，四種阻態(tài)有很好的一致性。它的制備方法為在Pt/Ti/Si02/Si襯底上首先反應(yīng)濺射IOnm的HfO2，并在450° CN2氣氛中快速熱退火30s，然后反應(yīng)濺射50nm的TaTiN作為頂電極，之后光刻并刻蝕成分離的器件，然后淀積Si3N4、SiO2用來(lái)隔離不同器件，之后光刻引線孔，并用Al、Cu合金引出頂電極。該結(jié)構(gòu)器件同時(shí)存在單極和雙極阻變現(xiàn)象。多阻態(tài)由兩種不同的操作方式即單極、雙極共同實(shí)現(xiàn)，阻值如圖2所示從高至低依次是單極高阻態(tài)00、雙極高阻態(tài)01、雙極低阻態(tài)10、單極低阻態(tài)11。不同阻值間的變化由頂電極上所加電壓激勵(lì)的方向和大小控制。
存儲(chǔ)器件的擦寫(xiě)操作包括四個(gè)阻態(tài)的寫(xiě)入操作和不同阻態(tài)間的擦寫(xiě)操作，根據(jù)圖3所示的電壓激勵(lì)與阻態(tài)轉(zhuǎn)換間的關(guān)系，設(shè)計(jì)四個(gè)阻態(tài)的寫(xiě)入如下A從任意態(tài)寫(xiě)入11 :施加_4v電壓寫(xiě)入11 ；B從任意態(tài)寫(xiě)入00 :施加-2· 5v電壓寫(xiě)入00 ；C從任意態(tài)寫(xiě)入10 C1進(jìn)行步驟B ；C2施加3v電壓寫(xiě)入10 ；D從任意態(tài)寫(xiě)入01 D1進(jìn)行步驟C ；D2施加-1. 5v電壓寫(xiě)入01。對(duì)于已知當(dāng)前阻態(tài)，需要擦寫(xiě)阻態(tài)的情況，設(shè)計(jì)電壓激勵(lì)操作方式如圖4所示。圖 4中實(shí)線箭頭對(duì)應(yīng)的電壓直接表示了阻態(tài)擦寫(xiě)所需的激勵(lì)電壓值。例如，將00改寫(xiě)為11需要加-4V電壓激勵(lì)；將01改寫(xiě)為10需要加3V電壓激勵(lì)；將00改寫(xiě)為10需要加3V電壓激勵(lì)。而對(duì)于虛線所示的阻態(tài)改寫(xiě)，不能通過(guò)ー步電壓激勵(lì)操作實(shí)現(xiàn)，需要借助中間過(guò)渡阻態(tài)來(lái)完成擦寫(xiě)。例如11改寫(xiě)為01需要首先施加-I. 5V電壓激勵(lì)擦寫(xiě)為00，再施加3V電壓擦寫(xiě)為10，最后施加-1. 5V擦寫(xiě)為01。綜上可以看出，本發(fā)明中的憶阻器能簡(jiǎn)單的通過(guò)施加電壓激勵(lì)寫(xiě)入和擦寫(xiě)存儲(chǔ)的ニ進(jìn)制數(shù)據(jù)值。圖5是實(shí)驗(yàn)測(cè)試得到的的二十個(gè)不同器件在五十次循環(huán)擦寫(xiě)中四個(gè)阻態(tài)的阻值分布，易看出阻值具有非常好的一致性，并且四個(gè)阻態(tài)之間的窗ロ足夠大且穩(wěn)定。
權(quán)利要求
1.一種多阻態(tài)憶阻器，其特征在于，包括自下而上依次形成的底電極層、阻變層和頂電極層；其中，所述頂電極層和所述底電極層，用干與外部電源進(jìn)行電連接；所述阻變層，用于實(shí)現(xiàn)多阻態(tài)之間的轉(zhuǎn)換。
2.如權(quán)利要求I所述憶阻器，其特征在干，所述底電極為惰性金屬、氮化鈦和重?fù)诫s娃中的ー種；所述阻變層為氧化鉿；所述頂電極為氮鈦鉭。
3.如權(quán)利要求I所述憶阻器，其特征在于，還包括電極引出層，用于分別引出頂電極和底電極，并與外部電源進(jìn)行電連接。
4.如權(quán)利要求3所述憶阻器，其特征在于，所述電極引出層為鋁銅合金。
5.如權(quán)利要求I所述憶阻器，其特征在于，還包括位于底電極層下的襯底層。
6.如權(quán)利要求5所示憶阻器，其特征在于，所述襯底層的材料為硅。
7.如權(quán)利要求6所述憶阻器，其特征在于，所述襯底層與所述底電極層之間還包括自下而上依次形成的ニ氧化硅層和鈦層；用于粘附所述底電極層和所述襯底層。
8.如權(quán)利要求I所述憶阻器，其特征在于，還包括隔離層，用來(lái)隔離不同的多阻態(tài)憶阻器。
9.如權(quán)利要求8所述憶阻器，其 特征在于，所述隔離層包括自下而上依次形成的氮化硅層和ニ氧化硅層。
全文摘要
本發(fā)明提供了一種多阻態(tài)憶阻器，包括:自下而上依次生成的底電極層、阻變層、頂電極層，其中底電極層和頂電極層用于與外部電源進(jìn)行電連接，阻變層用于實(shí)現(xiàn)多阻態(tài)之間的轉(zhuǎn)換；使多阻態(tài)憶阻器工作在單、雙極兩種操作方式下，不同阻值間的變化由頂電極上所加電壓激勵(lì)的方向和大小控制；通過(guò)本發(fā)明解決了多值存儲(chǔ)中多阻態(tài)的穩(wěn)定性和一致性問(wèn)題，滿足了多值存儲(chǔ)的需要。
文檔編號(hào)H01L45/00GK102832343SQ201210348359
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年9月18日 優(yōu)先權(quán)日2012年9月18日
發(fā)明者劉力鋒, 后羿, 陳冰, 李?lèi)? 于迪, 高濱, 韓德棟, 王漪, 康晉鋒, 張興 申請(qǐng)人:北京大學(xué)