本發(fā)明關于一種芯片堆迭結構及其制造方法，該芯片堆迭結構特別是包含信號處理芯片及光學芯片的堆迭結構。

背景技術：
隨著人們生活習慣的演變及工藝技術的進步，圖像傳感器已廣泛地應用于日常生活中。已知的圖像傳感器例如：互補金屬氧化半導體（complementarymetal-oxidesemiconductor，CMOS）圖像傳感器、及電荷耦合元件（chargecoupleddevice，CCD）圖像傳感器等等。其中，CMOS圖像傳感器具有價格低廉、耗電量低等優(yōu)點，通常較適用于低階產(chǎn)品；而CCD圖像傳感器所擷取的影像品質(zhì)較佳，則長期主宰了高階圖像傳感器的市場。然而，由于數(shù)字信號處理器（digitalsignalprocessor，DSP）芯片的加入，其與CMOS圖像傳感器的配合，恰補足了CMOS圖像傳感器的不足。詳言之，DSP芯片可模擬人眼，來處理感光元件無法辨識的情況，并進一步利用演算法輔助CMOS圖像傳感器的影像效能。因此，組合CMOS圖像傳感器與DSP芯片的模組，已逐漸使用在數(shù)字攝影機及數(shù)字相機等高畫素可攜式產(chǎn)品。請參考圖1A至圖1C，所示為現(xiàn)有的圖像傳感（CMOSimagingsensor，CIS）芯片11與數(shù)字信號處理器芯片12的封裝結構1及其制造過程。如圖1A所示，多個圖像傳感芯片11形成于一晶圓13上，再進行切割而成的單一圖像傳感芯片11，各圖像傳感芯片11具有多個第一接點111分布于圖像傳感芯片11的二側。而同樣地，多個數(shù)字信號處理器芯片12如圖1B所示，亦是形成于一晶圓14上，再進行切割而成的單一數(shù)字信號處理器芯片12，各數(shù)字信號處理器芯片12具有多個第二接點121分布于二側。請參閱圖1C，現(xiàn)有的技術是，將切割后的單一圖像傳感芯片11與單一數(shù)字信號處理器芯片12橫向對齊排列定位于基板上，再以打線方式，將這些第一接點111與這些第二接點141依序電性連接?？上胍姷?，現(xiàn)有技術需先分別切割晶圓13及晶圓14，以制成單一且尺寸相應的圖像傳感芯片11及數(shù)字信號處理器芯片12，后續(xù)還需要分別固定圖像傳感芯片11及數(shù)字信號處理器芯片12，然后再進行打線連接。工藝上較為繁復且生產(chǎn)時間長，制造成本偏高。另外，圖像傳感芯片11及數(shù)字信號處理器芯片12的配置為橫向并排設置于基板上，所占據(jù)面積較大，且打線結合可靠度不佳，容易產(chǎn)生接觸不良或穩(wěn)定性不佳的缺點。有鑒于此，提供一種可改善工藝、縮減體積與所占面積、及提升可靠度的芯片堆迭結構及制造方法，乃為此一業(yè)界亟欲達成的目標。

技術實現(xiàn)要素：
本發(fā)明的一目的在于節(jié)省芯片堆迭結構的配置空間，藉由堆迭芯片的封裝結構，可避免現(xiàn)有封裝結構平行排列時所占較大面積的問題，本發(fā)明的芯片堆迭結構除了可節(jié)省所占據(jù)的面積之外，所節(jié)省的空間更可提供給其它元件運用。本發(fā)明的另一目的在于簡化芯片堆迭結構的工藝。藉由將包含多個圖像傳感芯片的晶圓與包含多個數(shù)字信號處理器芯片的基板先予以連接對合，再進行切割，以制成單一芯片堆迭結構，而非先個別切割形成圖像傳感芯片及數(shù)字信號處理器芯片，故不需要現(xiàn)有的后續(xù)定位、打線連接等工藝，可大幅簡化工藝及降低生產(chǎn)的成本。本發(fā)明的又一目的在于提高芯片堆迭結構及其工藝的可靠度及穩(wěn)定性，藉由以堆迭方式對合圖像傳感芯片與數(shù)字信號處理器芯片，并透過基板中內(nèi)鍍有金屬材料的多個貫穿孔（throughhole），電性連接于基板的外表面，使得整體的結構的穩(wěn)定性及可靠度大幅提升。為達上述目的，本發(fā)明提供一種芯片堆迭結構，包含：一信號處理芯片模組及一光學芯片模組，該信號處理芯片模組包含：一玻璃基板，具有一第一表面、以及與該第一表面相對的一第二表面，該第一表面上更形成一凹穴，其中，該玻璃基板的第一表面與該凹穴內(nèi)分別形成有貫穿孔，并于該貫穿孔內(nèi)鍍有金屬材料以電性連接該第一表面及該第二表面；及一信號處理芯片，設置于該凹穴中；該光學芯片模組包含一光學芯片，該光學芯片模組于該第一表面上與該信號處理芯片模組迭置，該光學芯片的面積大于該信號處理芯片的面積，以涵蓋該信號處理芯片；其中，該信號處理芯片及該光學芯片更分別包含多個導電接點，相應地連接這些貫穿孔，以于該第二表面上電性連接。本發(fā)明更提供一種制造芯片堆迭結構的方法，包含下列步驟：提供一玻璃基板，其中，該玻璃基板具有一第一表面、以及與該第一表面相對的一第二表面，并依據(jù)一布局于第一表面上形成多個凹穴，凹穴與第一表面上設有內(nèi)鍍金屬材料的多個貫穿孔，其中，這些信號處理芯片嵌設于凹穴與貫穿孔電性連接；提供一晶圓，其中，該晶圓上設置有多個光學芯片；及迭合該玻璃基板及該晶圓，使對應的該光學芯片及該信號處理芯片，經(jīng)由這些貫穿孔電性連接。為讓上述目的、技術特征、和優(yōu)點能更明顯易懂，下文以較佳實施例配合所附附圖進行詳細說明。附圖說明圖1A為現(xiàn)有制造圖像傳感芯片的示意圖；圖1B為現(xiàn)有制造數(shù)字信號處理器芯片的示意圖；圖1C為現(xiàn)有芯片封裝結構的示意圖；圖2為本發(fā)明芯片堆迭結構的示意圖；圖3至圖8為本發(fā)明制造芯片堆迭結構的示意圖；及圖9為本發(fā)明制造芯片堆迭結構的流程圖。【主要元件符號說明】11圖像傳感芯片111第一接點12數(shù)字信號處理器芯片121第二接點13晶圓14晶圓2芯片堆迭結構21光學芯片模組210晶圓213光學芯片213a導電接點23信號處理芯片模組231玻璃基板231a第一表面231b第二表面233信號處理芯片233a導電接點235貫穿孔237凹穴25導電線路層27焊球29粘著層901~907步驟具體實施方式請參閱圖2，所示為本發(fā)明第一實施例的芯片堆迭結構2的剖面示意圖，其為包含一光學芯片模組21及一信號處理芯片模組23所堆迭組成的結構。其中，信號處理芯片模組23包含一玻璃基板231及一信號處理芯片233，該信號處理芯片233較佳為一數(shù)字信號處理器（digitalsignalprocessor，DSP）芯片。為方便說明，進一步定義該玻璃基板231具有一第一表面231a、以及與該第一表面231a相對的一第二表面231b，玻璃基板231更形成有多個貫穿孔（throughhole）235，其內(nèi)鍍有金屬材料以連接該第一表面231a及該第二表面231b。玻璃基板231的第一表面231a上更形成一凹穴237，以供信號處理芯片233設置于該凹穴237中。凹穴237內(nèi)亦形成鍍有金屬材料的貫穿孔235，而該信號處理芯片233更包含多個導電接點233a，例如現(xiàn)有的凸塊，相應地電性連接至對應的貫穿孔235。較佳地，芯片堆迭結構2更包含一導電線路層25及多個焊球27，該導電線路層25形成于玻璃基板231的第二表面231b上，以選擇性地電性連接這些貫穿孔235，而焊球27形成于該導電線路層25上的適當位置。而光學芯片模組21包含一光學芯片213，較佳為一圖像傳感（CMOSimagingsensor，CIS）芯片，該光學芯片模組21于信號處理芯片模組23的第一表面231a上，與信號處理芯片模組23迭置，且該光學芯片213的面積大于該信號處理芯片233的面積，以涵蓋該信號處理芯片233，使光學芯片213的導電接點233a得以準確地對應連接于信號處理芯片233外側的部分貫穿孔235。同樣地，該光學芯片213亦可包含多個導電接點213a，例如現(xiàn)有的凸塊，相應地連接至對應的部分貫穿孔235。為穩(wěn)固地結合該信號處理芯片模組23與該光學芯片模組21，本發(fā)明的芯片堆迭結構2較佳更包含一粘著層29，施加于信號處理芯片模組23與光學芯片模組21的間。如此一來，透過這些貫穿孔235及導電線路層25，光學芯片213與信號處理芯片233得以于玻璃基板231的第二表面231b上電性連接。接下來將說明本發(fā)明的第二實施例，其用于制造前述芯片堆迭結構2的方法，以下將配合圖3至圖8的示意圖以及圖9的流程圖，一并說明。首先，如圖9的步驟901及圖3所示，提供一玻璃基板231，其上形成多個貫穿孔235及多個凹穴237以供多個信號處理芯片233設置；其中，該玻璃基板231具有第一表面231a、以及與該第一表面231a相對的第二表面231b，這些凹穴237依據(jù)一布局形成于第一表面231a上，凹穴237與第一表面231a上的這些貫穿孔235內(nèi)鍍金屬材料，以于第一表面231a及第二表面231b上形成接點，這些信號處理芯片233分別嵌設于凹穴237內(nèi)以與對應的貫穿孔235電性連接。然后進行步驟902，于玻璃基板231的第二表面231b上形成導電線路層25，以選擇性地電性連接這些貫穿孔235。接著，如圖9的步驟903及圖4所示，提供一晶圓210（通常包含一硅基板），其中，該晶圓210上形成有多個光學芯片213。如第一實施例所說明，光學芯片213更包含并顯露出多個導電接點213a，該導電接點213a可為現(xiàn)有的凸塊，例如：金凸塊、钖球、銅凸塊、銀凸塊、復合金屬凸塊或結線凸塊等等。然后如圖9的步驟904及圖5所示，迭合玻璃基板231及晶圓210，使對應的光學芯片213及信號處理芯片233，經(jīng)由這些貫穿孔235電性連接。更明確而言，此步驟將晶圓210貼合于玻璃基板231的第一表面231a上，使光學芯片213的導電接點213a，連接至相對應的貫穿孔235。迭合后的結構，如圖6的剖面圖所示。其中，各光學芯片213包含多個導電接點213a，各信號處理芯片233包含多個導電接點233a，該迭合玻璃基板231及晶圓210的步驟，是將這些導電接點213a、233a對準并電性連接至對應的貫穿孔235。較佳地，于進行步驟904的迭合工藝時，更施加粘著層29于玻璃基板231及晶圓210之間，以利其相互結合，其中，該粘著層29可為一填充膠材(Underfill)。于本發(fā)明的另一較佳實施例中，該粘著層29可為一半固化的兩階段特性粘膠(B-Stage)預設于晶圓凸塊的周圍，于迭合玻璃基板231及晶圓210時一并固化該粘著層29，以增加該光學芯片213與信號處理芯片23彼此間的結合性。接下來，如圖9的步驟905及圖7所示，研磨晶圓210背面，以減少其整體厚度。最后，如圖8所示，先執(zhí)行步驟906，于導電線路層25上植入多個焊球27，再執(zhí)行步驟907，切割迭合后的玻璃基板231及晶圓，而最終制成第一實施例的芯片堆迭結構2。無疑地，芯片堆迭結構2包含光學芯片21及信號處理芯片23所組成，光學芯片21如圖像傳感（CMOSimagingsensor，CIS）芯片，信號處理芯片23如數(shù)字信號處理器（digitalsignalprocessor，DSP）芯片。綜上所述，本發(fā)明所揭露的芯片堆迭結構及其制造方法，改以于晶圓時直接堆迭后切割以形成堆迭芯片的封裝結構，不僅可節(jié)省芯片堆迭結構的配置空間及所占面積，亦可大幅簡化工藝及降低成本，更可提高芯片堆迭結構的可靠度及穩(wěn)定性。上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術特征，并非用來限制本發(fā)明的保護范疇。任何熟悉此技術者可輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權利保護范圍應以權利要求為準。