半導(dǎo)體結(jié)構(gòu)及其制作工藝的制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，該半導(dǎo)體結(jié)構(gòu)位于一基底的一凹槽中。半導(dǎo)體結(jié)構(gòu)包含有一襯墊層、一富硅層以及一填充材料。襯墊層位于凹槽的表面。富硅層位于襯墊層上。填充材料位于富硅層上并填滿凹槽。此外，本發(fā)明也提出一種半導(dǎo)體制作工藝用以形成前述的半導(dǎo)體結(jié)構(gòu)。
【專利說(shuō)明】半導(dǎo)體結(jié)構(gòu)及其制作工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，且特別是涉及一種形成一富硅層于凹槽表面的半導(dǎo)體結(jié)構(gòu)及其制作工藝。
【背景技術(shù)】
[0002]在目前半導(dǎo)體制作工藝中，一般采用區(qū)域氧化法(localized oxidationisolation, L0C0S)或是淺溝隔離(shallow trench isolation, STI)方法來(lái)進(jìn)行兀件之間的隔離，以避免元件間相互干擾而產(chǎn)生短路現(xiàn)象。然而隨著半導(dǎo)體芯片的設(shè)計(jì)與制造線寬變得越來(lái)越細(xì)時(shí)，L0C0S制作工藝中所產(chǎn)生的凹坑(pits)、晶體缺陷(crystal defect)以及鳥喙(bird’s beak)長(zhǎng)度過(guò)長(zhǎng)等缺點(diǎn)，便將大幅地影響半導(dǎo)體芯片的特性，且LOCOS方法所產(chǎn)生的場(chǎng)氧化層占據(jù)較大的體積而會(huì)影響整個(gè)半導(dǎo)體芯片的集成度(integration)。因此在次微米(submicron)的半導(dǎo)體制作工藝中，尺寸較小、可提高半導(dǎo)體芯片的積成度淺溝隔離(shallow trench isolation,簡(jiǎn)稱STI)制作工藝遂成為近來(lái)被廣泛使用的隔離技術(shù)。
[0003]典型的STI的制作方法是在芯片表面的各MOS元件間制作一凹槽，并填入介電物質(zhì)以產(chǎn)生電性隔離的效果。介電物質(zhì)一般為氧化硅。在形成氧化硅時(shí)，用以形成氧化硅的步驟或后續(xù)制作工藝的高溫會(huì)使氧擴(kuò)散至凹槽旁欲形成晶體管的主動(dòng)區(qū)的硅基底中，而將部分的硅基底氧化形成氧化硅。如此，不但無(wú)法精確控制每個(gè)淺溝隔離結(jié)構(gòu)的大小，而且相當(dāng)于所形成的淺溝隔離結(jié)構(gòu)的體積增加，而減少主動(dòng)區(qū)的硅基底。然而，隨著半導(dǎo)體元件的尺寸日益微縮至接近物理極限，不同大小的淺溝隔離結(jié)構(gòu)與主動(dòng)區(qū)已嚴(yán)重影響其上元件的電性表現(xiàn)與制作工藝品質(zhì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一富硅層于凹槽表面，特別是用以形成淺溝隔離結(jié)構(gòu)的凹槽表面，以解決上述問題。
[0005]為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)位于一基底的一凹槽中。半導(dǎo)體結(jié)構(gòu)包含有一襯墊層、一富娃層以及一填充材料。襯墊層位于凹槽的表面。富娃層位于襯墊層上。填充材料位于富硅層上并填滿凹槽。
[0006]本發(fā)明還提供一種半導(dǎo)體制作工藝，包含有下述步驟。首先，形成一凹槽于一基底中。接著，形成一襯墊層覆蓋凹槽的表面。接續(xù)，形成一富硅層于襯墊層上。繼之，填入一硅氮化物于凹槽中。然后，進(jìn)行一轉(zhuǎn)化制作工藝，將硅氮化物轉(zhuǎn)化成一氧化硅，并至少氧化部分富娃層。
[0007]基于上述,本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一富娃層于凹槽表面，特別是用以形成淺溝隔離結(jié)構(gòu)的凹槽表面，然后填入硅氮化物于凹槽中，再將此硅氮化物轉(zhuǎn)化為填充材料以作為主動(dòng)區(qū)之間的絕緣用。如此，由于本發(fā)明在填入硅氮化物之前已先形成富硅層于凹槽表面，是以可防止轉(zhuǎn)化過(guò)程中所通入的成分例如氧原子擴(kuò)散至凹槽旁 的基底中，其占據(jù)部分主動(dòng)區(qū)的基底并擴(kuò)充所形成的淺溝隔離結(jié)構(gòu)的體積。
【專利附圖】

【附圖說(shuō)明】
[0008]圖1-圖10為本發(fā)明一實(shí)施例的半導(dǎo)體制作工藝的剖面示意圖。
[0009]主要元件符號(hào)說(shuō)明
[0010]110:基底
[0011]120:硬掩模層
[0012]122:墊氧化層
[0013]124:墊氮化層
[0014]120’:圖案化的硬掩模層
[0015]122’:圖案化的墊氧化層
[0016]124’:圖案化的墊氮化層
[0017]130:襯墊層
[0018]130a:平坦化的襯墊層
[0019]140、140a:富硅層
[0020]140b:平坦化的富硅層
[0021]150:硅氮化物
[0022]160:填充材料
[0023]160a:平坦化的填充材料
[0024]A、B:主動(dòng)區(qū)
[0025]G:淺溝隔離結(jié)構(gòu)
[0026]Pl:轉(zhuǎn)化制作工藝
[0027]P2:致密化制作工藝
[0028]R:凹槽
[0029]S:表面
[0030]S1、S2:接觸面
【具體實(shí)施方式】
[0031]圖1-圖10繪示本發(fā)明一實(shí)施例的半導(dǎo)體制作工藝的剖面示意圖。如圖1-圖3所不，提供具有一凹槽R的一基底110。詳細(xì)而目，如圖1所不，提供基底110,其中基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一娃覆絕緣(silicon-on-1nsulator, SOI)基底等半導(dǎo)體基底。接著，形成一硬掩模層120于基底110上。在本實(shí)施例中，硬掩模層120由下而上可包含一墊氧化層122以及一墊氮化層124于基底110上，但本發(fā)明不以此為限。
[0032]如圖2所示，將硬掩模層120圖案化以形成一圖案化的硬掩模層120’，其包含一圖案化的墊氧化層122’以及一圖案化的墊氮化層124’。形成圖案化的硬掩模層120’的方法可例如為:先利用光刻的方法，形成一圖案化的光致抗蝕劑(未繪示)于硬掩模層120上，此圖案化的光致抗蝕劑(未繪示)的圖案則定義其下方對(duì)應(yīng)欲形成凹槽R的位置。然后進(jìn)行蝕亥IJ，并以圖案化的光致抗蝕劑(未繪示)的圖案當(dāng)作掩模來(lái)形成圖案化的硬掩模層120’。接著在選擇性去除圖案化的光致抗蝕劑(未繪示)后，如圖3所示，再利用蝕刻等方法，將圖案化的硬掩模層120’的圖案轉(zhuǎn)移至基底110，以于基底110中形成凹槽R。
[0033]如圖4所示，形成一襯墊層130全面覆蓋基底110，特別是凹槽R的表面S。襯墊層130可例如為一氧化層和/或一氮化層等，可例如經(jīng)由原處蒸汽產(chǎn)生((in situ steamgeneration, ISSG)制作工藝形成,但本發(fā)明不以此為限。
[0034]如圖5所不,形成一富娃層140于襯墊層130上。在本實(shí)施例中，富娃層140為一硅質(zhì)層。但在其他實(shí)施例中，富硅層140也可為一氮化硅層、一氧化硅層、一氮氧化硅層或一氮化碳娃層等富含娃成分的化合材料層，亦即在該多個(gè)化合材料層中，含有低于正常定比組成的氧的比例，例如若為氧化硅層，則其分子式為Si0x，x小于2。再者，富硅層140可由等離子體輔助化學(xué)氣相沉積(Plasma Enhanced Chemical Vapor Deposition, PECVD)制作工藝或原子層沉積(Atomic Layer Deposition, ALD)制作工藝等形成,采用何種方式形成富硅層140是由欲形成富硅層140的作用而定。
[0035]本發(fā)明形成富硅層140的目的是為防止后續(xù)填入于凹槽R而形成于富硅層140上的填充材料(未繪示)中的成分或者是后續(xù)制作工藝中所通入的成分，例如氧，擴(kuò)散至凹槽R旁的基底110中，占據(jù)部分欲形成晶體管等半導(dǎo)體結(jié)構(gòu)的主動(dòng)區(qū)A、B并擴(kuò)充所形成的淺溝隔離結(jié)構(gòu)(未繪示)的體積。因此，防止填充材料或后續(xù)制作工藝的成分污染基底110的方法可例如:(1)以富硅層140吸收該填充材料或后續(xù)制作工藝的成分，例如提供硅的反應(yīng)源，以消耗該填充材料中的氧原子，進(jìn)而防止填充材料或后續(xù)制作工藝的氧成分進(jìn)入基底110中。此時(shí)富硅層140較佳為一具有較松散的結(jié)構(gòu)，能有足夠空間吸收填充材料或后續(xù)制作工藝的成分，此時(shí)較佳適用以等離子體輔助化學(xué)氣相沉積(Plasma Enhanced ChemicalVapor D印oSition，PECVD)制作工藝形成富硅層140?；蛘?，(2)直接阻擋該填充材料或后續(xù)制作工藝的成分進(jìn)入富硅層140中。此時(shí)的富硅層140較佳為一具有較致密的結(jié)構(gòu)，能有效阻擋填充材料或后續(xù)制作工藝的成分進(jìn)入富硅層140中，而富硅層140因此較佳適用以原子層沉積(Atomic Layer Deposition, ALD)制作工藝形成。
[0036]另外，富硅層140較佳形成于襯墊層130上，由于富硅層140富含硅成分且一般基底110也為硅基底，襯墊層130可隔離二者，使所形成的富硅層140具有較佳的結(jié)構(gòu)，且襯墊層130可進(jìn)一步阻擋填充材料中的成分進(jìn)入基底110中。更進(jìn)一步而言，當(dāng)富娃層140的應(yīng)力較大時(shí)，例如為一具有高應(yīng)力的富硅氮化硅層，則襯墊層130可以作為應(yīng)力緩沖層以預(yù)防富硅層140剝落。
[0037]如圖6所示，填入一填入物150于凹槽R中。在本實(shí)施例中，填入物150為一硅氮化物；但在其他實(shí)施例中，填入物150也可為一硅氧化物等，本發(fā)明不以此為限。填入物150—般呈液態(tài)以充分填滿凹槽R，其中填入物150例如包含三甲基硅烷胺(trisilylamine，TSA)，但本發(fā)明不以此為限。因?yàn)楫?dāng)半導(dǎo)體元件微縮后，凹槽R的深度可達(dá)例如3000埃(angstrom),開口直徑僅有500埃(angstrom)的大小,欲蝕刻如此高深寬比的凹槽并使其具有上寬下窄的平滑剖面結(jié)構(gòu)實(shí)為不易，是以當(dāng)填入物150呈液態(tài)狀時(shí)，則可完整流入并填滿具高深寬比的凹槽R。當(dāng)然，在其他實(shí)施例中，填入物150也可呈其他物性狀態(tài)。
[0038]接著如圖7所示，進(jìn)行一轉(zhuǎn)化制作工藝Pl，將填入物150轉(zhuǎn)化成一填充材料160，以位于欲形成晶體管等半導(dǎo)體元件的二主動(dòng)區(qū)A，B之間作絕緣之用。在本實(shí)施例中，填充材料160為一氧化硅，并且在轉(zhuǎn)化填入物150時(shí)，此轉(zhuǎn)化制作工藝Pl會(huì)至少氧化部分富硅層140，而形成一含氧的富硅層140a。由于本實(shí)施例的富硅層140為一硅質(zhì)層，故在一較佳的實(shí)施態(tài)樣中，可將富娃層140完全轉(zhuǎn)化為一氧化娃層。如此，富娃層140可與填充材料160 —并轉(zhuǎn)化為氧化硅，以作絕緣之用，但本發(fā)明不以此為限。在其他實(shí)施例中，當(dāng)富硅層140為一氮化娃層，則含氧的富娃層140a為一氮氧化娃層；當(dāng)富娃層140為一氮化碳娃層，則含氧的富娃層140a為一氮氧化碳娃層。在本實(shí)施例中，轉(zhuǎn)化制作工藝Pl為一氧化制作工藝，但本發(fā)明不以此為限。具體而言，氧化制作工藝可包含直接通入氧氣、臭氧或水蒸氣等。轉(zhuǎn)化制作工藝Pl的制作工藝溫度是例如500°C?700°C，以充分將填入物150轉(zhuǎn)化成填充材料160。當(dāng)然，在填入物150轉(zhuǎn)化成填充材料160的過(guò)程中，會(huì)有部分的富硅層140也同時(shí)被氧化而形成含氧的富硅層140a。在一實(shí)施例中，含氧的富硅層140a的含氧量呈一梯度分布。例如，含氧的富硅層140a的含氧量呈一自填充材料160與含氧的富硅層140a的接觸面SI向含氧的富硅層140a與襯墊層130的接觸面S2遞減的梯度分布。含氧的富硅層140a的含氧量多寡則視所通入的氧的濃度或者富硅層140的結(jié)構(gòu)致密度等而定。承前述所言，當(dāng)富娃層140由等離子體輔助化學(xué)氣相沉積(Plasma EnhancedChemical Vapor Deposition, PECVD)制作工藝形成,則具有較為松散的結(jié)構(gòu)，而會(huì)吸附較多的氧原子，故含氧的富硅層140a的含氧量較多；當(dāng)富硅層140由原子層沉積(AtomicLayer Deposition, ALD)制作工藝形成,則具有較為致密的結(jié)構(gòu),其將多數(shù)的氧原子阻擋于其之外，使較少的氧原子位于其中，故含氧的富硅層140a的含氧量較少。
[0039]如圖8所示，可選擇性地再進(jìn)行一致密化制作工藝P2，以進(jìn)一步致密化填充材料160以及含氧的富硅層140a。致密化制作工藝P2可包含一熱制作工藝或一含氧制作工藝等。致密化制作工藝P2的制作工藝溫度較佳高于1000°C，以達(dá)到顯著的致密效果。在一較佳的實(shí)施例中，致密化制作工藝P2的制作工藝溫度為1100°C。相類似的，本發(fā)明的富硅層140a同樣可用以吸收或阻擋此致密化制作工藝P2本身或受其高溫活化的氧原子。
[0040]隨后，平坦化填充材料160、含氧的富硅層140a以及襯墊層130，而如圖9所示，形成一平坦化的填充材料160a、一平坦化的富硅層140b以及一平坦化的襯墊層130a，使之與硬掩模層120’齊平。之后，移除硬掩模層120’，如圖10所示，形成一淺溝隔離結(jié)構(gòu)G。然后，可進(jìn)行主動(dòng)區(qū)A、B中的晶體管等半導(dǎo)體制作工藝。此半導(dǎo)體制作工藝為本領(lǐng)域的通常知識(shí)者所熟知故不再贅述。
[0041]承上，本發(fā)明先填入填入物150，再進(jìn)行轉(zhuǎn)化制作工藝Pl以形成填充材料160并至少氧化部分的富娃層140的步驟可應(yīng)用一流體化學(xué)氣相沉積(flowable chemical vapordeposition, FCVD)制作工藝或一旋轉(zhuǎn)涂布介電層(spin-on dielectric, SOD)制作工藝的步驟，但本發(fā)明不以此為限。
[0042]綜上所述,本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一富娃層于凹槽表面，特別是用以形成淺溝隔離結(jié)構(gòu)的凹槽表面，然后填入硅氮化物于凹槽中，再將此硅氮化物轉(zhuǎn)化為填充材料以作為二主動(dòng)區(qū)之間的絕緣用。如此，由于本發(fā)明在填入硅氮化物之前已先形成一富硅層于凹槽表面，是以可防止轉(zhuǎn)化過(guò)程中所通入的成分或者是填充材料本身的成分，例如氧原子，擴(kuò)散至凹槽旁的基底中，占據(jù)部分主動(dòng)區(qū)的基底并擴(kuò)張所形成的淺溝隔離結(jié)構(gòu)的體積。更進(jìn)一步而言，富娃層可包含一娃質(zhì)層、一氮化娃層、一氧化硅層、一氮氧化硅層或一氮化碳硅層，且富硅層可由等離子體輔助化學(xué)氣相沉積(PlasmaEnhanced Chemical Vapor Deposition, PECVD)制作工藝或原子層沉積(Atomic LayerDeposition, ALD)制作工藝等形成。
[0043]以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)，位于一基底的一凹槽中，該半導(dǎo)體結(jié)構(gòu)包含有: 襯墊層，位于該凹槽的表面； 富硅層，位于該襯墊層上；以及 填充材料，位于該富硅層上并填滿該凹槽。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該襯墊層包含氧化層。
3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該富娃層包含娃質(zhì)層、氮化娃層、氧化娃層、氮氧化硅層或氮化碳硅層。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該富硅層包含含氧的富硅層。
5.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中該含氧的富硅層的含氧量呈梯度分布。
6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中該梯度分布是自該填充材料與該富硅層的接觸面向該富硅層與該襯墊層的接觸面遞減。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該填充材料包含氧化硅。
8.一種半導(dǎo)體制作工藝，包含有: 形成一凹槽于一基底中； 形成一襯墊層覆蓋該凹槽的表面； 形成一富娃層于該襯墊層上；` 填入一硅氮化物于該凹槽中；以及 進(jìn)行一轉(zhuǎn)化制作工藝，將該硅氮化物轉(zhuǎn)化成一氧化硅，并至少氧化部分該富硅層。
9.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該襯墊層包含氧化層。
10.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該富硅層包含以等離子體輔助化學(xué)氣相沉積(Plasma Enhanced Chemical Vapor Deposition, PECVD)制作工藝或原子層沉積(Atomic Layer Deposition, ALD)制作工藝形成。
11.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該富硅層包含硅質(zhì)層、氮化硅層、氧化娃層、氮氧化娃層或氮化碳娃層。
12.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該轉(zhuǎn)化制作工藝的制作工藝溫度為500。。~700。。。
13.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該轉(zhuǎn)化制作工藝包含一氧化制作工藝。
14.如權(quán)利要求13所述的半導(dǎo)體制作工藝，其中該氧化制作工藝包含通入氧氣、臭氧或水蒸氣。
15.如權(quán)利要求8所述的半導(dǎo)體制作工藝，在進(jìn)行該轉(zhuǎn)化制作工藝之后，還包含: 進(jìn)行一致密化制作工藝，以致密化該氧化硅以及該富硅層。
16.如權(quán)利要求15所述的半導(dǎo)體制作工藝，其中該致密化制作工藝的制作工藝溫度高于 10000Co
17.如權(quán)利要求16所述的半導(dǎo)體制作工藝，其中該致密化制作工藝的制作工藝溫度為1100。。。
18.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中該硅氮化物包含三甲基硅烷胺(trisilylamine, TSAX
19.如權(quán)利要求8所述的半導(dǎo)體制作工藝，其中填入該硅氮化物以及進(jìn)行該轉(zhuǎn)化制作工藝的步驟為一流體化學(xué)氣相沉積(f lowable chemical vapor deposition, FCVD)制作工藝或一旋轉(zhuǎn)涂布介電層(spin-on dielectric, SOD)制作工藝的步驟 。
【文檔編號(hào)】H01L21/762GK103515285SQ201210223143
【公開日】2014年1月15日 申請(qǐng)日期:2012年6月28日 優(yōu)先權(quán)日:2012年6月28日
【發(fā)明者】劉志建, 張家隆, 陳哲明, 李瑞珉, 林育民 申請(qǐng)人:聯(lián)華電子股份有限公司