一種無需側(cè)墻制作半導(dǎo)體器件的方法
【專利摘要】本發(fā)明公開了一種無需側(cè)墻制作半導(dǎo)體器件的方法，包括步驟：a）提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有具有第一寬度的第一柵材料層；b）執(zhí)行離子注入工藝，以在所述第一柵材料層兩側(cè)的半導(dǎo)體襯底中形成源極和漏極；c）對所述第一柵材料層進(jìn)行修剪，以形成具有第二寬度的第二柵材料層；d）執(zhí)行離子注入工藝，以在所述第二柵材料層兩側(cè)的半導(dǎo)體襯底中形成淺摻雜區(qū)；和e）對所述第二柵材料層進(jìn)行修剪，以形成具有第三寬度的第三柵材料層。本發(fā)明的方法無需側(cè)墻來制作半導(dǎo)體器件，因而可以避免形成和去除偏移間隙壁和間隙壁給生產(chǎn)周期和生產(chǎn)成本帶來的延長和增加，并且還能夠精確地控制淺摻雜區(qū)和源/漏極的位置以及有效溝道長度。
【專利說明】一種無需側(cè)墻制作半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種無需側(cè)墻制作半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，應(yīng)力技術(shù)不斷發(fā)展來提高溝道內(nèi)多數(shù)載流子的遷移率。接觸孔刻蝕停止層(CESL)應(yīng)力技術(shù)是最為廣泛使用的應(yīng)力技術(shù)之一。下面將結(jié)合圖1A-1D來說明現(xiàn)有的采用CESL應(yīng)力技術(shù)來形成晶體管的方法。如圖1A所示，首先在半導(dǎo)體襯底100上形成柵極101，該柵極包括位于柵介電層和柵材料層。如圖1B所示，在柵極101的兩側(cè)形成偏移間隙壁102，并執(zhí)行淺摻雜離子注入工藝以在柵極101兩側(cè)的半導(dǎo)體襯底100中形成淺摻雜區(qū)103A和103B。如圖1C所示，在偏移間隙壁102的兩側(cè)繼續(xù)形成間隙壁104，并執(zhí)行源漏極離子注入工藝以在柵極101兩側(cè)的半導(dǎo)體襯底100中形成源極105A和漏極105B。如圖1D所示，為了使CESL應(yīng)力層更靠近溝道，以有效地施加應(yīng)力，目前最常用的方法是在形成CESL應(yīng)力層之前將偏移間隙壁102和間隙壁104都去除，然后在半導(dǎo)體襯底100上形成覆蓋柵極101的CESL應(yīng)力層106。
[0003]然而，在上述方法中增加了去除偏移間隙壁102和間隙壁104(兩者共同稱為側(cè)墻)的步驟，因此導(dǎo)致生產(chǎn)周期延長，且生產(chǎn)成本增加。并且，由于淺摻雜離子注入過程和源漏極離子注入分別是采用偏移間隙壁102和間隙壁104作為掩膜，因此，形成的淺摻雜區(qū)103A和103B以及源極105A和漏極105B的位置和有效溝道長度主要受到偏移間隙壁102和間隙壁104的厚度的影響。但是，偏移間隙壁102和間隙壁104中的每一個都是米用先沉積對應(yīng)的材料層然后再對該材料層進(jìn)行刻蝕的方法形成的，因此，較難精確地控制偏移間隙壁102和間隙壁104的厚度，進(jìn)而導(dǎo)致淺摻雜區(qū)103A和103B以及源極105A和漏極105B的位置和有效溝道長度與目標(biāo)值之間出現(xiàn)偏差。
[0004]因此，需要一種無需側(cè)墻制造半導(dǎo)體器件的方法，以解決現(xiàn)有技術(shù)中存在的問題。
【發(fā)明內(nèi)容】

[0005]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0006]本發(fā)明提出了一種無需側(cè)墻制作半導(dǎo)體器件的方法，包括步驟:a)提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有具有第一寬度的第一柵材料層山)執(zhí)行離子注入工藝，以在所述第一柵材料層兩側(cè)的半導(dǎo)體襯底中形成源極和漏極；c)對所述第一柵材料層進(jìn)行修剪，以形成具有第二寬度的第二柵材料層；d)執(zhí)行離子注入工藝，以在所述第二柵材料層兩側(cè)的半導(dǎo)體襯底中形成淺摻雜區(qū)；和e)對所述第二柵材料層進(jìn)行修剪，以形成具有第三寬度的第三柵材料層。
[0007]優(yōu)選地，在所述半導(dǎo)體襯底上形成有覆蓋所述半導(dǎo)體襯底的柵介電層。
[0008]優(yōu)選地，所述e)步驟之后包括對所述柵介電層進(jìn)行刻蝕的步驟，以去除未被所述第三柵材料層覆蓋的柵介電層，刻蝕后的所述柵介電層與所述第三柵材料層構(gòu)成柵極。
[0009]優(yōu)選地，所述c)步驟和/或所述e)步驟中的所述修剪是采用各向同性刻蝕法進(jìn)行的。
[0010]優(yōu)選地，所述各向同性刻蝕法為遠(yuǎn)程等離子體刻蝕法。
[0011]優(yōu)選地，所述第一寬度與所述第二寬度之間的差值為10-200nm。
[0012]優(yōu)選地，所述第二寬度與所述第三寬度之間的差值為6_30nm。
[0013]優(yōu)選地，所述e)步驟之后還包括形成覆蓋所述半導(dǎo)體襯底和所述第三柵材料層的應(yīng)力層。
[0014]優(yōu)選地，所述應(yīng)力層為接觸孔刻蝕停止應(yīng)力層。
[0015]優(yōu)選地，所述應(yīng)力層為氧化硅層和氮化硅層的組合。
[0016]綜上所述，本發(fā)明的無需側(cè)墻制作半導(dǎo)體器件的工藝，通過修剪步驟使柵材料層的寬度逐步減小來先形成淺摻雜區(qū)然后形成源漏極，可以省略形成偏移間隙壁和間隙壁的步驟。這樣可以避免形成和去除偏移間隙壁和間隙壁給生產(chǎn)周期和生產(chǎn)成本帶來的延長和增加，并且還能夠精確地控制淺摻雜區(qū)和源/漏極的位置以及有效溝道長度。
【專利附圖】

【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0018]圖1A-1D為現(xiàn)有的采用CESL應(yīng)力技術(shù)來形成晶體管工藝流程中各步驟所獲得的器件的剖視圖；
[0019]圖2為根據(jù)本發(fā)明一個實(shí)施方式制作半導(dǎo)體器件的工藝流程圖；以及
[0020]圖3A-3H為根據(jù)本發(fā)明一個實(shí)施方式制作半導(dǎo)體器件工藝流程中各步驟所獲得的器件的剖視圖。
【具體實(shí)施方式】
[0021]接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。但是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0022]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印?br> [0023]圖2示出了根據(jù)本發(fā)明一個實(shí)施方式制作半導(dǎo)體器件的工藝流程圖，圖3A-3H示出了根據(jù)本發(fā)明一個實(shí)施方式制作半導(dǎo)體器件工藝流程中各步驟所獲得的器件的剖視圖。應(yīng)當(dāng)注意的是，半導(dǎo)體器件中的部分器件結(jié)構(gòu)可以由CMOS制作流程來制造，因此在本發(fā)明的方法之前、之中或之后可以提供額外的工藝，且其中某些工藝在此僅作簡單的描述。下面將結(jié)合附圖來詳細(xì)說明本發(fā)明的制作方法。[0024]執(zhí)行步驟201，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有具有第一寬度的第一柵材料層。
[0025]如圖3A所示，半導(dǎo)體襯底300可以為以下所提到的材料中的至少一種:娃、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導(dǎo)體襯底300中可以形成有摻雜區(qū)域(未示出)，例如N型阱區(qū)和P型阱區(qū)。此外，半導(dǎo)體襯底300中還可以包括隔離結(jié)構(gòu)(未示出)，例如淺溝槽隔離(STI)結(jié)構(gòu)等，隔離結(jié)構(gòu)可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其它現(xiàn)有的低介電常數(shù)材料形成。
[0026]在半導(dǎo)體襯底300上依次形成有柵介電層301和柵材料層302。柵介電層301可以是包括以下材料層中的一層或多層所形成的單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，所述材料層包括氧化硅層、氮氧化硅層和氧化鉿層等。作為示例，當(dāng)柵介電層為氧化硅層層時，其可以利用氧化工藝在氧蒸氣環(huán)境中溫度約在800-1000攝氏度下將半導(dǎo)體襯底氧化而形成。柵材料層302用于形成柵極的柵材料層，因此，柵材料層的材料可以多晶硅或形成金屬柵極的材料。即所述柵極可以為多晶硅柵，也可以為金屬柵。當(dāng)柵極為金屬柵時，柵材料層通常需要包括界面層、高k材料層和金屬材料層。
[0027]如圖3B所示，對柵材料層302進(jìn)行刻蝕，以形成具有第一寬度(W1)的第一柵材料層303。該可以工藝?yán)绨?首先，在柵材料層302上形成硬掩膜層和圖案化的光刻膠層；然后，以光刻膠層為掩膜對硬掩膜層進(jìn)行刻蝕，并以硬掩膜層為掩膜對柵材料層302進(jìn)行刻蝕，以形成具有第一寬度(W1)的第一柵材料層303 ;最后，去除光刻膠層和硬掩膜層。對于不同的柵極材料302會選擇不同的刻蝕劑進(jìn)行刻蝕，由于刻蝕劑的選擇以為本領(lǐng)域所熟知，因此本文不再一一列舉。
[0028]對于柵介電層301，為了避免后續(xù)工藝對半導(dǎo)體襯底300產(chǎn)生影響，優(yōu)選地，該柵介電層301在后續(xù)工藝中去除，在對柵介電層301進(jìn)行刻蝕之前一直使柵介電層301覆蓋半導(dǎo)體襯底300。后文將對該優(yōu)選實(shí)施方式進(jìn)行詳細(xì)描述。
[0029]執(zhí)行步驟202，執(zhí)行離子注入工藝，以在第一柵材料層兩側(cè)的半導(dǎo)體襯底中形成源極和漏極。
[0030]如圖3C所示，執(zhí)行離子注入工藝，以分別在第一柵材料層303兩側(cè)的半導(dǎo)體襯底300中形成源極304A和漏極304B。對于P型器件則注入P型摻雜劑；對于N型器件則注入P型摻雜劑。由于源漏極的離子注入工藝已為本領(lǐng)域的技術(shù)人員所熟知，因此不再詳述。由于形成源極304A和漏極304B的掩膜為第一柵材料層303，而第一柵材料層303的寬度W1是由光刻工藝直接限定的，因此，與現(xiàn)有的采用間隙壁作為掩膜的技術(shù)(參照圖1C)相比，本發(fā)明的方法能夠較精確地控制源極304A和漏極304B的位置。
[0031]執(zhí)行步驟203，對第一柵材料層進(jìn)行修剪，以形成具有第二寬度的第二柵材料層。
[0032]如圖3D所示，采用修剪(Triming)工藝對第一柵材料層303進(jìn)行刻蝕，使其寬度減小到《2，以形成具有第二寬度(W2)的第二柵材料層305。作為示例，該修剪工藝是采用各向同性刻蝕法進(jìn)行的，例如包括干法各向同性刻蝕和濕法各向同性刻蝕。優(yōu)選地，各向同性干法刻蝕可以是遠(yuǎn)程等離子體刻蝕法。遠(yuǎn)程等離子體刻蝕法是指等離子體電離區(qū)與等離子體加工區(qū)(產(chǎn)生沉積、刻蝕、表面改性等過程的固體表面)之間的距離較遠(yuǎn)。采用遠(yuǎn)程等離子體刻蝕法可以獲得更好的空間均勻性以及更適宜的離子、中性成分比例，以使上述修剪工藝在第一柵材料層303表面的各個區(qū)域獲得均勻地修剪。根據(jù)所選用的柵材料層的材料以及刻蝕方法，修剪工藝會選擇不同的刻蝕劑。以遠(yuǎn)程等離子體刻蝕法為例，當(dāng)柵材料層的材料為多晶硅時，刻蝕劑可以包括含有F、C1和/或Br基的氣體。該修剪工藝過程中，溫度可以為0° C-500。C，壓力可以為ImTor-1OOTor,且功率可以為10W-5000W。
[0033]執(zhí)行步驟204，執(zhí)行離子注入工藝，以在第二柵材料層兩側(cè)的半導(dǎo)體襯底中形成淺慘雜區(qū)。
[0034]如圖3E所示，執(zhí)行離子注入工藝，以分別在第二柵材料層305兩側(cè)的半導(dǎo)體襯底300中形成淺摻雜區(qū)306A和306B。對于P型器件則注入P型摻雜劑；對于N型器件則注入P型摻雜劑。由于淺摻雜區(qū)的離子注入工藝已為本領(lǐng)域的技術(shù)人員所熟知，因此不再詳述。由于形成淺摻雜區(qū)306A和306B的掩膜為第二柵材料層305，而第二柵材料層305的寬度W2是由修剪工藝所限定的。通過控制修剪工藝的時間以及其它工藝參數(shù)可以精確地控制修剪掉的柵材料層，因此，與現(xiàn)有的采用偏移間隙壁作為掩膜的技術(shù)(參照圖1B)相比，本發(fā)明的方法能夠較精確地控制淺摻雜區(qū)306A和306B的位置，進(jìn)而能夠準(zhǔn)確地控制溝道的有效長度。
[0035]優(yōu)選地，第一寬度W1與第二寬度W2之間的差值為10_200nm。第一寬度W1與第二寬度W2之間的差值的一半用于確定淺摻雜區(qū)306A伸出源極304A的距離，同樣也決定了淺摻雜區(qū)306B伸出漏極304B的距離，因此，將第一寬度W1與第二寬度W2之間的差值設(shè)置在上述范圍之內(nèi)可以適應(yīng)實(shí)際工藝的需要。
[0036]執(zhí)行步驟205，對第二柵材料層進(jìn)行修剪，以形成具有第三寬度的第三柵材料層。
[0037]如圖3F所示，采用修剪(Triming)工藝對第二柵材料層305進(jìn)行刻蝕，使其寬度減小到w3，以形成具有第二寬度(W3)的第三柵材料層307。作為示例，該修剪工藝是采用各向同性刻蝕法進(jìn)行的，例如包括干法各向同性刻蝕和濕法各向同性刻蝕。優(yōu)選地，各向同性干法刻蝕可以是遠(yuǎn)程等離子體刻蝕法，以使上述修剪工藝在第二柵材料層305表面的各個區(qū)域獲得均勻地修剪。根據(jù)所選用的柵材料層的材料以及刻蝕方法，修剪工藝會選擇不同的刻蝕劑。以遠(yuǎn)程等離子體刻蝕法為例，當(dāng)柵材料層的材料為多晶硅時，刻蝕劑可以包括含有F、Cl和/或Br基的氣體。該修剪工藝過程中，溫度可以為0° C-5000 C，壓力可以為ImTor-1OOTor,且功率可以為 10W-5000W。
[0038]優(yōu)選地，第二寬度W2與第三寬度W3之間的差值為6_30nm。第二寬度W2與第三寬度％之間的差值的一半限定了最終形成的柵極相對于淺摻雜區(qū)306A和306B的位置，因此，將第二寬度W2與第三寬度W3之間的差值設(shè)置在上述范圍之內(nèi)可以適應(yīng)實(shí)際工藝的需要。
[0039]此外，在后續(xù)工藝中去除柵介電層301的情況下(即對柵材料層302刻蝕后不立即刻蝕柵介電層301)，優(yōu)選地，可以步驟205之后對柵介電層301刻蝕，以去除未被第三柵材料層307覆蓋的柵介電層301，如圖3G所示，刻蝕后的柵介電層301與第三柵材料層307構(gòu)成柵極310。這樣可以避免上述修剪工藝對半導(dǎo)體襯底300產(chǎn)生影響。但可以理解的是，本發(fā)明并非對刻蝕柵介電層301的時機(jī)進(jìn)行限定，在不背離本發(fā)明的精神的前提下可以對柵介電層301的刻蝕步驟進(jìn)行調(diào)整。
[0040]此外，本發(fā)明的方法在上述步驟205之后還可以包括形成覆蓋半導(dǎo)體襯底300和第三柵材料層307的應(yīng)力層308的步驟，如圖3H所示。由于應(yīng)力層308直接靠近溝道區(qū)域，因此可以有效地施加應(yīng)力。優(yōu)選地，該應(yīng)力層308可以為接觸孔刻蝕停止應(yīng)力層，以節(jié)省工藝步驟。進(jìn)一步優(yōu)選地，應(yīng)力層308的材料可以為氧化硅層和氮化硅層的組合。
[0041]綜上所述，本發(fā)明的無需側(cè)墻制作半導(dǎo)體器件的工藝，通過修剪步驟使柵材料層的寬度逐步減小來先形成淺摻雜區(qū)然后形成源漏極，可以省略形成偏移間隙壁和間隙壁的步驟。這樣可以避免形成和去除偏移間隙壁和間隙壁給生產(chǎn)周期和生產(chǎn)成本帶來的延長和增加，并且還能夠精確地控制淺摻雜區(qū)和源/漏極的位置以及有效溝道長度。
[0042]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種無需側(cè)墻制作半導(dǎo)體器件的方法，包括步驟: a)提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有具有第一寬度的第一柵材料層； b)執(zhí)行離子注入工藝，以在所述第一柵材料層兩側(cè)的半導(dǎo)體襯底中形成源極和漏極； c)對所述第一柵材料層進(jìn)行修剪，以形成具有第二寬度的第二柵材料層； d)執(zhí)行離子注入工藝，以在所述第二柵材料層兩側(cè)的半導(dǎo)體襯底中形成淺摻雜區(qū)；和 e)對所述第二柵材料層進(jìn)行修剪，以形成具有第三寬度的第三柵材料層。
2.如權(quán)利要求1所述的方法，其特征在于，在所述半導(dǎo)體襯底上形成有覆蓋所述半導(dǎo)體襯底的柵介電層。
3.如權(quán)利要求2所述的方法，其特征在于，所述e)步驟之后包括對所述柵介電層進(jìn)行刻蝕的步驟，以去除未被所述第三柵材料層覆蓋的柵介電層，刻蝕后的所述柵介電層與所述第三柵材料層構(gòu)成柵極。
4.如權(quán)利要求1所述的方法，其特征在于，所述c)步驟和/或所述e)步驟中的所述修剪是采用各向同性刻蝕法進(jìn)行的。
5.如權(quán)利要求4所述的方法，其特征在于，所述各向同性刻蝕法為遠(yuǎn)程等離子體刻蝕法。
6.如權(quán)利要求1所述的方法，其特征在于，所述第一寬度與所述第二寬度之間的差值為 10_200nm。
7.如權(quán)利要求1所述的方法，其特征在于，所述第二寬度與所述第三寬度之間的差值為 6_30nm。
8.如權(quán)利要求1所述的方法，其特征在于，所述e)步驟之后還包括形成覆蓋所述半導(dǎo)體襯底和所述第三柵材料層的應(yīng)力層。
9.如權(quán)利要求8所述的方法，其特征在于，所述應(yīng)力層為接觸孔刻蝕停止應(yīng)力層。
10.如權(quán)利要求9所述的方法，其特征在于，所述應(yīng)力層為氧化硅層和氮化硅層的組入口 ο
【文檔編號】H01L21/336GK103474352SQ201210186815
【公開日】2013年12月25日 申請日期:2012年6月7日 優(yōu)先權(quán)日:2012年6月7日
【發(fā)明者】卜偉海, 康勁, 王文博 申請人:中芯國際集成電路制造(上海)有限公司