一種非對(duì)稱ldmos工藝偏差的監(jiān)控結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明公開了一種非對(duì)稱LDMOS工藝偏差的監(jiān)控結(jié)構(gòu)，包括：版圖設(shè)計(jì)完全相同并列排布的兩個(gè)非對(duì)稱LDMOS器件，所述兩個(gè)非對(duì)稱LDMOS器件共P型阱區(qū)，所述共P型阱區(qū)中形成有間隔排列的N型重參雜區(qū)和P型重參雜區(qū)；所述兩個(gè)非對(duì)稱LDMOS器件共用一襯底引出端，所述兩個(gè)非對(duì)稱LDMOS源極均與共用襯底引出端通過金屬硅化物以及接觸孔和金屬引線共接，所述兩個(gè)非對(duì)稱LDMOS柵極分別作為引出端，所述兩個(gè)非對(duì)稱LDMOS漏極分別作為引出端。本發(fā)明還公開了一種非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的制造方法。本發(fā)明的監(jiān)控結(jié)構(gòu)通過測(cè)量兩個(gè)設(shè)計(jì)相同的非對(duì)稱LDMOS器件電學(xué)性能上的差異，判斷工藝上關(guān)鍵層次偏差的大小。通過調(diào)整工藝的方法來減小非對(duì)稱LDMOS器件的偏差，提高器件性能以及面內(nèi)的均一性。
【專利說明】一種非對(duì)稱LDMOS工藝偏差的監(jiān)控結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種非對(duì)稱LDMOS工藝偏差的監(jiān)控結(jié)構(gòu)。本發(fā)明還涉及一種非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002]B⑶工藝被廣泛應(yīng)用于各種電源管理，功放等產(chǎn)品中，該類產(chǎn)品中的核心器件就是非對(duì)稱LDMOS (橫向擴(kuò)散金屬氧化物半導(dǎo)體)，非對(duì)稱LDMOS器件性能的好壞，直接決定了該類產(chǎn)品的性能和成本。而非對(duì)稱LDMOS的性能很大程度上依賴工藝上的控制。通常的非對(duì)稱LDMOS器件的性能決定于器件的溝道長度(LCH)，溝道積累區(qū)(LA)，以及柵極場板等。由于非對(duì)稱LDMOS器件的溝道主要由阱區(qū)決定，而在工藝控制中阱區(qū)的面內(nèi)偏差通常是很大的，達(dá)到0.2unT0.3um,但是非對(duì)稱LDMOS器件的溝道每變化0.1um,都會(huì)對(duì)該類器件的各種電學(xué)參數(shù)有很大的影響，即阱區(qū)在工藝上的偏差對(duì)非對(duì)稱LDMOS器件在性能上的差異起決定性的作用。目前在工藝生產(chǎn)上有對(duì)阱區(qū)偏差的監(jiān)控結(jié)構(gòu)，但該監(jiān)控結(jié)構(gòu)并不能直接反應(yīng)非對(duì)稱LDMOS器件性能上的差異，不能直接提出對(duì)工藝上偏差的監(jiān)控要求。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種非對(duì)稱LDMOS器件工藝偏差的監(jiān)控結(jié)構(gòu)，該監(jiān)控結(jié)構(gòu)通過測(cè)量兩個(gè)設(shè)計(jì)相同的非對(duì)稱LDMOS器件電學(xué)性能上的差異，如導(dǎo)通電阻，擊穿電壓等參數(shù)，來判斷工藝上關(guān)鍵層次偏差的大小。從而通過調(diào)整工藝的方法，來減小非對(duì)稱LDMOS器件的偏差，提高器件的性能以及面內(nèi)的均一性。本發(fā)明還提供了一種非對(duì)稱LDMOS器件工藝偏差監(jiān)控結(jié)構(gòu)的制造方法。
[0004]為解決上述技術(shù)問題，本發(fā)明的非對(duì)稱LDMOS器件工藝偏差的監(jiān)控結(jié)構(gòu)，包括:版圖設(shè)計(jì)完全相同并列排布的兩個(gè)非對(duì)稱LDMOS器件，所述兩個(gè)非對(duì)稱LDMOS器件具有共P型阱區(qū)，所述共P型阱區(qū)中形成有間隔排列的N型重參雜區(qū)和P型重參雜區(qū)；所述兩個(gè)非對(duì)稱LDMOS器件共用一襯底引出端，所述兩個(gè)非對(duì)稱LDMOS的源極均與共用的襯底引出端通過金屬硅化物以及接觸孔和金屬引線共接，所述兩個(gè)非對(duì)稱LDMOS的柵極分別作為引出端，所述兩個(gè)非對(duì)稱LDMOS的漏極分別作為引出端。
[0005]一種非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的制造方法，包括:
[0006]步驟一、在P型襯底上利用外延技術(shù)生成N型外延層；
[0007]步驟二、在N型外延層上利用離子注入技術(shù)分別生成N型埋層和P型埋層，其中非對(duì)稱LDMOS器件做在N型埋層內(nèi)；
[0008]步驟三、在硅片內(nèi)利用氧化技術(shù)分別形成有源區(qū)和隔離用的場區(qū)；
[0009]步驟四、在硅片內(nèi)利用離子注入技術(shù)分別生成N型阱區(qū)和P型阱區(qū)；
[0010]步驟五、在硅片內(nèi)利用氧化技術(shù)，在有源區(qū)上形成柵氧，利用CVD技術(shù)淀積多晶娃，并利用光刻技術(shù)形成多晶娃柵極；
[0011 ] 步驟六、在硅片內(nèi)利用離子注入技術(shù)分別生成N型重參雜區(qū)和P型重參雜，分別形成非對(duì)稱LDMOS器件的源極、漏極和襯底引出端；
[0012]步驟七、在硅片內(nèi)利用CVD技術(shù)淀積氧化層，形成介質(zhì)層；
[0013]步驟八、在硅片形成通孔和金屬層，將非對(duì)稱LDMOS器件的源極，漏極，襯底和柵極引出。
[0014]其中，兩個(gè)非對(duì)稱LDMOS器件的柵極分別連接到兩個(gè)不同的PAD (打線引出端)，兩個(gè)非對(duì)稱LDMOS器件的漏極分別連接到兩個(gè)不同的PAD，兩個(gè)非對(duì)稱LDMOS器件的源極和一個(gè)襯底通過金屬硅化物、接觸孔和金屬引線連接到同一個(gè)PAD上。
[0015]本發(fā)明非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)是用于在硅片上監(jiān)控工藝偏差引起對(duì)非對(duì)稱LDMOS器件性能的影響，進(jìn)而根據(jù)非對(duì)稱LDMOS器件性能上的要求提出對(duì)關(guān)鍵工藝偏差提出要求。
【專利附圖】

【附圖說明】
[0016]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0017]圖1是本發(fā)明非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的示意圖。
[0018]圖2是本發(fā)明非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的版圖設(shè)計(jì)示意圖。
[0019]附圖標(biāo)記說明
[0020]I是N型埋層
[0021]2是P型阱區(qū)
[0022]3是N型阱區(qū)
[0023]4是場區(qū)
[0024]5是N型重?fù)诫s區(qū)
[0025]6是P型重?fù)诫s區(qū)
[0026]7是多晶硅柵
[0027]8是源極
[0028]9是漏極
[0029]10是柵極。
【具體實(shí)施方式】
[0030]如圖1所示，本發(fā)明的非對(duì)稱LDMOS器件工藝偏差的監(jiān)控結(jié)構(gòu)，包括:兩個(gè)版圖設(shè)計(jì)完全相同的非對(duì)稱LDMOS器件；
[0031]所述非對(duì)稱LDMOS器件包括:形成在P型襯底上的N型外延層，N型外延層中的N型埋層和P型埋層，N型埋層中I的P型阱區(qū)2和N型阱區(qū)3，形成在N型阱區(qū)3兩側(cè)的場區(qū)4，形成在N型阱區(qū)3中的N型重?fù)诫s區(qū)5，形成在P型阱區(qū)2 (兩LDMOS器件共用P阱)中的P型重?fù)诫s區(qū)6和N型重?fù)诫s區(qū)5，形成在場區(qū)4和P型阱區(qū)22上方的多晶硅柵7 ；
[0032]兩個(gè)非對(duì)稱LDMOS器件共用一襯底引出端，兩個(gè)非對(duì)稱LDMOS的源極8均與共用的襯底引出端通過金屬硅化物以及接觸孔和金屬引線共接，兩個(gè)非對(duì)稱LDMOS的柵極10分另IJ作為引出端，兩個(gè)非對(duì)稱LDMOS的漏極9分別作為引出端。
[0033]在監(jiān)控時(shí)，兩個(gè)非對(duì)稱LDMOS器件的柵極10分別連接到兩個(gè)不同的PAD,兩個(gè)非對(duì)稱LDMOS器件的漏極9分別連接到兩個(gè)不同的PAD，兩個(gè)非對(duì)稱LDMOS器件的源極8和一個(gè)襯底通過金屬硅化物以及接觸孔和金屬引線連接到同一個(gè)PAD上。
[0034]利用本發(fā)明中的監(jiān)控結(jié)構(gòu)，能很好的監(jiān)控由于生產(chǎn)過程中工藝的偏差引起的非對(duì)稱LDMOS器件的差異。在該結(jié)構(gòu)中，由于工藝控制上的偏差P型阱區(qū)(Pbody)在實(shí)際的工藝過成中會(huì)向左側(cè)或右側(cè)發(fā)生偏移，該偏移的發(fā)生是隨機(jī)的，但該偏移量的多少在工藝上是可控的。比如當(dāng)P型阱區(qū)(Pbody )在實(shí)際生產(chǎn)中發(fā)生向右偏差時(shí)，該監(jiān)控結(jié)構(gòu)中的右側(cè)的非對(duì)稱LDMOS器件(器件I)由P型阱區(qū)(Pbody)決定的有效溝道長度(LCH)是變大的，而該非對(duì)稱LDMOS器件(器件I)的有效溝道積累區(qū)(LA)是變小的，同時(shí)該結(jié)構(gòu)中的左側(cè)的非對(duì)稱LDMOS器件(器件2)的變化正好是相反的，即該非對(duì)稱LDMOS器件(器件2)由P型阱區(qū)(Pbody)決定的有效溝道長度(LCH)是變小的，而該非對(duì)稱LDMOS器件(器件2)的有效溝道積累區(qū)(LA)是變大的。如前面分析的那樣非對(duì)稱LDMOS器件的溝道長度(LCH)和溝道積累區(qū)(LA)對(duì)該類器件的性能有很大的影響。當(dāng)發(fā)生如上所訴的工藝偏差是，這兩個(gè)原本版圖設(shè)計(jì)上完全一樣的非對(duì)稱LDMOS器件的電學(xué)性能上會(huì)發(fā)生明顯的變化。該監(jiān)控結(jié)構(gòu)中的右側(cè)的非對(duì)稱LDMOS器件(器件I)的導(dǎo)通電阻會(huì)變小，同時(shí)該器件的擊穿電壓會(huì)變小。而對(duì)應(yīng)得該結(jié)構(gòu)中的左側(cè)的非對(duì)稱LDMOS器件(器件2)的導(dǎo)通電阻會(huì)變大，同時(shí)該器件的擊穿電壓會(huì)變大。
[0035]利用如上所述的方法，對(duì)本發(fā)明的結(jié)構(gòu)進(jìn)行測(cè)試，利用統(tǒng)計(jì)學(xué)的方法可以得出該監(jiān)控結(jié)構(gòu)中的兩個(gè)非對(duì)稱LDMOS器件的電學(xué)性能隨工藝偏差而變化的結(jié)果。由于這兩個(gè)非對(duì)稱LDMOS器件在版圖設(shè)計(jì)上是完全一樣的，那么這兩個(gè)非對(duì)稱LDMOS器件在電學(xué)性能上的差異完全是由于生產(chǎn)工藝上關(guān)鍵步驟如阱的工藝偏差所應(yīng)起的。
[0036]該統(tǒng)計(jì)數(shù)據(jù)可以得出兩個(gè)有實(shí)際意義的結(jié)論:
[0037]I)監(jiān)控在現(xiàn)有工藝條件下，工藝偏差對(duì)非對(duì)稱LDMOS器件電學(xué)性能影響的程度；
[0038]2)利用該結(jié)構(gòu)監(jiān)控到的非對(duì)稱LDMOS器件電學(xué)性能的偏差與工藝偏差數(shù)據(jù)做對(duì)t匕，定義出由器件性能需求提出的對(duì)生產(chǎn)工藝偏差的要求，從而提出對(duì)生產(chǎn)工藝的進(jìn)一步改善方向及目標(biāo)，幫助優(yōu)化工藝。
[0039]一種非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的制造方法，包括:
[0040]步驟一、在P型襯底上利用外延技術(shù)生成N型外延層；
[0041]步驟二、在N型外延層上利用離子注入技術(shù)分別生成N型埋層和P型埋層，其中非對(duì)稱LDMOS器件做在N型埋層內(nèi)；
[0042]步驟三、在硅片內(nèi)利用氧化技術(shù)分別形成有源區(qū)和隔離用的場區(qū)；
[0043]步驟四、在硅片內(nèi)利用離子注入技術(shù)分別生成N型阱區(qū)和P型阱區(qū)；
[0044]步驟五、在硅片內(nèi)利用氧化技術(shù)，在有源區(qū)上形成柵氧，利用CVD技術(shù)淀積多晶娃，并利用光刻技術(shù)形成多晶娃柵極；
[0045]步驟六、在硅片內(nèi)利用離子注入技術(shù)分別生成N型重參雜區(qū)和P型重參雜，分別形成非對(duì)稱LDMOS器件的源極、漏極和襯底引出端；
[0046]步驟七、在硅片內(nèi)利用CVD技術(shù)淀積氧化層，形成介質(zhì)層；
[0047]步驟八、在硅片形成通孔和金屬層，將非對(duì)稱LDMOS器件的源極，漏極，襯底和柵極引出。
[0048]以上通過【具體實(shí)施方式】和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種非對(duì)稱LDMOS工藝偏差的監(jiān)控結(jié)構(gòu)，其特征是，包括:版圖設(shè)計(jì)完全相同并列排布的兩個(gè)非對(duì)稱LDMOS器件，所述兩個(gè)非對(duì)稱LDMOS器件具有共P型阱區(qū)，所述共P型阱區(qū)中形成有間隔排列的N型重參雜區(qū)和P型重參雜區(qū)；所述兩個(gè)非對(duì)稱LDMOS器件共用一襯底引出端，所述兩個(gè)非對(duì)稱LDMOS的源極均與共用的襯底引出端通過金屬硅化物以及接觸孔和金屬引線共接，所述兩個(gè)非對(duì)稱LDMOS的柵極分別作為引出端，所述兩個(gè)非對(duì)稱LDMOS的漏極分別作為引出端。
2.一種非對(duì)稱LDMOS工藝偏差監(jiān)控結(jié)構(gòu)的制造方法，其特征是，包括: 步驟一、在P型襯底上利用外延技術(shù)生成N型外延層； 步驟二、在N型外延層上利用離子注入技術(shù)分別生成N型埋層和P型埋層，其中非對(duì)稱LDMOS器件做在N型埋層內(nèi)； 步驟三、在硅片內(nèi)利用氧化技術(shù)分別形成有源區(qū)和隔離用的場區(qū)； 步驟四、在硅片內(nèi)利用離子注入技術(shù)分別生成N型阱區(qū)和P型阱區(qū)； 步驟五、在硅片內(nèi)利用氧化技術(shù)，在有源區(qū)上形成柵氧，利用CVD技術(shù)淀積多晶硅，并利用光刻技術(shù)形成多晶娃柵極； 步驟六、在硅片內(nèi)利用離子注入技術(shù)分別生成N型重參雜區(qū)和P型重參雜，分別形成非對(duì)稱LDMOS器件的源極、漏極和襯底引出端； 步驟七、在硅片內(nèi)利用CVD技術(shù)淀積氧化層，形成介質(zhì)層； 步驟八、在硅片形成通孔和金屬層，將非對(duì)稱LDMOS器件的源極，漏極，襯底和柵極引出。
【文檔編號(hào)】H01L21/8234GK103456734SQ201210169563
【公開日】2013年12月18日 申請(qǐng)日期:2012年5月28日 優(yōu)先權(quán)日:2012年5月28日
【發(fā)明者】仲志華 申請(qǐng)人:上海華虹Nec電子有限公司