專利名稱：減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改善半導(dǎo)體器件性能的方法，尤其涉及一種防止MOS器件中雙層前金屬介電質(zhì)層開裂的方法。
背景技術(shù)：
隨著CMOS技術(shù)按摩爾定律而高速發(fā)展，當器件的關(guān)鍵尺寸已縮小至90nm之下以后，沉積PMD通常需要采用高密度等離子體化學(xué)氣相沉積(HDP CVD)形成。該方法是沉積和蝕刻同時進行，其需要較高的等離子體密度以及較大功率的射頻電源，通常所用的射頻功率為5000瓦以上。中國專利CN1216407C披露了一種可改善高密度等離子體化學(xué)氣相沉積法所成形的金屬層間介電層均勻度控制不佳的情況的制造方法，首先是在制作有多個內(nèi)連導(dǎo)線的半導(dǎo)體基底上，共形成一均勻性與附著性俱佳的薄PE-TE0S。而后，以高密度等離子體化學(xué)氣相法于第一氧化層上形成第二氧化層，并填入那些內(nèi)連導(dǎo)線間的間隙。最后，再以等離子體增強化學(xué)氣相沉積法于第二氧化層上形成第三氧化層。根據(jù)該發(fā)明的方法，不僅可達到極佳的間隙填充效果，還可改善介電層品質(zhì)不佳的情形。中國專利CN100454497C涉及一種在半導(dǎo)體基底中填充縫隙的方法。在反應(yīng)室中提供基底和含有至少一種重氫化合物的氣體混合物。使該氣體混合物反應(yīng)而通過同時進行的層沉積和蝕刻在基底上形成材料層。該材料層填充縫隙，使得縫隙內(nèi)的材料是基本上沒有間隙的。該發(fā)明包括提供改善沉積速率均勻性的方法。材料在至少一種選自d2、hd、dt、 T2和TH的氣體的存在條件下沉積在表面上。在沉積期間凈沉積速率橫跨表面具有的偏差程度在其他方面基本上相同的條件下相對于使用H2沉積發(fā)生的偏差程度獲得了可測得的改善。中國專利CN1299358C提供了一種具有雙層保護層的鑲嵌金屬內(nèi)連線結(jié)構(gòu)，包含有一半導(dǎo)體晶片；一介電層設(shè)于該半導(dǎo)體晶片上，該介電層內(nèi)形成有一鑲嵌凹洞；一銅金屬導(dǎo)線，設(shè)于該鑲嵌凹洞內(nèi)，該銅金屬導(dǎo)線具有一經(jīng)過CMP研磨過的上表面，使該上表面約與該介電層齊平；以及一雙層保護層，包括一 HDPCVD氮化硅層以及一摻雜碳化硅(doped silicon carbide)上層覆于該銅金屬導(dǎo)線的上表面。該銅金屬導(dǎo)線層的該上表面是在CMP 研磨后，以氫氣等離子體或氨氣(ammonia)等離子體預(yù)處理。該高密度等離子體化學(xué)氣相沉積氮化硅層是利用在350°C下的高密度等離子體化學(xué)氣相沉積(HDPCVD)法沉積而成。但是利用HDP方法在形成PMD時，由于其等離子體密度高、功率大以及生長的時間長，在實際生產(chǎn)過程中，會造成對柵極氧化層的損傷，使其漏電流增加，器件的可靠性下降。為了降低沉積前金屬介電質(zhì)層時等離子體對柵極氧化層的損傷，可采用雙層前金屬層沉積法，例如，第一層為HDP方法沉積的PSG (磷硅玻璃)，第二層為等離子體增強化學(xué)氣相沉積法(PECVD)沉積的SiO2，其中HDP PSG中的P主要用來捕獲游離于器件中的金屬離子。然而這第一金屬介電層和第二金屬介電層兩種不同性質(zhì)的薄膜在其界面粘結(jié)性能不好，在后續(xù)的加工步驟過程中，容易產(chǎn)生開裂的現(xiàn)象。
發(fā)明內(nèi)容
為了緩解或消除雙層前金屬層介電層之間的開裂現(xiàn)象，本發(fā)明提供了一種減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，本發(fā)明在沉積金屬介電層完成之后，原位生長一層過渡層，利用該方法，可消除雙層前金屬介電質(zhì)層在兩層薄膜之間開裂的現(xiàn)象。因此，本發(fā)明的第一個目的是提供一種減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，具體地，該方法步驟包括
步驟1，提供具有NMOS和/或PMOS區(qū)域的襯底，在所述襯底上沉積蝕刻阻擋層；
步驟2，在所述阻擋層上沉積第一金屬介電層；
步驟3，在第一金屬介電層上原位沉積一層過渡層；
步驟4，在所述過渡層上沉積第二金屬介電層；
步驟5，對第二金屬介電層進行化學(xué)機械研磨至設(shè)計要求的厚度；
其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性。本發(fā)明的第二個目的是提供一種MOS器件，包括襯底，所述襯底中包含NMOS和/ 或PMOS區(qū)域，在所述襯底上依次沉積有蝕刻阻擋層、第一金屬介電層，在所述第一金屬介電層上有一層原位生長的過渡層，在所述過渡層上方沉積有第二金屬介電層；其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性。本發(fā)明上述的方法和MOS器件中，所述第一金屬介電層材質(zhì)優(yōu)選為磷酸娃玻璃， 尤其是高密度等離子體工藝制備的磷硅玻璃(HDP-PSG)。其中，P含量優(yōu)選為2 8%。其中,第一金屬介電層沉積溫度優(yōu)選為< 500°C。本發(fā)明上述的方法和MOS器件中，所述過渡層材質(zhì)優(yōu)選為二氧化硅，所述第一金屬介電層厚度與所述過渡層厚度比例優(yōu)選為800 2000 :50 500，并分別優(yōu)選為80(Γ2000Α 和 5(Γ500Α。本發(fā)明所述過渡層原位沉積條件優(yōu)選為包括
底部射頻功率(LF Power) 3000^5000ff 中部射頻功率(MF Power) 1000^2000ff 高部射頻功率(HF Power) 4000^6000ff 娃燒流量(Silane Flow)200 300sccm ;
氦氣流量(Helium Flow)200 300sccm ;
頂部氧氣流量(02-top Flow) 300 600sccm ;
側(cè)部氧氣流量(02-side Flow) 100 300sccm。本發(fā)明上述的方法和MOS器件中，所述第二金屬介電層材質(zhì)優(yōu)選為二氧化硅，在過渡層上的沉積方法優(yōu)選為CVD，更佳的沉積方法為PECVD。其中，第二金屬介電層沉積溫度優(yōu)選為300 500°C。其中，第二金屬介電層沉積厚度與第一金屬介電層沉積厚度之間的比例優(yōu)選為 3000^10000 :80(Γ2000，第二金屬介電層沉積厚度優(yōu)選為300(Tl0000A。
本發(fā)明上述的方法和MOS器件中，所述蝕刻阻擋層可以是氮化硅、碳化硅、碳氮化硅、聚合物阻擋層、TEOS阻擋層等。本發(fā)明提供的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法、以及所述方法制備的 MOS器件,在第一金屬介電層和第二金屬介電層之間，形成有過渡層,通過過渡層與第一金屬介電層和第二金屬介電層之間良好的粘結(jié)性能，將第一金屬介電層和第二金屬介電層連接，可有效地防止或緩解雙層前金屬介電質(zhì)層開裂現(xiàn)象。
圖I為本發(fā)明減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法的流程示意圖2為本發(fā)明MOS器件結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明提供了一種減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法、以及所述方法制備的MOS器件,在第一金屬介電層和第二金屬介電層之間，形成有過渡層，其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性。雖然過渡層與第一金屬介電層材質(zhì)之間粘結(jié)性能不如與第二金屬介電層材質(zhì)之間的粘結(jié)性，但是由于過渡層原位生長在第一金屬介電層上，沒有破真空，所以使得過渡層與第一金屬介電層之間產(chǎn)生了很好的粘結(jié)性；同時過渡層與第二金屬介電層性質(zhì)接近，過渡層與第二金屬介電層之間也具有良好的粘結(jié)性，從而緩解或消除了雙層前金屬介電層兩層薄膜之間的開裂。下面參照圖I和圖2，通過具體實施例對本發(fā)明減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法、以及所述方法制備的MOS器件進行詳細的介紹和描述，以使更好的理解本發(fā)明， 但是應(yīng)當理解的是，下述實施例并不限制本發(fā)明范圍。實施例I
步驟1，提供含NMOS和/或PMOS區(qū)域的襯底，并沉積阻擋層提供一種CMOS器件的襯底1，襯底中包含有NMOS和PMOS區(qū)域。采用化學(xué)氣相沉積(CVD)的方法，在襯底I上沉積一層氮化硅阻擋層2。步驟2，在阻擋層上方沉積第一金屬介電層
400°C條件下，在氮化硅阻擋層的上方沉積一層材質(zhì)為HDP PSG的第一金屬介電層3， 并控制第一金屬介電層3是厚度為800A。其中，HDP PSG中P含量為5%。步驟3，在第一金屬介電層上原位沉積過渡層
第一金屬層生長完成后，向第一金屬層上原位沉積不含磷的二氧化娃過渡層4, 二氧化硅過渡層4的原位沉積條件如下
底部射頻功率(LF Power) 4000W ；
中部射頻功率(MF Power) 2000W ；
高部射頻功率(HF Power) 5000W ；
娃燒流量(Silane Flow)200sccm ；
氦氣流量(Helium Flow)200sccm ；頂部氧氣流量(02-top Flow) 600sccm ；
側(cè)部氧氣流量(02-side Flow) 200sccm。控制二氧化硅過渡層4的厚度為200A。步驟4，在過渡層上沉積第二金屬介電層
采用PECVD方法，350°C條件下，在過渡層4上沉積材質(zhì)為二氧化硅的第二金屬介電層 5。由于后續(xù)工序中還需要進行平坦化，因此，第二金屬介電層5的厚度應(yīng)當較大，本實施例中，控制第二金屬介電層5的厚度為3000A。步驟5，對第二金屬介電層進行化學(xué)機械研磨，直至達到設(shè)計要求的厚度化學(xué)機械研磨為本領(lǐng)域現(xiàn)有技術(shù)，因此，本實施例中不再贅述。參照圖2，本實施例制備的MOS器件為CMOS器件，包括襯底I，襯底內(nèi)含有PMOS區(qū)域11和NMOS區(qū)域12，PMOS區(qū)域11和NMOS區(qū)域12被淺溝槽13隔開。在襯底I上有蝕刻阻擋層2，阻擋層2將襯底I (包括PMOS區(qū)域11和NMOS區(qū)域) 覆蓋，阻擋層2上為HDP HSG材質(zhì)的第一金屬介電層3，第一金屬介電層3的厚度為800A， P含量為5%ο第一金屬介電層3上有一層原位沉積的二氧化硅過渡層4，過渡層4的厚度為 200A,過渡層4上為二氧化娃材質(zhì)的第二金屬介電層5。由于過渡層4原位沉積在HDP PSG上，沒有破真空，與第一金屬介電層3的粘結(jié)性能較好，同時過渡層4與第二金屬層5為相同材質(zhì)，因此性能相同，具有良好的粘結(jié)性能。在NMOS區(qū)域12的一側(cè)，還設(shè)有鎢塞14。實施例2
步驟1，提供含NMOS和/或PMOS區(qū)域的襯底，并沉積阻擋層本步驟參照實施例I中步驟I所述方法實施。步驟2，在阻擋層上方沉積第一金屬介電層
480°C條件下，在氮化硅阻擋層的上方沉積一層材質(zhì)為HDP PSG的第一金屬介電層3， 并控制第一金屬介電層3是厚度為1800A。其中，HDP PSG中P含量為3%。步驟3,在第一金屬介電層上原位沉積過渡層
第一金屬層生長完成后，向第一金屬層上原位沉積不含磷的二氧化娃過渡層4, 二氧化硅過渡層4的原位沉積條件如下
底部射頻功率(LF Power) 4700W 中部射頻功率(MF Power) 1500W 高部射頻功率(HF Power) 4000W 娃燒流量(Silane Flow)200sccm ；
氦氣流量(Helium Flow)250sccm ；
頂部氧氣流量(02-top Flow) 400sccm ；
側(cè)部氧氣流量(02-side Flow) 230sccm。控制二氧化硅過渡層4的厚度為60A。步驟4，在過渡層上沉積第二金屬介電層
采用PECVD方法，300°C條件下，在過渡層4上沉積材質(zhì)為二氧化硅的第二金屬介電層5。由于后續(xù)工序中還需要進行平坦化，因此，第二金屬介電層5的厚度應(yīng)當較大，本實施例中，控制第二金屬介電層5的厚度為8000A。步驟5，對第二金屬介電層進行化學(xué)機械研磨，直至達到設(shè)計要求的厚度化學(xué)機械研磨為本領(lǐng)域現(xiàn)有技術(shù)，因此，本實施例中不再贅述。參照圖2,本實施例制備的MOS器件為CMOS器件，第一金屬介電層3的厚度為 1800A, P 含量為 3%ο第一金屬介電層3上有一層原位沉積的二氧化硅過渡層4，過渡層4的厚度為 60A,過渡層4上為二氧化娃材質(zhì)的第二金屬介電層5。實施例3
步驟1，提供含NMOS和/或PMOS區(qū)域的襯底，并沉積阻擋層本步驟參照實施例I中步驟I所述方法實施。步驟2，在阻擋層上方沉積第一金屬介電層
450°C條件下，在氮化硅阻擋層的上方沉積一層材質(zhì)為HDP PSG的第一金屬介電層3， 并控制第一金屬介電層3是厚度為1000A。其中，HDP PSG中P含量為6%。步驟3，在第一金屬介電層上原位沉積過渡層
第一金屬層生長完成后，向第一金屬層上原位沉積不含磷的二氧化娃過渡層4, 二氧化硅過渡層4的原位沉積條件如下
底部射頻功率(LF Power) 3300W ；
中部射頻功率(MF Power) 2000W ；
高部射頻功率(HF Power) 6000W ；
娃燒流量(Silane Flow)300sccm ；
氦氣流量(Helium Flow)200sccm ；
頂部氧氣流量(02-top Flow) 600sccm ；
側(cè)部氧氣流量(02-side Flow) lOOsccm?？刂贫趸柽^渡層4的厚度為300A。步驟4，在過渡層上沉積第二金屬介電層
采用PECVD方法，400°C條件下，在過渡層4上沉積材質(zhì)為二氧化硅的第二金屬介電層 5。由于后續(xù)工序中還需要進行平坦化，因此，第二金屬介電層5的厚度應(yīng)當較大，本實施例中，控制第二金屬介電層5的厚度為10000A。步驟5，對第二金屬介電層進行化學(xué)機械研磨，直至達到設(shè)計要求的厚度參照圖2，本實施例制備的MOS器件為CMOS器件，第一金屬介電層3的厚度為1000A，
P含量為6%ο第一金屬介電層3上有一層原位沉積的二氧化硅過渡層4，過渡層4的厚度為 300A,過渡層4上為二氧化娃材質(zhì)的第二金屬介電層5。實施例4
步驟1，提供含NMOS和/或PMOS區(qū)域的襯底，并沉積阻擋層步驟2，在阻擋層上方沉積第一金屬介電層
480°C條件下，在氮化硅阻擋層的上方沉積一層材質(zhì)為HDP PSG的第一金屬介電層3，并控制第一金屬介電層3是厚度為900A。其中，HDP PSG中P含量為8%。步驟3，在第一金屬介電層上原位沉積過渡層
第一金屬層生長完成后，向第一金屬層上原位沉積不含磷的二氧化娃過渡層4, 二氧化硅過渡層4的原位沉積條件如下
底部射頻功率(LF Power) 5000W ；
中部射頻功率(MF Power) IOOOff ；
高部射頻功率(HF Power) 6000W ；
娃燒流量(Silane Flow)200sccm ；
氦氣流量(Helium Flow)300sccm ；
頂部氧氣流量(02-top Flow) 500sccm ；
側(cè)部氧氣流量(02-side Flow) 300sccm。控制二氧化硅過渡層4的厚度為500A。步驟4，在過渡層上沉積第二金屬介電層
采用PECVD方法，500°C條件下，在過渡層4上沉積材質(zhì)為二氧化硅的第二金屬介電層
5。由于后續(xù)工序中還需要進行平坦化，因此，第二金屬介電層5的厚度應(yīng)當較大，本實施例中，控制第二金屬介電層5的厚度為10000A。步驟5，對第二金屬介電層進行化學(xué)機械研磨，直至達到設(shè)計要求的厚度參照圖2，本實施例制備的MOS器件為CMOS器件，第一金屬介電層3的厚度為900A，P
含量為8%。第一金屬介電層3上有一層原位沉積的二氧化硅過渡層4，過渡層4的厚度為 500A,過渡層4上為二氧化娃材質(zhì)的第二金屬介電層5。以上對本發(fā)明的具體實施例進行了詳細描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，步驟I，提供具有NMOS和/或PMOS區(qū)域的襯底，在所述襯底上沉積蝕刻阻擋層；步驟2，在所述阻擋層上沉積第一金屬介電層；步驟3，在第一金屬介電層上原位生長一層過渡層；步驟4，在所述過渡層上沉積第二金屬介電層；步驟5，對第二金屬介電層進行化學(xué)機械研磨至設(shè)計要求的厚度；其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性。
2.根據(jù)權(quán)利要求I所述的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，第一金屬介電層厚度、過渡層厚度比例為800 2000 :50 500。
3.根據(jù)權(quán)利要求I所述的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，所述第一金屬介電層材質(zhì)為磷酸娃玻璃。
4.根據(jù)權(quán)利要求I所述的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，所述第一金屬介電層中P含量為2 8%。
5.根據(jù)權(quán)利要求Γ4中任意一項所述的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，所述過渡層和/或第二介電層材質(zhì)為二氧化硅。
6.根據(jù)權(quán)利要求5所述的減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法，其特征在于，所述過渡層原位沉積條件包括底部射頻功率 300(T5000W ；中部射頻功率 100(T2000W ；高部射頻功率 400(T6000W ；娃燒流量200 300sccm ；氦氣流量200 300sccm ；頂部氧氣流量 300 600sccm ；側(cè)部氧氣流量 10(T300sccm。
7.一種MOS器件，其特征在于，包括襯底，所述襯底中包含NMOS和/或PMOS區(qū)域，在所述襯底上依次沉積有蝕刻阻擋層、第一金屬介電層，在所述第一金屬介電層上有一層原位生長的過渡層，在所述過渡層上方沉積有第二金屬介電層；其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性。
8.根據(jù)權(quán)利要求7所述的MOS器件，其特征在于，所述第二金屬介電層和/或過渡層材質(zhì)為二氧化硅。
9.根據(jù)權(quán)利要求7所述的MOS器件，其特征在于，所述第一金屬介電層為磷酸硅玻璃。
10.根據(jù)權(quán)利要求7、中任意一項所述的MOS器件,其特征在于,所述第一金屬介電層與過渡層厚度比例為800 2000 :50 500。
全文摘要
本發(fā)明提供了一種減小雙層前金屬介電質(zhì)層開裂現(xiàn)象的方法、以及所述方法制備的MOS器件，在第一金屬介電層和第二金屬介電層之間，形成有過渡層，其中，過渡層材質(zhì)與第二金屬介電層材質(zhì)之間的粘結(jié)性大于過渡層與第一金屬介電層材質(zhì)之間的粘結(jié)性，由于過渡層原位生長在第一金屬介電層上，沒有破真空，所以使得過渡層與第一金屬介電層之間產(chǎn)生了很好的粘結(jié)性；同時過渡層與第二金屬介電層性質(zhì)接近，與第二金屬介電層之間也具有良好的粘結(jié)性，從而緩解或消除了雙層前金屬介電層兩層薄膜之間的開裂。
文檔編號H01L27/092GK102610556SQ20121001480
公開日2012年7月25日 申請日期2012年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者張文廣, 徐強, 鄭春生, 陳玉文 申請人:上海華力微電子有限公司