專利名稱：一種改善金屬前介質(zhì)pmd填充特性的集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體制造工藝，尤其涉及一種改善金屬前介質(zhì)PMD 填充特性的集成方法。
背景技術(shù)：
金屬前介質(zhì)層PMD —般是由三層介質(zhì)組成，如襯墊SiN(氮化硅)或 SiON (氮氧化硅)+BPSG (Borophosphosilicate glass,硼磷氧化硅)+ Si02(二氧化硅)或SiON。襯墊SiN或SiON的主要作用是阻止B (硼)和P(磷)擴散到硅襯底，從而影響器件性能；BPSG的作用是吸雜一-吸收或 抓住來自后道工藝的金屬離子/氫離子和其他雜質(zhì)，防止擴散到硅襯底;表 面Si02(二氧化硅)或SiON的主要作用是保護BPSG酸化/硼磷析出。通常 工業(yè)界采用SA(亞常壓)BPSG。
隨著器件尺寸的減小，金屬前BPSG的填空性成為業(yè)界關(guān)注的焦點之 一。在O. 18um及以下技術(shù)，特別在含有雙層多晶硅的存儲器器件工藝中， 多晶硅的高度比邏輯器件高，而多晶硅之間的間距縮小，兩者的比值較大。 原有的SABPSG的填空性受到挑戰(zhàn)(有空洞出現(xiàn))，或不能滿足工藝要求； 因為該空洞若出現(xiàn)在互連孔的側(cè)壁，阻擋層Ti/TiN不能覆蓋空洞，在鉤 塞的淀積過程中，來自氣體WF6的F離子會刻蝕側(cè)壁BPSG，從而可能造 成互連失效和器件性能降低等。由于填空性的要求，人們也采用HDPPSG
(高密度等離子體摻磷氧化硅)，該工藝填空性好；但其缺點是工藝成本 高。所以，除非不得已，人們總是選擇工藝成本較低的SABPSG。為了延
長SA BPSG的工藝壽命，人們總是想盡各種辦法來改善PMD整體的填空性。 總體而言，PMD出現(xiàn)空洞至少有以下五個原因SA BPSG工藝本身的填空 能力有待提高或優(yōu)化；BPSG的覆型性需要優(yōu)化；襯墊SiN或SiON工藝有 待優(yōu)化；退火工藝需要優(yōu)化；硅化物工藝需要優(yōu)化。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種改善金屬前介質(zhì)PMD填充特性 的集成方法，彌補BPSG工藝本身填充性能的不足或有限性，從而避免PMD 空洞的產(chǎn)生。
為解決上述技術(shù)問題，本發(fā)明方法也與傳統(tǒng)工藝一樣包括首先在硅 基板上生長一層熱氧化膜；再淀積一層多晶硅并進行刻蝕；淀積氮化硅或 氧化硅，刻蝕后形成側(cè)墻；形成側(cè)墻后淀積SiN作為襯墊，最后淀積BPSG;
但本發(fā)明形成側(cè)墻的形貌為傾斜的;形成側(cè)墻的形貌為傾斜的可以通過改
變多晶硅的刻蝕條件，使多晶硅底部帶有角度為80度左右的傾斜形貌或
通過側(cè)墻刻蝕中增加各項異性刻蝕的比率，使側(cè)墻肩膀位置下降形成側(cè)墻
的形貌傾斜。本發(fā)明方法可應(yīng)用于0. 18微米及以下的半導體集成工藝。 本發(fā)明方法由于改變兩種刻蝕工藝菜單，提高了BPSG的覆型性，可
提高相應(yīng)產(chǎn)品的成品率和可靠性。
圖1是傳統(tǒng)工藝方法下PMD的形成步驟；
圖2是本發(fā)明方法下PMD的形成步驟；
附圖標記1、多晶硅，2、熱氧化膜，3、硅基板，4、側(cè)墻，5、襯 墊，6、 BPSG。
具體實施例方式
下面結(jié)合附圖和具體實施例對本發(fā)明作進一步詳細的說明。
首先講述本發(fā)明的原理。傳統(tǒng)的半導體工藝中BPSG的填充步驟如下: 1、在襯墊SiN或SiON上首先淀積覆型薄膜；2、淀積從周圍薄膜向中間 空隙填充；3、經(jīng)過熱退火使BPSG ref low,進一步填充間隙。在0. 18微 米工藝中，為了減少熱過程對器件的影響，BPSG淀積后的熱退火從以前 的爐子退火(一般700-800度，時間30分鐘左右)改為快速熱退火工藝(一 般 700度廣30秒)，在此種情形下快速熱退火工藝RTP對BPSG工藝的填 空性幾乎無太大改善；另外，通過調(diào)整BPSG工藝中的B/P比率，能夠優(yōu) 化BPSG本身的填孔能力；但是由于BPSG成長與其覆型性相關(guān)，在高高寬 比的多晶隔離漕內(nèi)，若側(cè)墻本身的形貌陡直，會使BPSG在填充過程中形 成一封閉空洞，上述改善BPSG工藝條件及退火條件都無法徹底消除空洞， 針對這種情形，我們針對BPSG覆型性的優(yōu)化，提出了新型的集成方法。 即傾斜的側(cè)墻形貌會減小形成封閉空洞的幾率，以此為出發(fā)點給出一種新 的PMD集成方法，以滿足0. 18微米及以下的工藝要求。而要得到傾斜的 側(cè)墻形貌，可以從以下兩種方法實現(xiàn)1，直接優(yōu)化側(cè)墻刻蝕條件，盡可 能形成傾斜的形貌。這可以通過側(cè)墻刻蝕中增加各項異性刻蝕的比率，使 其使側(cè)墻肩膀位置下降得到；2，改變多晶硅刻蝕條件，使其形成傾斜的 形貌(如圖)，對得到傾斜側(cè)墻形貌也有幫助。這種多晶硅刻蝕工藝可以 借鑒溝短槽隔離(STI)的刻蝕方法，使其形成傾斜的金屬前介質(zhì)隔離漕。
包括改變多晶刻蝕的形貌以及側(cè)墻刻蝕的形貌。
圖1是傳統(tǒng)工藝方法下PMD的形成步驟；如圖所示，首先在硅基板3
上長一層熱氧化膜2;再淀積一層多晶硅l;然后是多晶硅的刻蝕；淀積 側(cè)墻氮化硅和氧化硅，刻蝕后形成側(cè)墻4;側(cè)墻形成后淀積SiN作為襯墊
5，最后淀積BPSG 6。圖1中側(cè)墻的形貌是陡直的，容易形成封閉空洞。 圖2則是本發(fā)明方法下PMD的形成步驟。與圖1中傳統(tǒng)方式的區(qū)別在 于，多晶刻蝕和側(cè)墻刻蝕的改變，以形成傾斜的形貌，有利于BPSG的填 充。本發(fā)明選用80度傾斜角度的多晶硅刻蝕；可以借鑒已經(jīng)成熟的淺溝
漕隔離(STI)的刻蝕方法；降低了工藝難度。
下面結(jié)合實施例講述本發(fā)明。
實施例一本實施例中采用本方法的是一種雙層多晶厚度共為3500A (埃)的存儲器器件。其多晶間的間隔為0.54um,側(cè)墻(Spacer)的結(jié)構(gòu) 為100A的Si02加上1000A的SiN。在傳統(tǒng)的PMD形成方法下，很容易出 現(xiàn)空洞(Void)。在實施例中采用EMAX基臺刻蝕Spacer中SiN，增加各項 異性刻蝕氣體，因而能夠?qū)崿F(xiàn)傾斜的spacer形貌。而傾斜的spacer形貌 改善的BPSG填充覆型性，從而解決了 Void問題。
實施例二若器件的設(shè)計規(guī)則進一步減小，為了進一步改善PMD的 填充特性，可以增加多晶硅(Poly)的刻蝕角度，考慮到Poly刻蝕后CD 的控制問題，Poly的刻蝕角度定為80度左右，和短溝槽隔離(STI)的刻 蝕角度類似。借鑒STI的刻蝕條件，即在poly刻蝕中增加刻蝕polymer, 增加刻蝕氣體中的02含量，能實現(xiàn)poly刻蝕后傾斜的形貌。其結(jié)果也是 一樣有利于改善BPSG的填充性能。
本發(fā)明方法可應(yīng)用于0. 18微米及以下的半導體集成工藝。
權(quán)利要求
1、一種改善金屬前介質(zhì)填充特性的集成方法，所述金屬前介質(zhì)層由襯墊、BPSG和SiO2或SiON三層介質(zhì)組成，所述集成方法包括首先在硅基板上生長一層熱氧化膜；再淀積一層多晶硅并進行刻蝕；淀積氮化硅或氧化硅，刻蝕后形成側(cè)墻；形成側(cè)墻后淀積SiN作為襯墊，最后淀積BPSG；其特征在于，所述形成側(cè)墻的形貌為傾斜的。
2、 根據(jù)權(quán)利要求l所述的改善金屬前介質(zhì)填充特性的集成方法，其特 征在于，改變所述多晶硅的刻蝕條件，使多晶硅底部帶有角度為80度左右 的傾斜形貌。
3、 根據(jù)權(quán)利要求l所述的改善金屬前介質(zhì)填充特性的集成方法，其特 征在于，通過側(cè)墻刻蝕中增加各項異性刻蝕的比率，使側(cè)墻肩膀位置下降 形成側(cè)墻的形貌傾斜。
4、 根據(jù)權(quán)利要求l、 2或3所述的改善金屬前介質(zhì)填充特性的集成方法， 其特征在于，該方法可應(yīng)用于O. 18微米及以下的半導體集成工藝。
全文摘要
本發(fā)明公開了一種改善金屬前介質(zhì)PMD填充特性的集成方法，本發(fā)明方法包括首先在硅基板上生長一層熱氧化膜；再淀積一層多晶硅(1)并進行刻蝕；淀積氮化硅或氧化硅，刻蝕后形成側(cè)墻；形成側(cè)墻后淀積SiN作為襯墊(5)，最后淀積BPSG；但本發(fā)明形成側(cè)墻的形貌為傾斜的；形成側(cè)墻的形貌為傾斜的可以通過改變多晶硅的刻蝕條件，使多晶硅底部帶有角度為80度左右的傾斜形貌或通過側(cè)墻刻蝕中增加各項異性刻蝕的比率，使側(cè)墻肩膀位置下降形成側(cè)墻的形貌傾斜。本發(fā)明方法可彌補BPSG工藝本身填充性能的不足或有限性，從而避免PMD空洞的產(chǎn)生，本發(fā)明方法可應(yīng)用于0.18微米及以下的半導體集成工藝。
文檔編號H01L21/02GK101202226SQ200610119408
公開日2008年6月18日 申請日期2006年12月11日 優(yōu)先權(quán)日2006年12月11日
發(fā)明者繆炳有, 陳昊瑜, 龔順強 申請人:上海華虹Nec電子有限公司;上海集成電路研發(fā)中心有限公司