專利名稱：利用Ru/Si二極管的交叉點存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及半導(dǎo)體存儲器，且特定來說，在一個或一個以上實施例中，本發(fā)明涉及利用含有釕及硅的二極管的交叉點存儲器。
背景技術(shù)：
通常提供存儲器裝置作為計算機或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包括(舉例來說)隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)及快閃存儲器。一般來說，交叉點存儲器由出現(xiàn)于兩個導(dǎo)電線(例如，存取線(通常稱為字線)與 數(shù)據(jù)線(通常稱為位線))的相交點處的電阻元件界定。圖1是具有出現(xiàn)于存取線138(例如，字線)與數(shù)據(jù)線126 (例如，位線)的相交點處的存儲器單元102的基本交叉點存儲器陣列100的一部分的示意圖。陣列100中的每一存儲器單元102包括耦合于存取線138與數(shù)據(jù)線126之間的電阻元件104。一般來說，電阻元件104的電阻率的差界定每一存儲器單元102的數(shù)據(jù)值。舉例來說，具有電阻率相對較高的電阻元件104的存儲器單元102可界定例如邏輯0的一個數(shù)據(jù)值，而具有電阻率相對較低的電阻元件104的存儲器單元102可界定例如邏輯I的不同數(shù)據(jù)值。通過跨越特定組的存取線138與數(shù)據(jù)線126施加電位差，可感測兩個線之間的所得電流以確定出現(xiàn)于所述相交點處的存儲器單元102是具有相對較高的電阻還是相對較低的電阻。可使用若干不同電阻率值來界定兩個以上的數(shù)據(jù)狀態(tài)。交叉點存儲器通常是極具空間效率的，從而提供高存儲器密度。然而，在較大陣列中，通過未選或部分選定的存儲器單元的泄漏可成為問題。由于上述原因，且由于所屬領(lǐng)域的技術(shù)人員在閱讀并了解本說明書之后將變得顯而易見的下述其它原因，在此項技術(shù)中需要替代性交叉點存儲器陣列架構(gòu)。


圖1是基本交叉點存儲器陣列的一部分的示意圖。圖2是根據(jù)實施例的為圖3A到9B的論述提供參考框架的存儲器陣列的一部分的俯視圖。圖3A到3H描繪根據(jù)實施例的在各種制作階段期間沿圖2的視圖線A-A'截取的存儲器陣列的一部分的橫截面圖。圖3J描繪根據(jù)某些實施例的二極管的橫截面圖，其展示在硅材料上的硅化釕界面。圖4A到4H描繪根據(jù)實施例的在各種制作階段期間沿圖2的視圖線B-B'截取的存儲器陣列的一部分的橫截面圖。圖5A及5B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。
圖6A及6B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖7A及7B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖8A及SB描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖9A及9B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。
具體實施例方式在以下詳細描述中，參考形成此描述的一部分的附圖，且在附圖中以圖解說明的方式展示特定實施例。在圖式中，貫穿數(shù)個視圖以相似編號描述大致類似的組件?？墒褂闷渌鼘嵤├铱稍诓槐畴x本發(fā)明的范圍的情況下做出結(jié)構(gòu)、邏輯及電改變。舉例來說，術(shù)語半導(dǎo)體可指代材料層、晶片或襯底且包括任一基底半導(dǎo)體結(jié)構(gòu)?！鞍雽?dǎo)體”應(yīng)理解為包括藍寶石上硅(SOS)技術(shù)、絕緣體上硅(SOI)技術(shù)、薄膜晶體管(TFT)技術(shù)、經(jīng)摻雜及未摻雜半導(dǎo)體、由基底半導(dǎo)體結(jié)構(gòu)支撐的硅的外延層以及所屬領(lǐng)域的技術(shù)人員眾所周知的其它半導(dǎo)體結(jié)構(gòu)。此外，當在以下描述中提及半導(dǎo)體時，可能已利用先前工藝步驟在基底半導(dǎo)體結(jié)構(gòu)中形成區(qū)/結(jié)。因此，不應(yīng)將以下詳細描述視為具有限制意義。各種實施例包括具有在兩個導(dǎo)體(例如，存取線及數(shù)據(jù)線)之間與二極管串聯(lián)耦合的電阻元件的存儲器單元。所述二極管含有釕及硅。圖2是根據(jù)實施例的存儲器陣列200的一部分的俯視圖，以為圖3A到9B的論述提供參考框架。存儲器陣列200包括形成于多個第一導(dǎo)體(例如，數(shù)據(jù)線)226與多個第二導(dǎo)體(例如，存取線)238的相交點處的存儲器單元202。一般來說，存取線238及數(shù)據(jù)線226形成為相交圖案，但無需如圖2中所展示形成為正交的。一般來說，存儲器陣列200的導(dǎo)體是存取線238還是數(shù)據(jù)線226取決于所述導(dǎo)體是用來選擇(例如，激活)存儲器單元202還是用來感測(例如，讀取)選定存儲器單元202的數(shù)據(jù)值。圖3A到3H描繪根據(jù)實施例的在各種制作階段期間沿圖2的視圖線A-A'截取的存儲器陣列200的一部分的橫截面圖。圖4A到4H描繪根據(jù)實施例的在各種制作階段期間沿圖2的視圖線B-B'截取的存儲器陣列200的一部分的橫截面圖。圖3A到3H的橫截面圖對應(yīng)于圖4A到4H的橫截面圖以使得圖3A及4A在相同制作階段處截取，圖3B及4B在相同制作階段處截取，且依此類推。圖3A及4A描繪在可能已發(fā)生數(shù)個處理步驟之后的存儲器陣列的一部分。一般來說，圖3A及4A可描繪其上將形成存儲器陣列200的支撐件220。作為一個實例，支撐件220可為電介質(zhì)材料。實例性電介質(zhì)材料包括氧化硅(Si0/Si02)、氮化硅(SiN/Si2N/Si3N4)或氧氮化硅(SiOxNy)材料。進一步的實例性電介質(zhì)材料包括經(jīng)摻雜氧化硅材料，例如硼磷硅酸鹽玻璃(BPSG)，即摻雜有硼及磷的二氧化硅材料。其它電介質(zhì)材料為已知的且用于半導(dǎo)體制作的技術(shù)中。一般來說，支撐件220應(yīng)經(jīng)選擇以通常抑制在形成于其上的未來數(shù)據(jù)線之間的電流流動，且此還可通過在支撐件220中鄰近數(shù)據(jù)線之間形成隔離區(qū)來完成。圖3A及4A進一步描繪經(jīng)圖案化電介質(zhì)222a。經(jīng)圖案化電介質(zhì)222a —般來說為電介質(zhì)材料。盡管經(jīng)圖案化電介質(zhì)222a可為與支撐件220相同的電介質(zhì)材料，但選擇不同電介質(zhì)材料允許選擇性移除。舉例來說，可通過在支撐件220上形成電介質(zhì)材料、后續(xù)接著圖案化所述電介質(zhì)材料以形成用于未來存取線的形成的溝槽224來形成經(jīng)圖案化電介質(zhì)222a。如圖3A及4A中所描繪，可形成溝槽224以暴露支撐件220的部分，或可在暴露支撐件220的部分之前終止溝槽224。通過為支撐件220與經(jīng)圖案化電介質(zhì)222a選擇不同電介質(zhì)材料，支撐件220可通過使用對經(jīng)圖案化電介質(zhì)222a的材料具選擇性的移除過程而充當停止層。舉例來說，為了形成在暴露支撐件220的部分之前終止的溝槽224，可使用定時移除過程。在圖3B及4B中，形成第一導(dǎo)體226。一般來說，第一導(dǎo)體226經(jīng)形成以含有一種或一種以上導(dǎo)電材料，例如，金屬、金屬合金、導(dǎo)電金屬氮化物、其它導(dǎo)電材料或其某一組合。舉例來說，形成第一導(dǎo)體226可包括在溝槽224的底部及側(cè)壁上形成勢壘(在圖3B或
4B中未展示)，后續(xù)接著用金屬填充溝槽224。對于一個實施例，所述勢壘可包括形成第一金屬或金屬氮化物以覆蓋溝槽224的底部及側(cè)壁，且接著形成第二金屬以填充溝槽224 (例如，見圖9A及9B的形成第一導(dǎo)體226的勢壘225及導(dǎo)電材料227)。特定來說，對于某些實施例，所述勢壘可包括鎢、氮化鈦或鉭(僅作為幾個實例)。一般來說，所述勢壘將取決于填充溝槽224的導(dǎo)電材料，即，勢壘將既定減少哪種類型的雜質(zhì)或其它擴散組分。導(dǎo)電材料的實例可包括銅、鋁、鎢、金及/或其合金。在一些實施例中，可使用籽晶層(未展示)來促進填充溝槽224的過程。用于形成第一導(dǎo)體226的適合技術(shù)可包括(舉例來說)化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及無電鍍。對于一些實施例，溝槽224經(jīng)填充而超出經(jīng)圖案化電介質(zhì)222a的上部表面，例如在所有經(jīng)暴露表面上方形成導(dǎo)電材料的毯覆式沉積過程。在此情形中，可執(zhí)行化學(xué)機械平面化(CMP)過程以移除導(dǎo)電材料的在經(jīng)圖案化電介質(zhì)222a的上部表面上面延伸的部分。在圖3C及4C中，移除第一導(dǎo)體226的一部分。舉例來說，第一導(dǎo)體的上部表面凹入到經(jīng)圖案化電介質(zhì)222a的上部表面下面?？墒褂酶飨蛲曰蚋飨虍愋砸瞥^程達使第一導(dǎo)體226凹入特定量所預(yù)期的特定時間。舉例來說，可借助對第一導(dǎo)體226的在經(jīng)圖案化電介質(zhì)222a上方的材料具選擇性的蝕刻劑來使用濕蝕刻過程。對于一個實施例，第一導(dǎo)體226凹入到其原始高度的大約1/2。作為替代方案，可將經(jīng)圖案化電介質(zhì)222a形成到第一導(dǎo)體226的所要高度，可填充溝槽224且可(例如)通過CMP移除任何過量材料。在圖3D及4D中，在第一導(dǎo)體226上方形成釕材料228。舉例來說，可用含有釕(Ru)的材料填充溝槽224的在移除第一導(dǎo)體226的部分之后即刻重新敞開的部分。用于形成釕材料228的適合技術(shù)可包括(舉例來說)CVD,PVD,ALD及無電鍍。對于某些實施例，通過從釕或硅化釕(Ru2Si3)靶標進行濺鍍來形成釕材料228。對于各種實施例，釕材料228含有處于足以使釕成為釕材料228的最大金屬組分的水平的釕。對于某些實施例，釕材料228基本上由元素釕組成。對于額外實施例，釕材料228基本上由硅化釕組成。如關(guān)于第一導(dǎo)體226所述，用釕材料228填充溝槽224可在經(jīng)圖案化電介質(zhì)222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。在圖3E及4E中，移除釕材料228的一部分。舉例來說，釕材料228的上部表面凹入到經(jīng)圖案化電介質(zhì)222a的上部表面下面。可使用各向同性或各向異性移除過程達使釕材料228凹入特定量所預(yù)期的特定時間。舉例來說，可使用到O3或02/Cl2的暴露來選擇性地移除釕材料228的在經(jīng)圖案化電介質(zhì)222a上方的材料。對于一個實施例，釕材料228凹入到其原始高度的大約1/2。在圖3F及4F中，在釕材料228上方形成硅材料230。舉例來說，可用含有硅(Si)的材料填充溝槽224的在移除釕材料228的部分之后即刻重新敞開的部分。用于形成硅材料230的適合技術(shù)可包括(舉例來說)CVD,PVD及ALD。對于各種實施例，硅材料230含有處于足以使娃成為娃材料230的最大組分的水平的娃。對于某些實施例，娃材料230基本上由單晶娃、多晶娃(即，多晶娃(polysilicon))或非晶娃組成。對于額外實施例，娃材料230為經(jīng)導(dǎo)電摻雜的。對于進一步的實施例，硅材料230具有n型導(dǎo)電性。提供n型導(dǎo)電性可包括用例如砷(Ar)或磷(P)的n型雜質(zhì)摻雜?？稍谛纬晒璨牧?30期間或之后發(fā)生此摻雜。如關(guān)于第一導(dǎo)體226所述,用娃材料230填充溝槽224可在經(jīng)圖案化電介質(zhì)222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。
在圖3G及4G中，移除硅材料230的一部分。舉例來說，硅材料230的上部表面凹入到經(jīng)圖案化電介質(zhì)222a的上部表面下面?？墒褂酶飨蛲曰蚋飨虍愋砸瞥^程達使硅材料230凹入特定量所預(yù)期的特定時間。舉例來說，可借助對硅材料230的在經(jīng)圖案化電介質(zhì)222a上方的材料具選擇性的蝕刻劑來使用濕蝕刻過程。對于一個實施例，硅材料230凹入到其原始高度的大約1/2。硅材料230及釕材料228連同形成于釕材料228與硅材料230之間的任選硅化釕界面(在圖3G及4G中未展示)共同地形成存儲器單元的二極管。舉例來說，在釕材料228為釕且硅材料230為多晶硅的情況下，對于其中在形成硅材料230之后不形成硅化釕界面的實施例，二極管可具有在多晶硅上的釕界面，或二極管可具有在多晶硅上的由釕與多晶硅的反應(yīng)形成的硅化釕界面。將參考圖3J繼續(xù)進行在硅材料230上形成任選硅化釕界面的論述。在圖3H及4H中，可在娃材料230上方形成第一電極232。一般來說,第一電極232經(jīng)形成以含有一種或一種以上導(dǎo)電材料，例如，金屬、金屬合金、導(dǎo)電金屬氮化物、其它導(dǎo)電材料或其某一組合。舉例來說，可用第一電極232的一種或一種以上導(dǎo)電材料來填充溝槽224的在移除硅材料230的部分之后即刻重新敞開的部分。用于形成釕材料228的適合技術(shù)可包括(舉例來說)CVD、PVD、ALD及無電鍍。如關(guān)于第一導(dǎo)體226所述，用第一電極232的導(dǎo)電材料填充溝槽224可在經(jīng)圖案化電介質(zhì)222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。在第一電極232的形成之后，在第一電極232上方形成具有可變電阻率的材料234。具有可變電阻率的材料234可包括硫?qū)倩锘蚱渌嘧儾牧?、鐵電材料、磁阻材料或可通過跨越材料施加適當電位差而更改其電阻率的其它材料。一些特定實例包括NiO、Nb2O5, TiO2, HfO2, A1203、MgOx, ZrOx, CrO2, W、BN 及 A1N。一般來說，將前述材料視為能夠可逆地更改其電阻率的材料。具有可變電阻率的材料234可進一步包括可熔材料以使得其電阻率可從初始值更改到不同值但不容易恢復(fù)到其初始值。舉例來說，材料234可為反熔絲，以使得其呈現(xiàn)介電性質(zhì)或半導(dǎo)電性質(zhì)直到跨越所述反熔絲施加充足電位差允許反熔絲的相對側(cè)上的導(dǎo)電材料短接在一起。對于例如圖3H及4H中所描繪的實施例的實施例，具有可變電阻率的材料234可形成為連續(xù)層，且可在一個方向上跨越第一電極232的長度且在另一方向上跨越第二電極238的長度。
在具有可變電阻率的材料234的形成之后，可在具有可變電阻率的材料234上方形成第二電極236。第一電極232、具有可變電阻率的材料234及第二電極236共同地形成存儲器單元的電阻元件。一般來說，第二電極236經(jīng)形成以含有一種或一種以上導(dǎo)電材料，例如，金屬、金屬合金、導(dǎo)電金屬氮化物、其它導(dǎo)電材料或其某一組合。舉例來說，形成第二電極236可包括形成經(jīng)圖案化電介質(zhì)222b、用一種或一種以上導(dǎo)電材料填充溝槽及如參考第一導(dǎo)體226所描述而凹入。如關(guān)于第一導(dǎo)體226進一步所述,用第二電極236的導(dǎo)電材料填充溝槽可在經(jīng)圖案化電介質(zhì)222b的上部表面上面延伸且可(例如)通過CMP移除此過量材料以平面化所述表面。選擇用于經(jīng)圖案化電介質(zhì)222b的材料可遵循與關(guān)于經(jīng)圖案化電介質(zhì)222a所呈現(xiàn)的指南相同的指南，但電介質(zhì)222b與電介質(zhì)222a無需為相同電介質(zhì)材料。在第二電極236的形成之后，可在第二電極236上方形成第二導(dǎo)體238。一般來說，第二導(dǎo)體238經(jīng)形成以含有一種或一種以上導(dǎo)電材料，例如，金屬、金屬合金、導(dǎo)電金屬氮化物、其它導(dǎo)電材料或其某一組合。第二導(dǎo)體238可具有與第一導(dǎo)體226相同的構(gòu)造。舉 例來說，形成第二導(dǎo)體238可包括用一種或一種以上導(dǎo)電材料填充經(jīng)圖案化電介質(zhì)222b的溝槽并移除過量材料，例如參考第一電極232所描述。作為參考圖3A到3H及4A到4H所描述的處理的替代方案，可通過除本文中所描述的過程之外的過程來形成例如第一導(dǎo)體226、釕材料228、硅材料230、第二電極236及第二導(dǎo)體238的結(jié)構(gòu)。使用第一導(dǎo)體226作為一實例，可通過以下操作來避免凹入將經(jīng)圖案化電介質(zhì)222a形成到第一導(dǎo)體226的所要高度、用一種或一種以上導(dǎo)電材料填充溝槽224并(例如)通過CMP移除任何過量材料；或?qū)⒁环N或一種以上導(dǎo)電材料形成到所要高度、圖案化以界定第一導(dǎo)體226并用電介質(zhì)材料填充第一導(dǎo)體226之間的空間。半導(dǎo)體制作領(lǐng)域的技術(shù)人員將明了用以形成本文中所描述的結(jié)構(gòu)的其它方法。圖3J描繪根據(jù)某些實施例的二極管的橫截面圖，其展示在硅材料230上的硅化釕(Ru2Si3)界面229。硅化釕界面229形成于硅材料230上硅材料230與釕材料228之間。對于各種實施例，硅化釕界面229為多晶硅化釕?？赏ㄟ^使釕材料228及硅材料230退火(例如，快速熱退火)借此促進釕材料228的釕與硅材料230的硅的反應(yīng)來形成硅化釕界面229。舉例來說，圖3G及4G的結(jié)構(gòu)可經(jīng)受足以形成多晶硅化釕界面229的時間及溫度，例如，在氮(N2)環(huán)境中500°C到800°C的溫度下達5分鐘到30分鐘?，F(xiàn)在將參考圖5A到5B、圖6A到6B、圖7A到7B、圖8A到8B及9A到9B來描述額外實施例。在這些圖中，省略各種制作階段。然而，其中所描述的結(jié)構(gòu)可使用如參考圖3A到3H、3J及4A到4H所描述的處理來制作。除非另有說明，否則結(jié)合圖3A到3H、圖3J及4A到4H關(guān)于各種元件提供的指南適用于所描繪實施例中的每一者。圖5A及5B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對于圖3A到3H及4A到4H中所描繪的實施例，二極管與沿第一導(dǎo)體226的方向的鄰近存儲器單元接觸，但與沿第二導(dǎo)體238的方向的鄰近存儲器單元隔離。對于圖5A及5B中所描繪的實施例，二極管與沿第一導(dǎo)體226的方向及沿第二導(dǎo)體238的方向的鄰近存儲器單元隔離?？赏ㄟ^使用例如圖5A及5B中的經(jīng)圖案化電介質(zhì)222b的額外經(jīng)圖案化電介質(zhì)來形成此結(jié)構(gòu)。舉例來說，可將經(jīng)圖案化電介質(zhì)222a形成到第一導(dǎo)體226的所要高度，且可形成第一導(dǎo)體226。接著可將經(jīng)圖案化電介質(zhì)222b形成到釕材料228、硅材料230及第一電極232的堆疊的所要高度，從而界定用于二極管及第一電極232的后續(xù)形成的通孔?？扇鐓⒖紙D3H及4H所描述來形成具有可變電阻率的材料234，可如參考圖3H及4H所描述來形成第二電極236及第二導(dǎo)體238，應(yīng)注意，圖5B的經(jīng)圖案化電介質(zhì)222c對應(yīng)于圖4H的經(jīng)圖案化電介質(zhì)222b。雖然圖5A及5B中未識別，但如參考圖3J所描述，可在釕材料228與硅材料230之間形成硅化釕界面。圖6A及6B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對于圖5A及5B中所描繪的實施例，具有可變電阻率的材料234與沿第一導(dǎo)體226的方向及沿第二導(dǎo)體238的方向的鄰近存儲器單元接觸。對于圖6A及6B中所描繪的實施例，具有可變電阻率的材料234與沿第一導(dǎo)體226的方向及沿第二導(dǎo)體238的方向的鄰近存儲器單元隔離。處理可與參考圖5A及5B所描述的處理類似，只不過經(jīng)圖案化電介質(zhì)222b可形成到釕材料228、硅材料230、第一電極232及具有可變電阻率的材料234的堆疊的所要高度。雖然圖6A及6B中未識別，但如參考圖3J所描述，可在釕材料228與硅材料230之間形成硅化釕界面。圖7A及7B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對于圖3A到3H及4A到4H中所描繪的實施例，二極管在存儲器單元的電阻元件與第一導(dǎo)體2 26之間。對于圖7A及7B中所描繪的實施例，二極管在存儲器單元的電阻元件與第二導(dǎo)體238之間。此外，盡管圖3A到3H及4A到4H中所描繪的實施例使其存儲器單元的二極管與沿第一導(dǎo)體226的方向的鄰近存儲器單元接觸，但圖7A及7B中所描繪的實施例具有與沿第一導(dǎo)體226及第二導(dǎo)體238兩者的方向的鄰近存儲器單元隔離的二極管。從前述論述中，此結(jié)構(gòu)的制作將顯而易見。雖然圖7A及7B中未識別，但如參考圖3J所描述，可在釕材料228與硅材料230之間形成硅化釕界面。圖8A及SB描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對于圖7A及7B中所描繪的實施例，具有可變電阻率的材料234與沿第一導(dǎo)體226及第二導(dǎo)體238兩者的方向的鄰近存儲器單元接觸。對于圖8A及SB中所描繪的實施例，具有可變電阻率的材料234與沿第一導(dǎo)體226及第二導(dǎo)體238兩者的方向的鄰近存儲器單元隔離。從前述論述中，此結(jié)構(gòu)的制作將顯而易見。雖然圖8A及SB中未識別，但如參考圖3J所描述，可在釕材料228與硅材料230之間形成硅化釕界面。圖9A及9B描繪根據(jù)實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖9A及9B中所描繪的實施例展示形成為具有勢壘225及所述勢壘內(nèi)的導(dǎo)電材料227的第一導(dǎo)體226的實例。圖9A及9B中所描繪的實施例與圖3A到3H及4A到4H中所描繪的實施例類似，只不過所述二極管形成于存儲器單元的電阻元件與第二導(dǎo)體238之間，且所述二極管與沿第二導(dǎo)體238的方向的鄰近存儲器單元接觸但與沿第一導(dǎo)體226的方向的鄰近存儲器單元隔離。雖然圖9A及9B中未識別，但如參考圖3J所描述，可在釕材料228與硅材料230之間形成硅化釕界面。應(yīng)注意，可在參考圖3A到9B所描述的結(jié)構(gòu)中利用額外層，例如用以抑制相對層之間的擴散的勢壘層或用以促進相對層之間的粘合的粘合層。結(jié)論已描述利用包括串聯(lián)耦合于兩個導(dǎo)體之間的電阻元件及二極管的存儲器單元的存儲器裝置。所述二極管包括釕材料及硅材料。所述二極管進一步包括在硅材料上的釕或硅化釕的界面。硅化釕界面可為多晶硅化釕。雖然本文已圖解說明及描述了特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解旨在實 現(xiàn)相同目的的任何布置均可替代所展示的特定實施例。所屬領(lǐng)域的技術(shù)人員將明了所述實施例的許多修改。因此，此申請案既定涵蓋所述實施例的任何修改或變化形式。
權(quán)利要求
1.一種存儲器單元，其包含第一導(dǎo)體；第二導(dǎo)體；電阻元件，其耦合于所述第一導(dǎo)體與所述第二導(dǎo)體之間 '及二極管，其在所述第一導(dǎo)體與所述第二導(dǎo)體之間與所述電阻元件串聯(lián)耦合；其中所述二極管包含釕材料及硅材料；且其中所述二極管進一步包含在所述硅材料上的選自由所述硅材料上的釕界面及所述硅材料上的硅化釕界面組成的群組的界面。
2.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述電阻元件包含具有可變電阻率的材料。
3.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述電阻元件包含熔絲或反熔絲。
4.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述硅化釕界面為多晶硅化釕。
5.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述硅材料選自由單晶硅、多晶硅及非晶硅組成的群組。
6.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述二極管在所述電阻元件與所述第一導(dǎo)體之間。
7.根據(jù)權(quán)利要求6所述的存儲器單元，其中所述二極管的所述界面在所述二極管的所述硅與所述第一導(dǎo)體之間。
8.根據(jù)權(quán)利要求6所述的存儲器單元，其中所述電阻元件包含第一電極；具有可變電阻率的材料；及第二電極，其在所述第二導(dǎo)體與所述具有可變電阻率的材料之間。
9.根據(jù)權(quán)利要求8所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導(dǎo)體的方向的鄰近存儲器單元及沿所述第二導(dǎo)體的方向的鄰近存儲器單元接觸。
10.根據(jù)權(quán)利要求9所述的存儲器單元，其中所述二極管與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元接觸，但不與沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元接觸。
11.根據(jù)權(quán)利要求9所述的存儲器單元，其中所述二極管與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元及沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元隔離。
12.根據(jù)權(quán)利要求8所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導(dǎo)體的方向的鄰近存儲器單元及沿所述第二導(dǎo)體的方向的鄰近存儲器單元隔離。
13.根據(jù)權(quán)利要求12所述的存儲器單元，其中所述二極管與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元及沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元隔離。
14.根據(jù)權(quán)利要求1所述的存儲器單元，其中所述二極管在所述電阻元件與所述第二導(dǎo)體之間。
15.根據(jù)權(quán)利要求14所述的存儲器單元，其中所述二極管的所述硅在所述二極管的所述界面與所述第二導(dǎo)體之間。
16.根據(jù)權(quán)利要求14所述的存儲器單元，其中所述電阻元件包含第一電極；具有可變電阻率的材料；及第二電極，其在所述二極管與所述具有可變電阻率的材料之間。
17.根據(jù)權(quán)利要求16所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導(dǎo)體的方向的鄰近存儲器單元及沿所述第二導(dǎo)體的方向的鄰近存儲器單元接觸。
18.根據(jù)權(quán)利要求17所述的存儲器單元，其中所述二極管與沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元接觸，但不與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元接觸。
19.根據(jù)權(quán)利要求17所述的存儲器單元，其中所述二極管與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元及沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元隔離。
20.根據(jù)權(quán)利要求16所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導(dǎo)體的方向的鄰近存儲器單元及沿所述第二導(dǎo)體的方向的鄰近存儲器單元隔離。
21.根據(jù)權(quán)利要求20所述的存儲器單元，其中所述二極管與沿所述第一導(dǎo)體的所述方向的所述鄰近存儲器單元及沿所述第二導(dǎo)體的所述方向的所述鄰近存儲器單元隔離。
22.—種存儲器裝置，其包含存儲器單元陣列；多個存取線；及多個數(shù)據(jù)線；其中所述存儲器單元中的至少一者形成于所述多個存取線中的相關(guān)聯(lián)存取線與所述多個數(shù)據(jù)線中的相關(guān)聯(lián)數(shù)據(jù)線的相交點處，所述至少一個存儲器單元包含電阻元件，其耦合于所述相關(guān)聯(lián)存取線與所述相關(guān)聯(lián)數(shù)據(jù)線之間；及二極管，其在所述相關(guān)聯(lián)數(shù)據(jù)線與所述電阻元件之間與所述電阻元件串聯(lián)耦合；其中所述二極管包含在硅材料上的介于釕材料與所述硅材料之間的界面，所述界面選自由所述硅材料上的釕界面及所述硅材料上的硅化釕界面組成的群組；且其中所述硅材料在所述界面與所述電阻元件之間。
23.根據(jù)權(quán)利要求22所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述具有可變電阻率的材料與沿所述相關(guān)聯(lián)數(shù)據(jù)線的方向的鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的方向的鄰近存儲器單元接觸。
24.根據(jù)權(quán)利要求23所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極管與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元接觸，但不與沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元接觸。
25.根據(jù)權(quán)利要求23所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極管與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元隔離。
26.根據(jù)權(quán)利要求22所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關(guān)聯(lián)數(shù)據(jù)線的方向的鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的方向的鄰近存儲器單元隔離，且其中所述二極管與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元隔離。
27.一種存儲器裝置，其包含存儲器單元陣列；多個存取線；及多個數(shù)據(jù)線；其中所述存儲器單元中的至少一者形成于所述多個存取線中的相關(guān)聯(lián)存取線與所述多個數(shù)據(jù)線中的相關(guān)聯(lián)數(shù)據(jù)線的相交點處，所述至少一個存儲器單元包含電阻元件，其耦合于所述相關(guān)聯(lián)存取線與所述相關(guān)聯(lián)數(shù)據(jù)線之間；及二極管，其在所述電阻元件與所述相關(guān)聯(lián)存取線之間與所述電阻元件串聯(lián)耦合；其中所述二極管包含在硅材料上的介于釕材料與所述硅材料之間的界面，所述界面選自由所述硅材料上的釕界面及所述硅材料上的硅化釕界面組成的群組；且其中所述硅材料在所述界面與所述相關(guān)聯(lián)存取線之間。
28.根據(jù)權(quán)利要求27所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關(guān)聯(lián)數(shù)據(jù)線的方向的鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的方向的鄰近存儲器單元接觸。
29.根據(jù)權(quán)利要求28所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極管與沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元接觸，但不與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元接觸。
30.根據(jù)權(quán)利要求28所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極管與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元隔離。
31.根據(jù)權(quán)利要求27所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關(guān)聯(lián)數(shù)據(jù)線的方向的鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的方向的鄰近存儲器單元隔離。
32.根據(jù)權(quán)利要求31所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極管與沿所述相關(guān)聯(lián)數(shù)據(jù)線的所述方向的所述鄰近存儲器單元及沿所述相關(guān)聯(lián)存取線的所述方向的所述鄰近存儲器單元隔離。
全文摘要
本發(fā)明涉及利用包括串聯(lián)耦合于兩個導(dǎo)體之間的電阻元件及二極管的存儲器單元的存儲器裝置。所述二極管包括釕材料及硅材料。所述二極管進一步包括在所述硅材料上的釕或硅化釕的界面。硅化釕界面可為多晶硅化釕。
文檔編號H01L21/8247GK103003942SQ201180034046
公開日2013年3月27日 申請日期2011年6月30日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者尼馬爾·拉馬斯瓦米, 柯爾克·D·普拉爾 申請人:美光科技公司