專利名稱：無外引腳半導(dǎo)體封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及ー種無外引腳半導(dǎo)體封裝構(gòu)造，特別是有關(guān)于ー種具有扇入式接點(fan-in land)的無外引腳半導(dǎo)體封裝構(gòu)造。
背景技術(shù)：
現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，而這些封裝構(gòu)造通常是選用導(dǎo)線架(Ieadframe)或封裝基板(substrate)來做為承載芯片的載板(carrier)，其中 常見使用導(dǎo)線架的封裝構(gòu)造例如為小外型封裝構(gòu)造(small outline package, SOP)、方型扁平封裝構(gòu)造(quad flat package, QFP)或四方扁平無外引腳封裝構(gòu)造(quad flat no-lead package, QFN)等。請參照圖1A、1B、1C、1D及IE所示，其掲示一種現(xiàn)有四方扁平無外引腳封裝構(gòu)造(QFN)的制造流程示意圖，其主要包含一金屬板11、ー芯片12、數(shù)條導(dǎo)線13及一封裝膠體14。在制造流程上，如圖IA所示，首先準(zhǔn)備ー金屬板11，其是一平坦且未加工過的金屬板體。接著，如圖IB所示,對所述金屬板11的一第一表面進(jìn)行第一次半蝕刻(half-etching)作業(yè)，因而形成一芯片承座111及數(shù)個接點112的預(yù)設(shè)凸島狀構(gòu)形(land profile)，其中所述數(shù)個接點112以單組或多組方式環(huán)繞排列在所述芯片承座111的周圍。在第一次半蝕刻作業(yè)后，如圖IC所示，將所述芯片12固定在所述芯片承座111上，且利用所述數(shù)條導(dǎo)線13進(jìn)行打線作業(yè)，以將所述芯片12上的數(shù)個接墊分別電性連接到所述數(shù)個接點112上。在打線作業(yè)后，如圖ID所示，利用所述封裝膠體14進(jìn)行封膠作業(yè)，以包埋保護(hù)所述芯片12、導(dǎo)線13及所述金屬板11的第一表面?zhèn)?，所述封裝膠體14僅裸露出所述金屬板11的一第二表面。在封膠作業(yè)后，如圖IE所示，對所述金屬板11的第二表面進(jìn)行第二次半蝕刻(half-etching)作業(yè)，因而使所述芯片承座111及所述接點112的凸島狀構(gòu)形彼此分離，因而形成一四方扁平無外引腳型的導(dǎo)線架110架構(gòu)。如此，即可完成一無外引腳半導(dǎo)體封裝構(gòu)造100的制造，其中所述接點112的裸露下表面即可做為輸入/輸出端子。然而，上述無外引腳半導(dǎo)體封裝構(gòu)造100在實際上仍具有下述問題由于所述芯片12的下方具有所述芯片承座111，因此使得所述芯片承座111這一區(qū)域無法用以布局更多數(shù)量的接點112。也就是，就整個無外引腳半導(dǎo)體封裝構(gòu)造100來說，所述接點112只能布局在所述芯片12及芯片承座111的周圍，即使所述導(dǎo)線架110不設(shè)計有所述芯片承座111，以目前的打線型QFN的導(dǎo)線架110的制造技術(shù)來看，仍無法在所述芯片12的下方區(qū)域設(shè)計出可用的接墊方案。結(jié)果，現(xiàn)有打線型QFN的導(dǎo)線架110的架構(gòu)將限制所述無外引腳半導(dǎo)體封裝構(gòu)造100無法再進(jìn)ー步増加所述接腳112的數(shù)量。故，有必要提供一種無外引腳半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問題。
實用新型內(nèi)容有鑒于此，本實用新型提供一種無外引腳半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有QFN封裝技術(shù)所存在的無法再進(jìn)ー步増加接腳數(shù)量的技術(shù)問題。[0007]本實用新型的主要目的在于提供一種無外引腳半導(dǎo)體封裝構(gòu)造，其主要通過對金屬板進(jìn)行不對稱的雙面半蝕刻加工，以定義出至少ー個扇入式接點(fan-in land),其中扇入式接點具有一打線用接墊、一扇入延伸部及一重分布接點，打線用接墊可供結(jié)合導(dǎo)線，扇入延伸部是由打線用接墊水平向內(nèi)延伸到重分布接點處，而重分布接點位于ー芯片區(qū)的下方，因此確實可以利用扇入式接點來増加QFN導(dǎo)線架的總接點數(shù)量、提供重新分布(re-distribution)焊墊位置的設(shè)計彈性,并能相對減少外部電路板(如主機(jī)板)設(shè)計電路布局及焊墊位置的負(fù)擔(dān)。為達(dá)成本實用新型的前述目的，本實用新型提供一種無外引腳半導(dǎo)體封裝構(gòu)造，其中所述無外引腳半導(dǎo)體封裝構(gòu)造包含ー芯片，具有一朝上的有源表面，且所述有源表面具有數(shù)個焊墊； ー導(dǎo)線架，具有數(shù)個第一接點，所述第一接點具有一打線用接墊、一延伸部及一重分布接點，其中所述打線用接墊位于所述芯片的周邊，所述延伸部形成在所述打線用接墊及重分布接點之間；數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第一接點的打線用接墊之間；以及一封裝膠材，包覆所述打線用接墊、芯片承接墊、導(dǎo)線及芯片。在本實用新型的一實施例中，所述重分布接點位于所述芯片的下方。在本實用新型的一實施例中，所述第一接點另具有ー芯片承接墊，所述芯片承接墊位于所述芯片的下方，以承載所述芯片。在本實用新型的一實施例中，所述打線用接墊及芯片承接墊之間具有ー凹陷部。在本實用新型的一實施例中，所述打線用接墊的ー上表面(及所述芯片承接墊的一上表面)具有至少ー層的助焊層。在本實用新型的一實施例中，所述重分布接點的一下表面具有至少ー層的助焊層。在本實用新型的一實施例中，所述重分布接點另結(jié)合有ー錫球。在本實用新型的一實施例中，所述無外引腳半導(dǎo)體封裝構(gòu)造另包含數(shù)個第二接點，位于所述芯片的周邊，所述第二接點通過所述導(dǎo)線電性連接所述芯片的焊墊。在本實用新型的一實施例中，所述第二接點的一上表面具有至少ー層的助焊層。在本實用新型的一實施例中，所述無外引腳半導(dǎo)體封裝構(gòu)造另包含至少ー芯片承接腳，位于所述芯片的下方，以承載所述芯片。在本實用新型的一實施例中，所述無外引腳半導(dǎo)體封裝構(gòu)造另包含一防焊層，所述防焊層覆蓋所述延伸部的一下表面，并裸露出所述重分布接點的一下表面。再者，本實用新型提供另ー種無外引腳半導(dǎo)體封裝構(gòu)造，其中所述無外引腳半導(dǎo)體封裝構(gòu)造包含ー芯片，具有一朝上的有源表面，且所述有源表面具有數(shù)個焊墊；ー導(dǎo)線架，具有數(shù)個第一接點及數(shù)個第二接點，所述第二接點位于所述芯片的周邊，所述第一接點具有一打線用接墊、一延伸部、一芯片承接墊及一重分布接點，其中所述打線用接墊位于所述芯片的周邊，所述延伸部形成在所述打線用接墊及重分布接點之間，所述芯片承接墊及重分布接點位于所述芯片的下方，且所述芯片承接墊承載所述芯片；數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第二接點之間，以及電性連接在所述芯片的焊墊及所述第一接點的打線用接墊之間；以及—封裝膠材，包覆所述第二接點、打線用接墊、芯片承接墊、導(dǎo)線及芯片。

圖1A、1B、1C、1D及IE是ー現(xiàn)有四方扁平無外引腳封裝構(gòu)造(QFN)的制造流程示意圖。圖2A、2B、2C及2D是本實用新型第一實施例無外引腳半導(dǎo)體封裝構(gòu)造的制造方法的流程示意圖。圖3A、3B、3C、3D及3E是本實用新型第二實施例無外引腳半導(dǎo)體封裝構(gòu)造的制造方法的流程示意圖。
具體實施方式
為讓本實用新型上述目的、特征及優(yōu)點更明顯易懂，下文特舉本實用新型較佳實施例，并配合附圖，作詳細(xì)說明如下。再者，本實用新型所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、[側(cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實用新型，而非用以限制本實用新型。請參照圖2A至2D所示，其掲示本實用新型第一實施例的無外引腳半導(dǎo)體封裝構(gòu)造(QFN)的制造方法各步驟的示意圖，本實用新型將于下文利用圖2A至2D逐一詳細(xì)說明第一實施例各步驟的詳細(xì)加工處理過程，及各元件的細(xì)部構(gòu)造、組裝關(guān)系及其運(yùn)作原理。請參照圖2A所示，本實用新型第一實施例的無外引腳半導(dǎo)體封裝構(gòu)造的制造方法首先是提供一金屬板21,其具有一第一表面(上表面)及一第二表面(下表面)；接著，分別以ー圖案化的光刻膠膜22覆蓋一部份的所述第一表面及第ニ表面，以便進(jìn)行電鍍形成數(shù)個助焊層23。在本步驟中，所述金屬板21可選自各種具良好導(dǎo)電性的金屬，例如銅、鐵、鋁、鎳、鋅或其合金等。所述金屬板21可利用后續(xù)步驟來制作単一導(dǎo)線架210或同時制做ニ個或以上的導(dǎo)線架210。本實施例在此是舉例示意制作同時制做ニ個或以上的導(dǎo)線架210，但為了使本實用新型技術(shù)特征更容易被了解，下文皆僅針對単一導(dǎo)線架210的架構(gòu)來進(jìn)行簡單說明。再者，所述光刻膠膜22是先在所述第一及第ニ表面涂上ー層光刻膠(photo-resist)，接著再以掩膜曝光、蝕刻液顯影的方式進(jìn)行圖案化，以裸露出所述第一及第二表面的數(shù)個表面區(qū)域。隨后，再對這些表面區(qū)域進(jìn)行電鍍，以分別形成至少ー層的助焊層23。所述助焊層23可選自鎳、鈕、金、錫、銀、有機(jī)保焊劑(organic solderabilitypreservatives, 0SP)或其復(fù)合層,例如選自電鍍鎳層、電鍍鈕層、電鍍金層、無電鍍鎳/金層(electroless Ni/Au)、浸鍛銀(immersion silver)、浸鍛錫(immersion tin)、有機(jī)保焊劑或其復(fù)合層等，但并不限于此。本實施例的助焊層23例如可為無電鍍鎳/金層，或無電鍍鎳/鈀/金層。值得注意的是，形成在所述第一及第ニ表面上的光刻膠膜22及助焊層23具有雙面不對稱的分布排列關(guān)系。請參照圖2B所示，本實用新型第一實施例的無外引腳半導(dǎo)體封裝構(gòu)造的制造方法接著是去除所述金屬板21的第一表面的光刻膠膜22，并對所述金屬板21的第一表面進(jìn)行第一次半蝕刻作業(yè)，以形成數(shù)個凹陷部24來定義出數(shù)個第二接點25、數(shù)個打線用接墊、261、芯片承接墊262及芯片承接腳27的構(gòu)形。在本步驟中，所述第一次半蝕刻作業(yè)可選擇使用濕式化學(xué)蝕刻或干式物理蝕刻來進(jìn)行，例如選擇使用蝕刻液或激光來蝕刻那些未覆蓋有所述所述助焊層23的表面區(qū)域，以形成所述凹陷部24。所述凹陷部24能初歩分隔所述金屬板21的第一表面，并定義出所述第二接點25、打線用接墊261、芯片承接墊262及芯片承接腳27的凸島狀構(gòu)形，其中所述第二接點25及打線用接墊261通常是以陣列的(array)方式圍繞排列在所述芯片承接墊262及芯片承接腳27的四周。當(dāng)進(jìn)行所述第一次半蝕刻作業(yè)時，由于所述金屬板21的第二表面全部仍被所述光刻膠膜22及助焊層23覆蓋，故此時所述金屬板21的第二表面尚保持未被蝕刻加工的情況。在第一次半蝕刻作業(yè)之后，所述凹陷部24也將同時形成ー自鎖微結(jié)構(gòu)，其中所述自鎖微結(jié)構(gòu)是指所述凹陷部24的內(nèi)壁部形成了向下弧狀凹陷的壁面，而造成其上開ロ的內(nèi)徑相對較小。但是，若是選用激光進(jìn)行所述第一次半蝕刻作業(yè)，則所述凹陷部24的內(nèi)壁部則通常是ー相對平直的壁面，但激光僅需搭配可重復(fù)使用的掩膜(未繪示)，而不需搭配無法重復(fù)使用的光刻膠膜及保護(hù)膜，故有利于簡化第一次半蝕刻作業(yè)的制造過程。請參照圖2C所示，本實用新型第一實施例的無外引腳半導(dǎo)體封裝構(gòu)造的制造方 法接著是提供ー芯片30，并將所述芯片30固定在所述芯片承接墊262及芯片承接腳27上；接著利用數(shù)條導(dǎo)線40來電性連接所述芯片30與所述第二接點25及打線用接墊261 ；以及利用一封裝膠材50包埋所述打線用接墊261、芯片承接墊262、芯片承接腳27、導(dǎo)線40及芯片30。在本步驟中，所述芯片30具有一朝上的有源表面及一朝下的背面，所述有源表面具有數(shù)個接墊31。所述芯片30是利用液態(tài)黏著劑或半固化黏著膠帶來將所述芯片30的背面黏固在所述芯片承接墊262及芯片承接腳27上。所述導(dǎo)線40可選自金線、銅線、鋁線、鍍鈀銅線或其他金屬線材，本實用新型并不加以限制。所述數(shù)個導(dǎo)線40是電性連接在所述芯片30的接墊31與所述第二接點25及打線用接墊261的助焊層23上。再者，所述封裝膠材7可選自以環(huán)氧樹脂為基礎(chǔ)的膠材，例如選自環(huán)氧樹脂模造塑料(epoxy moldingcompound, EMC)。在完成封膠程序后，所述打線用接墊261、芯片承接墊262、芯片承接腳27、導(dǎo)線40及芯片30被所述封裝膠材7所包埋。在整體半成品封裝構(gòu)造的下表面，則是裸露出所述金屬板21的一部份第二表面(下表面)及所述助焊層23。請參照圖2D所示，本實用新型第一實施例的無外引腳半導(dǎo)體封裝構(gòu)造的制造方法接著是以一保護(hù)層(未繪示)暫時性遮蓋所述金屬板21的第一表面，并對所述金屬板21的第二表面進(jìn)行第二次半蝕刻作業(yè)，并涂上一防焊層28，以定義形成數(shù)個延伸部263及數(shù)個重分布接點264。在本步驟中，所述第二次半蝕刻作業(yè)同樣可選擇使用濕式化學(xué)蝕刻或干式物理蝕刻來進(jìn)行，以形成數(shù)個凹陷部24。所述凹陷部24能初歩分隔所述金屬板21的第二表面，并定義出所述延伸部263及重分布接點264的扇入狀(fan-in)狹長延伸構(gòu)形。所述凹陷部24也將同時形成ー自鎖微結(jié)構(gòu)，其中所述自鎖微結(jié)構(gòu)是指所述凹陷部24的內(nèi)壁部形成了向上弧狀凹陷的壁面，而造成其下開ロ的內(nèi)徑相對較小。在涂布所述防焊層28后，所述防焊層28覆蓋所述延伸部263的一下表面，并裸露出所述重分布接點264的一下表面。所述延伸部263是指形成在所述打線用接墊261及重分布接點264之間的這一金屬區(qū)段，所述延伸部263是由所述打線用接墊261水平向內(nèi)延伸到所述重分布接點264處，所述重分布接點264則位于所述芯片30的下方。所述重分布接點264即做為所述芯片30通過重新分布位置后的輸入/輸出端子，以傳輸電源、信號或做為接地用途。必要時，所述重分布接點264另可選擇性的結(jié)合有ー錫球(未繪示)。接著，若一開始是在同一金屬板2上定義出數(shù)個導(dǎo)線架210単元，則需要切割上述半成品封裝構(gòu)造，以分離成數(shù)個無外引腳半導(dǎo)體封裝構(gòu)造200。在切割時，可通過機(jī)械刀具、激光(laser)或高壓水刀等方式切割去除不需要的所述封裝膠材50及金屬板21的邊材，以分離成數(shù)個無外引腳半導(dǎo)體封裝構(gòu)造200。如圖2D所示，每ー個所述無外引腳半導(dǎo)體封裝構(gòu)造200皆包括ー芯片30、一導(dǎo)線架210、數(shù)條導(dǎo)線40及一封裝膠材50。所述芯片30具有一朝上的有源表面，且所述有源表面具有數(shù)個焊墊31。所述導(dǎo)線架210具有數(shù)個第二接點25及數(shù)個第一接點26，所述第二接點25位于所述芯片30的周邊，所述第一接點26具有一打線用接墊261、一延伸部263、ー芯片承接墊262及一重分布接點264，其中所述打線用接墊261位于所述芯片30的周邊，所述延伸部263形成在所述打線用接墊261 及重分布接點264之間，所述芯片承接墊262及重分布接點261位于所述芯片30的下方，且所述芯片承接墊262承載所述芯片30。所述第一接點26即ー扇入式(fan-in)接點。所述數(shù)條導(dǎo)線40電性連接在所述芯片30的焊墊31及所述第二接點25之間，以及電性連接在所述芯片30的焊墊31及所述第一接點26的打線用接墊261之間。所述封裝膠材50包覆所述第ニ接點25、打線用接墊261、芯片承接墊262、導(dǎo)線40及芯片30。再者，所述打線用接墊261及芯片承接墊262之間通常具有一凹陷部24。所述第ニ接點25、打線用接墊及芯片承接墊262的一上表面各具有至少ー層的助焊層23。同吋，所述重分布接點264的一下表面也具有至少ー層的助焊層23。必要時，也可另包含至少ー芯片承接腳27，位于所述芯片30的下方，以承載所述芯片30。另外，也包含一防焊層28覆蓋于所述延伸部263的一下表面，并裸露出所述重分布接點264的一下表面。必要時，所述重分布接點264另可選擇性的結(jié)合有ー錫球(未繪示)。請參照圖3A至3E所示，本實用新型第二實施例的無外引腳半導(dǎo)體封裝構(gòu)造及制造方法相似于本實用新型第一實施例，并大致沿用相同元件名稱及圖號，但第二實施例的無外引腳半導(dǎo)體封裝構(gòu)造的制造方法的差異特征在于所述第二實施例在圖3A的步驟中，同樣先在所述金屬板21的第一及第ニ表面上分別形成不對稱排列的光刻膠膜22及助焊層23 ;但是在圖3B的步驟中，則是先對所述金屬板21的第一表面進(jìn)行第一次半蝕刻作業(yè)，以形成數(shù)個凹陷部24來定義出數(shù)個第二接點25、數(shù)個打線用接墊261、芯片承接墊262及芯片承接腳27的構(gòu)形；接著，立即以一保護(hù)層暫時性遮蓋所述第一表面，并對所述金屬板21的第二表面進(jìn)行第二次半蝕刻作業(yè)，以形成數(shù)個凹陷部24來定義出數(shù)個重分布接點264。隨后，在圖3C的步驟中，再某些下表面的凹陷部24位置涂上光刻膠膜22’，并在未涂上光刻膠膜22’的其余下表面的凹陷部24中電鍍形成另一助焊層23’。接著，在圖3D的步驟中，移除所述下表面的光刻膠膜22’，并將所述芯片30固定在所述芯片承接墊262及芯片承接腳27上；接著利用數(shù)條導(dǎo)線40來電性連接所述芯片30與所述第二接點25及打線用接墊261 ;以及利用一封裝膠材50包埋所述打線用接墊261、芯片承接墊262、芯片承接腳27、導(dǎo)線40及芯片30。最后，在圖3E的步驟中，對所述金屬板21的第二表面進(jìn)行第三次半蝕刻作業(yè)，以蝕刻出數(shù)個缺ロ 29，用于定義形成所述延伸部263、重分布接點264、芯片承接腳27及第ニ接點25的構(gòu)形。在本實施例中，由于所述延伸部263具有所述助焊層23’且所述助焊層23’是形成在所述第二表面的凹陷部24內(nèi)，因此所述延伸部263下表面的助焊層23’與所述重分布接點264下表面的助焊層23具有一高度差，此高度差足以明顯區(qū)分所述延伸部263與重分布接點264的位置。所述重分布接點264做為所述芯片30的輸入/輸出端子，以傳輸電源、信號或做為接地用途。所述打線用接墊261、芯片承接墊262、延伸部263與重分布接點264共同定義第一接點26，即ー扇入式接點。必要時，所述重分布接點264另可選擇性的結(jié)合有ー錫球(未繪示)。如上所述，相較于現(xiàn)有QFN封裝技術(shù)所存在的無法再進(jìn)ー步増加接腳數(shù)量的技術(shù)問題，圖2A至2E的本實用新型的無外引腳半導(dǎo)體封裝構(gòu)造主要通過對金屬板進(jìn)行不對稱的雙面半蝕刻加工，以定義出至少ー個扇入式接點(fan-in land)(即第一接點)，其中扇入式接點具有一打線用接墊、一(扇入)延伸部及一重分布接點，打線用接墊可供結(jié)合導(dǎo)線，延伸部是由打線用接墊水平向內(nèi)延伸到重分布接點處，而重分布接點位于ー芯片區(qū)的下方，因此確實可以利用扇入式接點(第一接點)來増加QFN導(dǎo)線架的總接點數(shù)量、提供重 新分布(re-distribution)焊墊位置的設(shè)計彈性，并能相對減少外部電路板(如主機(jī)板)設(shè)計電路布局及焊墊位置的負(fù)擔(dān)。本實用新型已由上述相關(guān)實施例加以描述，然而上述實施例僅為實施本實用新型的范例。必需指出的是，已公開的實施例并未限制本實用新型的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè)置均包括于本實用新型的范圍內(nèi)。
權(quán)利要求1.一種無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述無外引腳半導(dǎo)體封裝構(gòu)造包含 一芯片，具有一朝上的有源表面，且所述有源表面具有數(shù)個焊墊； 一導(dǎo)線架，具有數(shù)個第一接點，所述第一接點具有一打線用接墊、一延伸部及一重分布接點，其中所述打線用接墊位于所述芯片的周邊，所述延伸部形成在所述打線用接墊及重分布接點之間； 數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第一接點的打線用接墊之間；以及 一封裝膠材，包覆所述打線用接墊、芯片承接墊、導(dǎo)線及芯片。
2.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述重分布接點位于所述芯片的下方。
3.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述第一接點另具有一芯片承接墊，所述芯片承接墊位于所述芯片的下方，以承載所述芯片。
4.如權(quán)利要求3所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述打線用接墊及芯片承接墊之間具有一凹陷部。
5.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述打線用接墊的一上表面以及所述重分布接點的一下表面各具有至少一層的助焊層。
6.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述無外引腳半導(dǎo)體封裝構(gòu)造另包含數(shù)個第二接點，位于所述芯片的周邊，所述第二接點通過所述導(dǎo)線電性連接所述芯片的焊墊。
7.如權(quán)利要求6所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述第二接點的一上表面具有至少一層的助焊層。
8.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述無外引腳半導(dǎo)體封裝構(gòu)造另包含至少一芯片承接腳，位于所述芯片的下方，以承載所述芯片。
9.如權(quán)利要求I所述的無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述無外引腳半導(dǎo)體封裝構(gòu)造另包含一防焊層，所述防焊層覆蓋所述延伸部的一下表面，并裸露出所述重分布接點的一下表面。
10.一種無外引腳半導(dǎo)體封裝構(gòu)造，其特征在于所述無外引腳半導(dǎo)體封裝構(gòu)造包含 一芯片，具有一朝上的有源表面，且所述有源表面具有數(shù)個焊墊； 一導(dǎo)線架，具有數(shù)個第一接點及數(shù)個第二接點，所述第二接點位于所述芯片的周邊，所述第一接點具有一打線用接墊、一延伸部、一芯片承接墊及一重分布接點，其中所述打線用接墊位于所述芯片的周邊，所述延伸部形成在所述打線用接墊及重分布接點之間，所述芯片承接墊及重分布接點位于所述芯片的下方，且所述芯片承接墊承載所述芯片； 數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第二接點之間，以及電性連接在所述芯片的焊墊及所述第一接點的打線用接墊之間；以及 一封裝膠材，包覆所述第二接點、打線用接墊、芯片承接墊、導(dǎo)線及芯片。
專利摘要本實用新型公開一種無外引腳半導(dǎo)體封裝構(gòu)造，其包含一芯片，具有一有源表面及數(shù)個焊墊；一導(dǎo)線架，具有數(shù)個第一接點，所述第一接點具有一打線用接墊位于所述芯片的周邊、一延伸部形成在所述打線用接墊及重分布接點之間，及一重分布接點可以位于所述芯片的下方；數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第一接點的打線用接墊之間；以及一封裝膠材，包覆所述打線用接墊、芯片承接墊、導(dǎo)線及芯片。本實用新型可以利用第一接點來增加導(dǎo)線架的總接點數(shù)量，并提供重新分布焊墊位置的設(shè)計彈性。
文檔編號H01L23/495GK202394949SQ201120532809
公開日2012年8月22日 申請日期2011年12月19日 優(yōu)先權(quán)日2011年12月19日
發(fā)明者張效銓, 蔡宗岳, 賴逸少, 黃東鴻 申請人:日月光半導(dǎo)體制造股份有限公司