專利名稱：半導(dǎo)體元件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件制造方法，尤指應(yīng)用于集成電路工藝中的半導(dǎo)體元件制造方法。
背景技術(shù)：
在集成電路中，金屬氧化物半導(dǎo)體晶體管是常使用的電路元件，而在制造過程中，通常皆會(huì)利用柵極結(jié)構(gòu)來作為離子注入時(shí)的掩模。若是進(jìn)行互補(bǔ)式金屬氧化物半導(dǎo)體晶體管工藝時(shí)，又常需要使用光致抗蝕劑材料來遮住特定區(qū)域，用以達(dá)成于基板的不同區(qū)域注入不同摻質(zhì)的目的。但是，由于進(jìn)行后續(xù)光致抗蝕劑材料的清洗工藝時(shí)，常常不易將基板與柵極結(jié)構(gòu)表面的殘余物(residue)移除干凈，而如何改善此類不足，便是發(fā)展本發(fā)明的主要目的。

發(fā)明內(nèi)容
為改善上述不足，本發(fā)明提供一種半導(dǎo)體元件制造方法，其可輕易去除離子注入工藝中所使用的光致抗蝕劑材料殘余物。上述目的是通過以下技術(shù)方案實(shí)現(xiàn)的一種半導(dǎo)體元件制造方法，包括下列步驟提供基板，基板上方已形成有硅柵極結(jié)構(gòu)；對(duì)娃柵極結(jié)構(gòu)的娃表面進(jìn)行改性工藝，進(jìn)而將娃柵極結(jié)構(gòu)的娃表面特性由疏水性改變成親水性；于基板上方形成掩模結(jié)構(gòu)；利用已進(jìn)行完改性工藝的硅柵極結(jié)構(gòu)與掩模結(jié)構(gòu)來對(duì)基板進(jìn)行摻質(zhì)注入工藝；以及使用包括濕式清洗步驟的掩模結(jié)構(gòu)清除工藝來去除該掩模結(jié)構(gòu)。 在本發(fā)明另一實(shí)施例中，上述基板為硅基板，硅基板上方完成淺溝槽隔離結(jié)構(gòu)，硅柵極結(jié)構(gòu)與該硅基板之間有柵極介電層。在本發(fā)明另一實(shí)施例中，上述對(duì)硅柵極結(jié)構(gòu)的表面進(jìn)行的改性工藝包括下列步驟利用氧化工藝來對(duì)硅柵極結(jié)構(gòu)進(jìn)行處理；以及于硅柵極結(jié)構(gòu)的表面形成氧化硅薄層，氧化硅薄層厚度小于20埃。在本發(fā)明另一實(shí)施例中，上述氧化硅薄層的厚度范圍在10至20埃之間。在本發(fā)明另一實(shí)施例中，上述氧化工藝為激發(fā)態(tài)氧原子氧化工藝，反應(yīng)溫度范圍為200°C至300°C之間。在本發(fā)明另一實(shí)施例中，上述氧化工藝為爐管氧化工藝，反應(yīng)溫度范圍為800°C至1100°C之間。在本發(fā)明另一實(shí)施例中，上述氧化工藝為化學(xué)氧化工藝，是將基板與多晶硅柵極結(jié)構(gòu)浸泡于雙氧水溶液中，雙氧水溶液的溫度范圍為25°C至80°C之間。在本發(fā)明另一實(shí)施例中，上述于基板上方形成的掩模結(jié)構(gòu)為光致抗蝕劑材料。在本發(fā)明另一實(shí)施例中，上述該掩模結(jié)構(gòu)清除工藝包括灰化工藝(ash)，用于溫度范圍25°C至300°C之間，通入氧氣來去除以光致抗蝕劑材料完成的掩模結(jié)構(gòu)。
在本發(fā)明另一實(shí)施例中，上述摻質(zhì)注入工藝包括離子注入，用以形成P型或N型的摻雜區(qū)域。在本發(fā)明另一實(shí)施例中，上述半導(dǎo)體元件制造方法還包括下列步驟于基板與該硅柵極結(jié)構(gòu)上方沉積間隙壁材料層；以及利用各向異性蝕刻來除去部分間隙壁材料層，用于硅柵極結(jié)構(gòu)的側(cè)壁表面上形成間隙壁結(jié)構(gòu)。在本發(fā)明另一實(shí)施例中，上述間隙壁材料層包括二氧化硅層以及氮化硅層。在上述半導(dǎo)體元件制造方法中，由于硅柵極結(jié)構(gòu)的表面特性已轉(zhuǎn)為親水性，使得濕式清洗步驟可順利的將灰化后的殘余物移除干凈。


圖IA 圖1F，其為半導(dǎo)體元件制作過程中的部分流程示意圖。附圖標(biāo)記說明I :基板10 :氧化硅層11:淺溝槽隔離結(jié)構(gòu)12:柵極介電層13 :硅柵極結(jié)構(gòu)14 :氧化硅薄層15:光致抗蝕劑材料16:間隙壁材料層161 : 二氧化硅層162 :氮化硅層17:間隙壁結(jié)構(gòu)19:摻雜區(qū)域
具體實(shí)施例方式請(qǐng)參見圖IA 圖1F，其為半導(dǎo)體元件制造過程中的部分流程示意圖。首先，圖IA表示出于硅基板I上完成淺溝槽隔離結(jié)構(gòu)11后，再于硅基板I表面制作出柵極介電層12及硅柵極結(jié)構(gòu)13。其中氧化硅層10是硅柵極結(jié)構(gòu)13與柵極介電層12定義完成后殘留下來的氧化硅，另外，硅柵極結(jié)構(gòu)13為含硅的結(jié)構(gòu)，可包括均勻或漸變或非均質(zhì)的多晶硅、單晶硅、摻雜硅、硅與其他元素的外延或摻雜材料如硅鍺材料、應(yīng)變硅、或上述的任意組合。又，雖然圖中所繪示的硅柵極結(jié)構(gòu)13為單層結(jié)構(gòu)，但其可為多層結(jié)構(gòu)或上方具有介電掩模層的結(jié)構(gòu)。接著，如圖IB所示，利用氧化工藝來對(duì)硅柵極結(jié)構(gòu)13的表面進(jìn)行改性工藝，進(jìn)而將該硅柵極結(jié)構(gòu)13的表面特性由疏水性改變成親水性，而該氧化工藝可以是激發(fā)態(tài)氧原子氧化工藝，反應(yīng)溫度范圍為200 V至300 V之間，另外，該氧化工藝也可以是爐管氧化工藝，反應(yīng)溫度范圍為800°C至1100°C之間。再者，該氧化工藝也可以是化學(xué)氧化工藝，是將該硅基板I連帶硅柵極結(jié)構(gòu)13浸泡于雙氧水溶液中，該雙氧水溶液的溫度范圍為25°C至80°C之間。其結(jié)果便可于硅的表面上形成氧化硅薄層14，其厚度需小于20埃，優(yōu)選厚度范圍約在10至20埃之間。厚度的限制主要是針對(duì)后續(xù)的離子注入，因?yàn)檫^厚的氧化硅將造成后續(xù)離子注入的困難度。本發(fā)明并不限于氧化改性工藝，任何可將硅表面改性為親水性表面的工藝皆落在本發(fā)明的范圍內(nèi)。又，本發(fā)明可用于在制造過程中會(huì)使用到硅柵極的任何制造流程，例如硅柵極上可有額外的介電掩模層以在改性時(shí)只裸露出硅柵極的側(cè)壁；或者硅柵極只是作為虛置柵極，其在后續(xù)的工藝中會(huì)被移除而被金屬材料取代。然后，如圖IC所示，利用表面形成有氧化硅薄層14的硅柵極結(jié)構(gòu)13為自行對(duì)準(zhǔn)的掩模，并配合光致抗蝕劑材料15所完成的掩模結(jié)構(gòu)來進(jìn)行離子注入等的摻質(zhì)注入工藝，用以形成P型或N型的摻雜區(qū)域19。摻雜區(qū)域19例如是N型輸入/輸出元件的淺摻雜區(qū)(N-type lightly doped region of input/output device,NLIO)或者 P 型輸入 / 輸出兀件的淺慘雜區(qū)(P-type lightly doped region of input/output device, PLIO)。接著，如圖ID所示，利用掩模結(jié)構(gòu)清除工藝來去除光致抗蝕劑材料15(參見圖1C)等掩模結(jié)構(gòu)，該清洗工藝可包括灰化工藝Oash)與濕式清洗(wet clean)等步驟,其中灰化工藝(ash)于溫度范圍25°C至300°C之間，通入氧氣來去除以該光致抗蝕劑材料完成的該掩模結(jié)構(gòu)。而由于硅柵極結(jié)構(gòu)13的表面已形成有氧化硅薄層14，因此表面特性已轉(zhuǎn)為親水性(hydrophilic),使得該濕式清洗步驟可順利的將灰化(ash)后的殘余物(residue)移除干凈，用以避免已知手段所產(chǎn)生的不足。然后如圖IE所示，在硅基板I與硅柵極結(jié)構(gòu)13上方沉積間隙壁材料層16，該間隙壁材料層16可為單層材料或多層材料，本圖示出由二氧化硅層161與氮化硅層162所構(gòu)成的多層材料。接著，利用各向異性蝕刻來除去部分的間隙壁材料層16，最后在硅柵極結(jié)構(gòu)13側(cè)壁表面形成如圖IF所示的間隙壁結(jié)構(gòu)17。而將圖IF所示的結(jié)構(gòu)繼續(xù)進(jìn)行后續(xù)工藝，便可完成所需的半導(dǎo)體元件，例如常見的金屬氧化物半導(dǎo)體晶體管。需說明的是，基板表面上的氧化層會(huì)陸續(xù)在濕式清洗中被移除。雖然在本文說明書中未提及這些濕式清洗，但應(yīng)了解，在大多數(shù)的膜層成長(zhǎng)前、蝕刻后會(huì)有此類清洗，因而大量消耗掉基板表面上的氧化層。
綜上所述，在本發(fā)明對(duì)技術(shù)進(jìn)行改良后，已可有效改善已知手段的問題。雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域一般技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件制造方法，包括下列步驟 提供基板，該基板上方已形成有硅柵極結(jié)構(gòu)； 對(duì)該娃柵極結(jié)構(gòu)的娃表面進(jìn)行改性工藝，進(jìn)而將該娃柵極結(jié)構(gòu)的娃表面特性由疏水性改變成親水性； 于該基板上方形成掩模結(jié)構(gòu)； 利用已進(jìn)行完該改性工藝的該硅柵極結(jié)構(gòu)與該掩模結(jié)構(gòu)來對(duì)該基板進(jìn)行摻質(zhì)注入工藝；以及 使用包括濕式清洗步驟的掩模結(jié)構(gòu)清除工藝來去除該掩模結(jié)構(gòu)。
2.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，其中該基板為硅基板，該硅基板上方完成淺溝槽隔離結(jié)構(gòu)，該硅柵極結(jié)構(gòu)與該硅基板之間完成柵極介電層。
3.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，其中對(duì)該硅柵極結(jié)構(gòu)的表面進(jìn)行的該改性工藝包括下列步驟 利用氧化工藝來對(duì)該硅柵極結(jié)構(gòu)進(jìn)行處理；以及 于該娃柵極結(jié)構(gòu)的表面形成氧化娃薄層，該氧化娃薄層厚度小于20埃。
4.如權(quán)利要求3所述的半導(dǎo)體元件制造方法，其中該氧化硅薄層的厚度范圍在10至20埃之間。
5.如權(quán)利要求3所述的半導(dǎo)體元件制造方法，其中氧化工藝為激發(fā)態(tài)氧原子氧化工藝，反應(yīng)溫度范圍為200°C至300°C之間。
6.如權(quán)利要求3所述的半導(dǎo)體元件制造方法，其中氧化工藝為爐管氧化工藝，反應(yīng)溫度范圍為800°C至1100°C之間。
7.如權(quán)利要求3所述的半導(dǎo)體元件制造方法，其中氧化工藝為化學(xué)氧化工藝，該化學(xué)氧化工藝是將該基板與該硅柵極結(jié)構(gòu)浸泡于雙氧水溶液中，該雙氧水溶液的溫度范圍為25°C至80°C之間。
8.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，其中于該基板上方形成的該掩模結(jié)構(gòu)為光致抗蝕劑材料。
9.如權(quán)利要求8所述的半導(dǎo)體元件制造方法，其中該掩模結(jié)構(gòu)清除工藝包括灰化工藝，用于溫度范圍25°C至300°C之間，通入氧氣來去除以該光致抗蝕劑材料完成的該掩模結(jié)構(gòu)。
10.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，其中該摻質(zhì)注入工藝包括離子注入，用以形成P型或N型的摻雜區(qū)域。
11.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，還包括下列步驟 于該基板與該硅柵極結(jié)構(gòu)上方沉積間隙壁材料層；以及 利用各向異性蝕刻來除去部分的間隙壁材料層，用于該硅柵極結(jié)構(gòu)的側(cè)壁表面上形成間隙壁結(jié)構(gòu)。
12.如權(quán)利要求11所述的半導(dǎo)體元件制造方法，其中該間隙壁材料層包括二氧化硅層以及氮化硅層。
13.如權(quán)利要求I所述的半導(dǎo)體元件制造方法，其中形成的該硅柵極結(jié)構(gòu)包括含硅材料與位于該含硅材料上的介電掩模層。
全文摘要
本發(fā)明公開一種半導(dǎo)體元件制造方法，該制造方法包括下列步驟提供基板，基板上方已形成硅柵極結(jié)構(gòu)；對(duì)硅柵極結(jié)構(gòu)的硅表面進(jìn)行改性工藝，進(jìn)而將該硅柵極結(jié)構(gòu)的硅表面特性由疏水性改變成親水性；于該基板上方形成掩模結(jié)構(gòu)；利用已進(jìn)行完改性工藝的硅柵極結(jié)構(gòu)與掩模結(jié)構(gòu)來對(duì)基板進(jìn)行摻質(zhì)注入工藝；以及使用包括濕式清洗步驟的掩模結(jié)構(gòu)清除工藝來去除該掩模結(jié)構(gòu)。上述半導(dǎo)體元件制造方法中，由于硅柵極結(jié)構(gòu)的表面特性已轉(zhuǎn)為親水性，使得濕式清洗步驟可順利的將灰化后的殘余物移除干凈。
文檔編號(hào)H01L21/336GK102891086SQ20111020282
公開日2013年1月23日 申請(qǐng)日期2011年7月20日 優(yōu)先權(quán)日2011年7月20日
發(fā)明者劉安淇 申請(qǐng)人:聯(lián)華電子股份有限公司