專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種被STI包圍的高遷移率材料作為溝道的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件尺寸持續(xù)縮小，增強(qiáng)溝道載流子的遷移率成為非常重要的技術(shù)。在襯底應(yīng)力層的設(shè)計(jì)中不同的材料的特性不同，例如晶格常數(shù)、介電常數(shù)、禁帶寬度、特別是載流子遷移率等等，如下表I所不。表I I材料I晶格常數(shù)I介電常數(shù)丨禁帶寬I遷移率icmVv"s)
(nm) W度(eV) 電子空穴
SiO. 543111.8I. 121600430GeO. 567516O. 6639001900 GaAsO. 565312. 41.429200400 InAsO. 605814. 8O. 3640000500 InSbO. 64817.7O. 1777000850由表I可見，在上述這些可能的襯底材料中，Ge具有最聞的空穴遷移率以及較聞的電子遷移率，因此可以使得由其作為溝道區(qū)的PMOS性能最佳以及NMOS性能較佳，使用Ge作為半導(dǎo)體器件的襯底將大大增強(qiáng)載流子遷移率，因而能制造更快的大規(guī)模集成電路(LSIC)。同理地，使用InSb作為NMOS溝道區(qū)可以使得NMOS性能最大化，同時(shí)InSb的PMOS性能也較佳。此外，由表I可見，Ge、GaAs還具有與Si材料相近的晶格常數(shù)，因此能較容易地集成在半導(dǎo)體工藝中常用的Si襯底上，使得無需對(duì)于工藝做出很大改進(jìn)就能制造性能更佳的半導(dǎo)體器件，提升了性能的同時(shí)還降低了成本。而InAs、InSb晶格常數(shù)與Si材料有一定差距，使用時(shí)需要增加晶格常數(shù)與S i近似的過度層或緩沖層，可以是GaAs、GaN等等。半導(dǎo)體器件及其集成電路設(shè)計(jì)中，對(duì)于制作在襯底中的多個(gè)器件之間的絕緣隔離，往往采用淺溝槽隔離(STI)。已知的STI的制備方法包括先在襯底中蝕刻出溝槽，然后采用化學(xué)氣相沉積(CVD)等方法向形成的溝槽中沉積例如為氧化物的絕緣膜。隨著器件尺寸縮小，相應(yīng)的STI的深寬比也越來越大，氧化物絕緣膜的臺(tái)階覆蓋性越來越差，也即在較窄的溝槽上邊緣氧化物絕緣膜可能較早接合而其下方的溝槽尚未完全填充，這使得STI中存在孔洞或空隙，使得器件絕緣性能降低，可靠性變差?？偠灾?，當(dāng)前的STI包圍的Si溝道的半導(dǎo)體器件性能較低可靠性較差，需要進(jìn)一步提高溝道區(qū)載流子遷移率以及消除STI孔洞，以提高半導(dǎo)體器件電學(xué)性能和可靠性。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于進(jìn)一步提高溝道區(qū)載流子遷移率以及消除STI孔洞，以提高半導(dǎo)體器件電學(xué)性能和可靠性。本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、形成在襯底上的絕緣隔離層、形成在所述絕緣隔離層中的第一有源區(qū)層和第二有源區(qū)層，其特征在于，所述第一有源區(qū)層和/或第二有源區(qū)層的載流子遷移率高于所述襯底的載流子遷移率。其中，所述第一有源區(qū)層的空穴遷移率高于所述襯底的空穴遷移率，所述第二有源區(qū)層的電子遷移率高于所述襯底的電子遷移率。其中，所述襯底為硅，所述第一有源區(qū)層為鍺，所述第二有源區(qū)層為InSb。其中，所述第二有源區(qū)層與所述襯底之間還具有緩沖層，所述緩沖層材質(zhì)為GaAs或GaN。其中，所述第一和第二有源區(qū)層上形成有柵極絕緣層和柵極材料層構(gòu)成的柵極堆·疊，所述柵極堆疊兩側(cè)的有源區(qū)層內(nèi)形成有源漏區(qū)，所述源漏區(qū)上形成有源漏接觸。其中，所述柵極材料層為多晶硅、金屬、金屬氮化物及其組合。其中，所述柵極絕緣層為高k材料，且所述柵極絕緣層不含所述襯底和/或所述有源區(qū)層的氧化物。其中，所述襯底和所述絕緣隔離層之間還具有襯墊層。其中，所述襯底層為氮化硅或氧化硅。本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，包括在襯底上形成絕緣隔離層；在所述絕緣隔離層中形成第一絕緣隔離層溝槽；在所述第一絕緣隔離層溝槽中形成第一有源區(qū)層；在所述絕緣隔離層中形成第二絕緣隔離層溝槽；在所述第二絕緣隔離層溝槽中形成第二有源區(qū)層；在所述第一和第二有源區(qū)層中和其上形成半導(dǎo)體器件結(jié)構(gòu)；其特征在于，所述第一和/或第二有源區(qū)層的載流子遷移率高于所述襯底的載流子遷移率。其中，所述第一有源區(qū)層的空穴遷移率高于所述襯底的空穴遷移率，所述第二有源區(qū)層的電子遷移率高于所述襯底的電子遷移率。其中，所述襯底為硅，所述第一有源區(qū)層為鍺，所述第二有源區(qū)層為InSb。其中，形成第二絕緣隔離層溝槽之后在其中形成緩沖層，所述緩沖層材質(zhì)為GaAs或GaN。其中，在形成絕緣隔離層之后還包括在襯底上形成襯墊層，所述襯底層為氮化硅或氧化硅。其中，通過HDP、LPCVD或SACVD方法在所述襯底上沉積氧化硅以形成所述絕緣隔
尚層O其中，在所述絕緣隔離層上形成掩模圖形，以該掩模圖形為掩模蝕刻所述絕緣隔離層以形成所述第一和/或第二絕緣隔離層溝槽，直至露出襯底。其中，過蝕刻所述絕緣隔離層直至蝕刻襯底的上表面。其中，通過ALD、RPCVD、UHVCVD或MBE方法在所述絕緣隔離層溝槽中外延沉積第一
有源區(qū)層或第二有源區(qū)層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，使用了不同于襯底材料的有源區(qū)，提高了溝道區(qū)載流子遷移率，從而大幅提高了器件的響應(yīng)速度，增強(qiáng)了器件的性能。此外，不同于已有的STI制造工序，本發(fā)明先形成STI后填充形成有源區(qū)，避免了 STI中出現(xiàn)孔洞的問題，提高了器件的可靠性。
本發(fā)明所述目的，以及在此未列出的其他目的，在本申請(qǐng)獨(dú)立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實(shí)施例限定在獨(dú)立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。


以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中圖1A、2A、3A、4A、5A、6A、7A、8A分別顯示了依照本發(fā)明的半導(dǎo)體器件制作方法各步驟的剖面示意圖；以及圖1B、2B、3B、4B、5B、6B、7B、8B分別顯示了依照本發(fā)明的半導(dǎo)體器件制作方法各
步驟的頂面示意圖。
具體實(shí)施例方式以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了 STI包圍高遷移率薄膜材料溝道的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或工藝步驟。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或工藝步驟的空間、次序或?qū)蛹?jí)關(guān)系。首先，參照?qǐng)DIA及圖1B，在襯底上形成襯墊層和絕緣隔離層。襯底10可以是體Si、絕緣層上Si (SOI)等常用的半導(dǎo)體硅基襯底，或者體Ge、絕緣體上Ge (GeOI)，也可以是SiGe, GaAs, GaN等化合物半導(dǎo)體襯底，還可以是藍(lán)寶石、SiC, AlN等絕緣襯底，襯底的選擇依據(jù)其上要制作的具體半導(dǎo)體器件的電學(xué)性能需要而設(shè)定。在本發(fā)明中，實(shí)施例所舉的半導(dǎo)體器件例如為場(chǎng)效應(yīng)晶體管(MOSFET)，因此從與其他工藝兼容以及成本控制的角度考慮，優(yōu)選體硅或SOI作為襯底10的材料。在襯底10上通過CVD等常規(guī)工藝沉積形成襯墊層20，其材質(zhì)可以是氧化物、氮化物或氮氧化物，具體例如氮化硅(Si3N4或SiNx，其中X為I 2)或氧化硅(SiO或SiO2)。襯墊層20用于稍后刻蝕的停止層，以保護(hù)襯底10，其厚度依照刻蝕工藝需要而設(shè)定。隨后在襯墊層20上沉積形成絕緣隔離層30，其材質(zhì)例如為氧化硅、特別是二氧化硅，沉積方式可以是低壓化學(xué)氣相沉積(LPCVD)、次常壓化學(xué)氣相沉積(SACVD)、高密度等離子化學(xué)氣相沉積(HDP)等等，選擇合適的壓力及溫度以控制均勻性、臺(tái)階覆蓋性和沉積速度。絕緣隔離層30用作襯底10上多個(gè)半導(dǎo)體器件之間的絕緣隔離，也即傳統(tǒng)的STI的填充物，其厚度依照絕緣隔離需要而設(shè)定。值得注意的是，雖然附圖IA的剖面圖以及附圖IB的頂視圖中，襯底10、襯墊層20以及絕緣隔離層30面積相等，但是實(shí)際制造中也可以依照版圖設(shè)計(jì)而僅在有源區(qū)或晶片(wafer)的中心區(qū)附近形成上述基礎(chǔ)結(jié)構(gòu)，以下各步驟均相似，不再贅述。其次，參照?qǐng)D2A及圖2B，在絕緣隔離層上形成第一掩模圖形。在絕緣隔離層30上形成掩模層并圖案化該掩模層以形成第一掩模圖形40A。掩模層可以是光刻膠，通過例如旋涂等方式涂敷至絕緣隔離層30上，然后通過曝光、顯影等光刻步驟形成光刻膠的第一掩模圖形40A。掩模層也可以是例如氮化硅的硬掩模層，在其上形成光刻膠軟掩模后刻蝕形成第一硬掩模圖形40A。如附圖2B所示，第一掩模圖形40A與將要形成的第一有源區(qū)(稍后標(biāo)注為50A)互補(bǔ)，也即掩模圖形圍繞有源區(qū)而留有多個(gè)暴露絕緣隔離層30的掩模圖形開口41A，掩模圖形40A下方的絕緣隔離層30的部分將用于稍后形成STI，因此掩模圖形40A的寬度依照STI寬度需要而設(shè)定。再次，參照附圖3A及3B，以掩模圖形為掩模刻蝕形成第一絕緣隔離層溝槽。形成掩模圖形40及其掩模圖形開口 41之后，對(duì)暴露在第一掩模圖形開口 41A內(nèi)的部分絕緣隔離層30以及襯墊層20進(jìn)行蝕刻，形成第一絕緣隔離層溝槽42A。其中，絕緣隔離溝槽42A依據(jù)其上的掩模圖形不同而相應(yīng)的成為用于PMOS的第一絕緣隔離溝槽42A。絕緣隔離層留下的其余部分用作器件的絕緣隔離結(jié)構(gòu)，也即相當(dāng)于現(xiàn)有技術(shù)的STI。絕緣隔離層30為氧化硅時(shí)，可以采用稀的氫氟酸來濕法蝕刻，也可以采用例如碳氟基、SF6或NF3的等離子體(還可摻有02、耶1*、(12等)干法蝕刻。蝕刻直至露出襯底10為止。也可以稍微過蝕刻，例如對(duì)襯底10過蝕刻深度為I 10nm，以便粗化襯底10的上表面，有利于稍后Ge膜的形成。隨后，參照附圖4A及4B，在第一絕緣隔離層溝槽中形成第一有源區(qū)層。形成第一絕緣隔離層溝槽42A之后，去除掩模圖形40，并濕法清潔暴露出的襯底10的表面以避免雜質(zhì)影響稍后的外延生長(zhǎng)。掩模圖形40為光刻膠時(shí)，可采用丙酮和芳香族的有機(jī)溶劑或者硫 酸和雙氧水的無機(jī)溶劑來去除光刻膠掩模圖形40，也可以采用氧等離子體干法刻蝕去除。掩模圖形40為氮化硅時(shí)，可以采用熱磷酸去除。對(duì)于襯底10，可以采用濕法清潔，清潔劑可包括氨水、雙氧水、去離子水、稀鹽酸、稀硫酸、稀氫氟酸、稀硝酸、膽堿、卡若斯酸、臭氧化水等等及其組合。隨后，再通過高溫烘烤去除表面水汽以及C雜質(zhì)后，在第一絕緣隔離層溝槽42A中外延沉積第一有源區(qū)層50A，其材質(zhì)不同于襯底10，載流子尤其是空穴載流子的遷移率高于襯底10，用于制作PM0S。在本發(fā)明的實(shí)施例中第一有源區(qū)層50A的材料為Ge，優(yōu)選為純Ge膜，此外依照表I還可以選擇GaAs、InAs、InSb以及SiGe等等。外延沉積可采用減壓化學(xué)氣相沉積(RPCVD)、超高真空化學(xué)氣相沉積(UHVCVD)、分子束外延(MBE)等等。沉積優(yōu)選為低溫沉積，溫度范圍為250°C至600°C?？梢栽谠蠚庵袚诫sHCl等氣體以提高外延的選擇性，也即使得有源區(qū)層僅在第一絕緣隔離溝槽42A內(nèi)沉積而不在絕緣隔離層30上沉積。外延沉積形成第一有源區(qū)層50A之后，采用化學(xué)機(jī)械研磨(CMP)和/或濕法清潔來去除多余的有源區(qū)層材料以控制第一有源區(qū)層50A的形態(tài)，也即去除高于絕緣隔離層30的那一部分。接著，參照附圖5A及5B，在絕緣隔離層上形成第二掩模圖形。在絕緣隔離層30上形成掩模層并圖案化該掩模層以形成第二掩模圖形40B。掩模層可以是光刻膠，通過例如旋涂等方式涂敷至絕緣隔離層30上，然后通過曝光、顯影等光刻步驟形成光刻膠的第二掩模圖形40B。掩模層也可以是例如氮化硅的硬掩模層，在其上形成光刻膠軟掩模后刻蝕形成第一硬掩模圖形40A。如附圖5B所示，第二掩模圖形40B與將要形成的第二有源區(qū)(稍后標(biāo)注為50B)互補(bǔ)，也即掩模圖形圍繞有源區(qū)而留有多個(gè)暴露絕緣隔離層30的掩模圖形開口41B，掩模圖形40B下方的絕緣隔離層30的部分將用于稍后形成STI，因此掩模圖形40B的寬度依照STI寬度需要而設(shè)定。再次，參照附圖6A及6B，以第二掩模圖形為掩模刻蝕形成第二絕緣隔離層溝槽。形成掩模圖形40B及其掩模圖形開口 41B之后，對(duì)暴露在第二掩模圖形開口 41B內(nèi)的部分絕緣隔離層30以及襯墊層20進(jìn)行蝕刻，形成第二絕緣隔離層溝槽42B。其中，絕緣隔離溝槽42B依據(jù)其上的掩模圖形不同而相應(yīng)的成為用于NMOS的第二絕緣隔離溝槽42B。絕緣隔離層留下的其余部分用作器件的絕緣隔離結(jié)構(gòu)，也即相當(dāng)于現(xiàn)有技術(shù)的STI。絕緣隔離層30為氧化硅時(shí)，可以采用稀的氫氟酸來濕法蝕刻，也可以采用例如碳氟基、SF6或NF3的等離子體(還可摻有02、耶1*、(12等)干法蝕刻。蝕刻直至露出襯底10為止。也可以稍微過蝕刻,例如對(duì)襯底10過蝕刻深度為I 10nm，以便粗化襯底10的上表面，有利于稍后高遷移率材料膜的形成。隨后，參照附圖7A及7B，在第二絕緣隔離層溝槽中形成第二有源區(qū)層。形成第二絕緣隔離層溝槽42B之后，去除掩模圖形40，并濕法清潔暴露出的襯底10的表面以避免雜質(zhì)影響稍后的外延生長(zhǎng)。掩模圖形40為光刻膠時(shí)，可采用丙酮和芳香族的有機(jī)溶劑或者硫酸和雙氧水的無機(jī)溶劑來去除光刻膠掩模圖形40，也可以采用氧等離子體干法刻蝕去除。掩模圖形40為氮化硅時(shí)，可以采用熱磷酸去除。對(duì)于襯底10，可以采用濕法清潔，清潔劑可包括氨水、雙氧水、去離子水、稀鹽酸、稀硫酸、稀氫氟酸、稀硝酸、膽堿、卡若斯酸、臭氧化水等等及其組合。隨后，再通過高溫烘烤去除表面水汽以及C雜質(zhì)后，在第二絕緣隔離層溝槽42B中沉積第二有源區(qū)層50B，其材質(zhì)不同于襯底10，載流子尤其是電子載流子的遷移率高于襯底10，用于制作NMOS。在本發(fā)明的實(shí)施例中第二有源區(qū)層50B的材料為III-V族化合物或II-VI族化合物，依照表I可以選擇GaAs、InAs> InSb以及SiGe等等，優(yōu)選為InSb。沉積可采用原子層沉積(ALD)、減壓化學(xué)氣相沉積(RPCVD)、超高真空化學(xué)氣相沉積·(UHVCVD)、分子束外延(MBE)等等。沉積優(yōu)選為低溫沉積，溫度范圍為250°C至600°C。可以在原料氣中摻雜HCl等氣體以提高外延的選擇性，也即使得有源區(qū)層僅在第二絕緣隔離溝槽42B內(nèi)沉積而不在絕緣隔離層30上沉積。外延沉積形成第二有源區(qū)層50B之后，采用化學(xué)機(jī)械研磨(CMP)和/或濕法清潔來去除多余的有源區(qū)層材料以控制第二有源區(qū)層50B的形態(tài)，也即去除高于絕緣隔離層30的那一部分。此外，由于第二有源區(qū)層50B的材質(zhì)晶格常數(shù)可能大于襯底10的Si材質(zhì)的晶格常數(shù)，可以在沉積第二有源區(qū)層50B之前在第二絕緣隔離層溝槽42B中先沉積過渡層或緩沖層(圖中未示出)，其材質(zhì)的晶格常數(shù)介于兩者之間，例如為GaAs或GaN。最后，參照附圖8A及SB，在有源區(qū)內(nèi)形成器件結(jié)構(gòu)。本發(fā)明實(shí)施例以CMOS為例，可以在第一有源區(qū)層50A和第二有源區(qū)層50B上先依次沉積形成柵極絕緣層61、柵極材料層62、例如為氮化硅的蓋層(未示出)；然后光刻/刻蝕形成柵極堆疊結(jié)構(gòu)，以柵極堆疊結(jié)構(gòu)頂端的蓋層為掩模進(jìn)行第一次離子注入，在有源區(qū)50內(nèi)形成低摻雜的源漏區(qū)，摻雜類型視PM0S/NM0S類型而不同；接著在柵極兩側(cè)沉積、刻蝕形成柵極隔離側(cè)墻63 ;以柵極隔離側(cè)墻63為掩模進(jìn)行第二次離子注入，在有源區(qū)50內(nèi)形成重?fù)诫s的源漏區(qū)，最終形成源漏區(qū)64為具有輕摻雜源漏結(jié)構(gòu)(LDD)的重?fù)诫s區(qū)，源漏區(qū)64之間為器件的溝道區(qū)；在源漏區(qū)64上形成源漏接觸65。形成CMOS器件結(jié)構(gòu)的工藝先后順序?yàn)楸绢I(lǐng)域公知，可以先形成PMOS的第一器件結(jié)構(gòu)，也可以先形成NMOS的第二器件結(jié)構(gòu)。其中，柵極絕緣層61、柵極材料層62的材料可依據(jù)PM0S/NM0S不同而相應(yīng)做出調(diào)整，以便得到所需要的功函數(shù)從而控制閾值電壓。最終形成的器件結(jié)構(gòu)如圖8A所示，在襯底10上具有絕緣隔離層30，絕緣隔離層30中具有第一有源區(qū)層50A和第二有源區(qū)層50B，其中第一有源區(qū)層50A和/或第二有源區(qū)層50B的載流子遷移率高于襯底10的載流子遷移率，在有源區(qū)層50中以及在其上形成有半導(dǎo)體器件結(jié)構(gòu)，包括有源區(qū)層50中具有器件的源漏區(qū)64，有源區(qū)層50上具有柵極絕緣層61、柵極材料層62、柵極隔離側(cè)墻63，源漏區(qū)64上具有源漏接觸65。其中，柵極絕緣層61材質(zhì)優(yōu)選為高介電常數(shù)材料(高K材料，例如介電常數(shù)k大于3. 9)，例如SiN、A1N、AlHfN 等氮化物，例如 A1203、Ta2O5, TiO2, ZnO、ZrO2, HfO2, CeO2, Y2O3 等金屬氧化物，又例如PZT (PbZrxTihO3) ,BST (BaxSr1^xTiO3)等鈣鈦礦相氧化物，也可以以上所有這些材料的組合，例如層疊或混合。值得注意的是，柵極絕緣層61與有源區(qū)的Ge之間不含襯底10和/或有源區(qū)層50的氧化物，也即不含氧化硅和/或氧化鍺，即零界面層(Zero Interface)用來提升高k材料的性能。柵極材料層62的材質(zhì)例如是多晶硅，也可以是Al、Au、W、Ta、Ti等金屬和/或這些金屬的氮化物，還可以多晶硅、金屬、金屬氮化物的組合，例如層疊或混雜。其中可對(duì)多晶娃摻雜或者選擇合適功函數(shù)的金屬材料，以控制器件的閾值電壓。源漏接觸65的材質(zhì)可以是Al、Au、W、Ta、Ti等金屬和/或金屬氮化物，還可以是NiSi、WSi等金屬娃化物以進(jìn)一步降低接觸電阻、源漏串聯(lián)電阻。雖然本發(fā)明實(shí)施例中所舉的半導(dǎo)體器件結(jié)構(gòu)為硅襯底上以鍺膜作為有源區(qū)、溝道區(qū)的M0SFET，但是本發(fā)明也可以適用于以其他材料為有源區(qū)或襯底的雙極晶體管、MESFET、HEMT、二極管等等其他半導(dǎo)體器件，只要其器件結(jié)構(gòu)以及制造方法中包含本發(fā)明的載流子遷移率高于襯底的有源區(qū)以及環(huán)繞有源區(qū)的絕緣隔離層。此外，雖然本發(fā)明實(shí)施例僅舉出了 PMOS有源區(qū)用Ge材料，但是對(duì)于例如NMOS等其他器件，也可以采取III-V族化合物作為有源區(qū)，例如GaAs、GaN等等。此外，雖然本發(fā)明實(shí)施例是先制作PMOS溝道區(qū)后制作NMOS 溝道區(qū)，但是也可與之相反地先NMOS后PM0S，或者也可以沉積某一種材料之后進(jìn)行不同離子注入以形成不同的晶格常數(shù)和/或載流子遷移率。此外，雖然本發(fā)明舉例中先各自形成PMOS、NMOS溝道區(qū)之后再制作相應(yīng)的器件結(jié)構(gòu)，但是也可以先形成PMOS溝道區(qū)以及源漏區(qū)、柵極之后，再形成NMOS溝道區(qū)以及相應(yīng)的源漏區(qū)、柵極。依照本發(fā)明的半導(dǎo)體器件及其制造方法，使用了不同于襯底材料的有源區(qū)，提高了溝道區(qū)載流子遷移率，從而大幅提高了器件的響應(yīng)速度，增強(qiáng)了器件的性能。此外，不同于已有的STI制造工序，本發(fā)明先形成STI后填充形成有源區(qū)，避免了 STI中出現(xiàn)孔洞的問題，提高了器件的可靠性。盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對(duì)工藝流程做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底、形成在襯底上的絕緣隔離層、形成在所述絕緣隔離層中的第一有源區(qū)層和第二有源區(qū)層，其特征在于，所述第一有源區(qū)層和/或第二有源區(qū)層的載流子遷移率高于所述襯底的載流子遷移率。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一有源區(qū)層的空穴遷移率高于所述襯底的空穴遷移率，所述第二有源區(qū)層的電子遷移率高于所述襯底的電子遷移率。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述襯底為硅，所述第一有源區(qū)層為鍺，所述第二有源區(qū)層為InSb。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第二有源區(qū)層與所述襯底之間還具有緩沖層，所述緩沖層材質(zhì)為GaAs或GaN。
5.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一和第二有源區(qū)層上形成有柵極絕緣層和柵極材料層構(gòu)成的柵極堆疊，所述柵極堆疊兩側(cè)的有源區(qū)層內(nèi)形成有源漏區(qū)，所述源漏區(qū)上形成有源漏接觸。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述柵極材料層為多晶硅、金屬、金屬氮化物及其組合。
7.如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述柵極絕緣層為高k材料，且所述柵極絕緣層不含所述襯底和/或所述有源區(qū)層的氧化物。
8.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述襯底和所述絕緣隔離層之間還具有襯墊層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述襯底層為氮化硅或氧化硅。
10.一種半導(dǎo)體器件的制造方法，包括 在襯底上形成絕緣隔離層； 在所述絕緣隔離層中形成第一絕緣隔離層溝槽； 在所述第一絕緣隔離層溝槽中形成第一有源區(qū)層； 在所述絕緣隔離層中形成第二絕緣隔離層溝槽； 在所述第二絕緣隔離層溝槽中形成第二有源區(qū)層； 在所述第一和第二有源區(qū)層中和其上形成半導(dǎo)體器件結(jié)構(gòu)； 其特征在于，所述第一和/或第二有源區(qū)層的載流子遷移率高于所述襯底的載流子遷移率。
11.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其中，所述第一有源區(qū)層的空穴遷移率高于所述襯底的空穴遷移率，所述第二有源區(qū)層的電子遷移率高于所述襯底的電子遷移率。
12.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其中，所述襯底為硅，所述第一有源區(qū)層為鍺，所述第二有源區(qū)層為InSb。
13.如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其中，形成第二絕緣隔離層溝槽之后在其中形成緩沖層，所述緩沖層材質(zhì)為GaAs或GaN。
14.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其中，在形成絕緣隔離層之后還包括在襯底上形成襯墊層，所述襯底層為氮化硅或氧化硅。
15.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其中，通過HDP、LPCVD或SACVD方法在所述襯底上沉積氧化硅以形成所述絕緣隔離層。
16.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其中，在所述絕緣隔離層上形成掩模圖形，以該掩模圖形為掩模蝕刻所述絕緣隔離層以形成所述第一和/或第二絕緣隔離層溝槽，直至露出襯底。
17.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其中，過蝕刻所述絕緣隔離層直至蝕刻襯底的上表面。
18.如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其中，通過ALD、RPCVD,UHVCVD或MBE方法在所述絕緣隔離層溝槽中外延沉積第一有源區(qū)層或第二有源區(qū)層。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件，包括襯底、形成在襯底上的絕緣隔離層、形成在所述絕緣隔離層中的第一有源區(qū)層和第二有源區(qū)層，其特征在于，所述第一有源區(qū)層和/或第二有源區(qū)層的載流子遷移率高于所述襯底的載流子遷移率。依照本發(fā)明的半導(dǎo)體器件及其制造方法，使用了不同于襯底材料的有源區(qū)，提高了溝道區(qū)載流子遷移率，從而大幅提高了器件的響應(yīng)速度，增強(qiáng)了器件的性能。此外，不同于已有的STI制造工序，本發(fā)明先形成STI后填充形成有源區(qū)，避免了STI中出現(xiàn)孔洞的問題，提高了器件的可靠性。
文檔編號(hào)H01L29/06GK102842595SQ201110165239
公開日2012年12月26日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2011年6月20日
發(fā)明者王桂磊, 李春龍, 趙超, 李俊峰 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所