專利名稱：可堆棧式功率mosfet、功率mosfet堆棧及其制備工藝的制作方法
技術領域：
本發(fā)明主要涉及半導體器件結構領域。更確切地說，本發(fā)明是涉及制備功率半導體器件(例如功率金屬氧化物半導體場效應管(MOSFET)和絕緣柵雙極晶體管(IGBT))的可堆棧式芯片的器件結構和制備方法。
背景技術：
正如市場所需求的那樣，當今電子產(chǎn)品的主流趨勢就是，帶有極其豐富功能的產(chǎn)品的微型化。電力電子領域也具有同樣的趨勢。因此，在功率半導體器件領域中，仍然需要在滿足降低器件的內部電阻以及高效的熱耗散等功能要求的同時，做到產(chǎn)品微型化。由于功率半導體器件的多個薄芯片具有在保持很小的封裝引線的同時，減小體型器件電阻的優(yōu)勢，因此半導體行業(yè)急需制備和堆棧功率半導體器件的多個薄芯片。以下簡要概述了一些制備和堆棧多芯片的原有技術。圖1摘自SimWon KANG等人發(fā)明的題為《芯片堆棧封裝》美國專利公開號為20090108469的專利中的圖2，該專利在下文中稱為US 20090108469。如圖所示， US20090108469的芯片堆棧封裝500包括一個布線的襯底10、多個芯片100以及多個粘合層108，其中芯片100通過粘合層108相互堆棧并粘合在一起，利用一個晶圓級或芯片級工藝，作為布線襯底10上的中間媒介。利用直通通孔電極102，芯片100相互電耦合，直通通孔電極102穿過芯片100形成，并且直通通孔電極102電耦合到布線襯底10上。芯片100 形成在一個硅晶圓上，直通通孔電極102穿過硅晶圓形成。每個外部輸入/輸出(I/O)端 110的形狀都與焊錫球類似，它們都形成在布線襯底10的底面上。每個粘合層108都是一個粘合帶。圖2摘自Yuui Shimizu發(fā)明的題為《能夠區(qū)分多個堆棧在同一封裝中的存儲器芯片的半導體存儲器》美國專利申請公開號為20090135638的專利中的圖1，該專利在下文中稱為US 20090135638。更確切地說，圖2表示依據(jù)US20090135638的第一實施例，一種多芯片封裝結構存儲器件(半導體存儲器件)100結構的透視圖。將一個電阻值變化的存儲器元件用作存儲器單元，把四個電阻值變化的存儲器芯片(以下稱為存儲器芯片)111A 至111D，堆棧在同一封裝中。本實施例的存儲器件100含有四個存儲器芯片IllA至111D， 它們連續(xù)堆棧在一個封裝襯底101中。這四個存儲器芯片IllA至IllD都具有相同的結構 (規(guī)格)，通過堆棧，使它們作為一個整體，垂直地相互重疊起來。存儲器芯片IllA至IllD 中的每一個芯片都帶有多個(在本實施例中為九個)墊121至129，以及一個芯片地址標識電路150。墊121至1 中的墊121和122用作第一和第二存儲器的位置探測墊Pl (Vtest) 和P2 (Vss)，以便分別識別芯片的地址。其他墊123至1 分別用作輸入/輸出(I/O)、控制、電源(Vdd)和基態(tài)(Vss)墊。利用一個直通通孔(垂直通孔技術)103，將每個存儲器芯片IllA至IllD的墊121至1 相互連接起來。例如，示例中所示的墊121。直通通孔 103連接在存儲器芯片IllA的墊121和存儲器芯片IllB的墊121之間，存儲器芯片IllB 的墊121和存儲器芯片IllC的墊121之間，以及存儲器芯片IllC的墊121和存儲器芯片IllD的墊121之間。通過最低的直通通孔103，存儲器芯片IllA的墊121連接到封裝襯底 101上。下文還將詳述，每個存儲器芯片IllA至IllD的墊121至1 都具有一個直通硅通孔結構(TSV)。根據(jù)這種直通硅通孔結構(TSV)，墊121至1 在每個芯片的正面和背面上都有一個電極。第一和第二存儲器位置探測墊121 (Pl)和122 (P》短接起來。依據(jù)本實施例，通過一個位于封裝襯底101的表面上最低的直通通孔103之間的封裝框導線分布圖 131，將第一和第二存儲器位置探測墊121(P1)和122 (P》連接起來。更確切地說，利用八個直通通孔103以及一個導線分布圖131，將存儲器芯片IllA至IllD的第一和第二存儲器位置探測墊121 (Pl)和122 (P》傳導起來。因此，從外部測試器(圖中沒有表示出)開始，在最高的存儲器芯片IllD的第一和第二存儲器位置探測墊121(P1)上，加載測試電壓 Vtest0存儲器芯片IllD的第二存儲器位置探測墊122 (P》連接到基態(tài)(Vss)。通過這種方式，電流從存儲器芯片IllD的第一存儲器位置探測墊121 (Pl)，流至第二存儲器位置探測墊122 (P2)。盡管本文沒有說明，但是在除了最高的存儲器芯片IllD的墊121至129以外的周圍區(qū)域，封裝襯底101上的存儲器芯片IllA至IllD都是利用樹脂等密封器進行密封的。除了上述內容，以下原有技術也是關于直接芯片堆棧的美國專利US5818107，US6002177，US7217995,US7446420, US7494909, US7507637, US7595559, US7598617.美國專利申請公開US20080157357，US20090032928, US20090209063, US20090261457, US20090001543, US20090065950, US20090160051, US20090020855.雖然上述原有技術是關于僅僅具有頂部電極的橫向器件，但是并沒有表示出在頂部和底部都有電極的垂直半導體晶片(尤其是功率半導體器件)是如何堆棧的。鑒于上述原有技術，本發(fā)明提出了一種可堆棧式功率MOSFET結構，用于直接堆棧功率MOSFET器件 (這些器件在頂部和底部都具有電極)，以便在有限的封裝引腳和尺寸中，獲得較高的使用性能。圖3A和圖;3B分別摘自Khalil Hosseini等人發(fā)明的題為《利用帶有表面可安裝的外部接頭的引線技術進行功率半導體零部件堆棧及其制備方法》美國專利申請公開號為 20080150105的專利中的圖3和圖4，該專利在下文中稱為US20080150105。更確切地說，圖 3A表示一個并聯(lián)的MOSFET功率半導體零部件堆棧30的兩個MOSFET功率半導體零部件2 和3的示意、帶開口的、透視圖，該并聯(lián)的MOSFET功率半導體零部件堆棧30如圖所示。 此時，在并聯(lián)的MOSFET功率半導體零部件堆棧的中間平面14中，兩個源極電極S —個接一個地安裝在一起，兩個柵極外部接頭G也同樣地相互校準在一起。對于并聯(lián)電路而言，中間平面14中的這兩個源極和兩個柵極外部接頭相互校準，并且通過一個焊錫層，相互電連接。從而形成如圖3B所示的MOSFET功率半導體零部件堆棧30。圖;3B表示一種并聯(lián)的MOSFET功率半導體零部件堆棧30的示意透視圖，該并聯(lián)的 MOSFET功率半導體零部件堆棧30在其頂部具有一個漏極外部接頭D、一個源極外部接頭S 以及一個柵極外部接頭G。在這種情況下，柵極外部接頭G和源極外部接頭S，通過中間平面14，向下循環(huán)到MOSFET功率半導體零部件堆棧30的下面5，同時在MOSFET功率半導體零部件堆棧30的頂部13上的漏極外部接頭D，利用導電帶32，以便將漏極外部接頭D從 MOSFET功率半導體零部件堆棧30的頂部13，引導至MOSFET功率半導體零部件堆棧30的下面5的能級上。如果除了如圖3所示的中間平面14上的源極外部接頭S和柵極外部接頭G之外，還提供相應的漏極外部接頭的話，那么在串聯(lián)電路中，就可以省去導電帶32。但是US20080150105僅說明了在封裝式零部件能級上堆棧MOSFET的方法。而且， 并沒有說明如何輕松堆棧兩個以上的MOSFET零部件。圖4表示帶有多個交叉指型源極本體區(qū)23a_23i以及帶溝槽的柵極區(qū)Ma_24j的傳統(tǒng)MOSFET 10，帶溝槽的柵極區(qū)Ma-Mj位于帶有底部漏極金屬層22的半導體襯底21頂部。在本例中，半導體襯底21可以由一個位于重摻雜的襯底層21a上方的外延層21b。多個源極本體區(qū)23a-23i相互接觸，并聯(lián)到帶圖案的源極本體金屬層25c上。與之類似，盡管為了避免產(chǎn)生不必要的混淆，本文沒有詳述連接的具體細節(jié)，但是帶溝槽的柵極區(qū)Ma-Mj 是相互接觸的，并聯(lián)到頂部鈍化物四下方的帶圖案的柵極金屬層2 上。要注意的是，頂部源極金屬25c和底部漏極金屬22位于半導體器件的對邊，這使得堆棧這種器件非常困難， 尤其是在使用了直通通孔時。

發(fā)明內容
本發(fā)明提出了一種可堆棧式垂直功率MOSFET器件。這種可堆棧式垂直功率 MOSFET具有超薄的厚度，并且包括一個形成在它上面的帶有底部漏極金屬層的半導體襯底。作為示例，半導體襯底本身可以含有一個上部輕摻雜的漂流層以及一個下部重摻雜的接觸層，以便接觸漏極金屬層。多個形成在半導體襯底上方的交叉指型的帶有溝槽的柵極區(qū)和源極本體區(qū)。一個帶圖案的柵極金屬層和一個帶圖案的源極本體金屬層，它們分別接觸帶溝槽的柵極區(qū)和源極本體區(qū)。下列項目中的至少一個a. 一個導電直通襯底漏極通孔(TSDV)，穿過半導體襯底，并與漏極金屬層接觸。 該導電直通襯底漏極通孔具有一個頂部漏極接觸墊和一個底部漏極接觸墊，分別在頂面和底面電接觸到導電直通襯底漏極通孔上。相應地，每個位于導電直通襯底漏極通孔附近的源極本體區(qū)，都帶有一個距離導電直通襯底漏極通孔足夠遠的源極本體切斷剖面，以承載它們之間的漏極源極電壓。b. 一個導電直通襯底柵極通孔(TSGV)，穿過半導體襯底，并與柵極金屬層接觸。 該導電直通襯底柵極通孔具有一個頂部柵極接觸墊和一個底部柵極接觸墊，分別在頂面和底面電接觸到導電直通襯底柵極通孔上。c. 一個導電直通襯底源極通孔(TSSV)，穿過半導體襯底，并與源極本體金屬層接觸。該導電直通襯底源極通孔具有一個頂部源極接觸墊和一個底部源極接觸墊，分別在頂面和底面電接觸到導電直通襯底源極通孔上。一旦多個可堆棧式垂直功率MOSFET器件一個壓一個地向上堆棧并粘合起來，所形成的可堆棧式垂直功率MOSFET堆棧就會起堆棧式MOSFET器件的并聯(lián)導電連接的作用， 從而降低了導通電阻Rds、增大了載流能力、減少了封裝引腳并縮小了封裝高度。此外，可堆棧式垂直功率MOSFET堆棧也可以與各種封裝零部件一同封裝，以便將堆棧與其外部的作業(yè)環(huán)境互聯(lián)起來。
在一個較詳細的實施例中，導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔在它們各自的可堆棧式垂直功率MOSFET單元的主器件平面內，都設置在恰當?shù)奈恢?，因此，一旦將它們堆棧起來可堆棧式垂直功率MOSFET單元的頂部漏極接觸墊和底部漏極接觸墊就會分別與它們相鄰的可堆棧式垂直功率MOSFET單元的底部漏極接觸墊和頂部漏極接觸墊對齊?？啥褩Ｊ酱怪惫β蔒OSFET單元的頂部柵極接觸墊和底部柵極接觸墊就會分別與它們相鄰的可堆棧式垂直功率MOSFET單元的底部柵極接觸墊和頂部柵極接觸墊對齊。可堆棧式垂直功率MOSFET單元的頂部源極接觸墊和底部源極接觸墊就會分別與它們相鄰的可堆棧式垂直功率MOSFET單元的底部源極接觸墊和頂部源極接觸墊對齊。在一個較典型的實施例中，可堆棧式垂直功率MOSFET器件厚度約為5微米至100 微米。在一個較典型的實施例中，每個導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔都用銅或一種金屬填充，并且都有一個通孔絕緣層包圍著，從而使它與半導體襯底絕緣。該通孔絕緣層可以由一種半導體氧化物、氮化物或一種聚合物材料制成。還可選擇，每個導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔都以銅或一種金屬制成的空心殼體的形式制備。本發(fā)明還提出了一種封裝的多單元可堆棧式垂直功率MOSFET堆棧的制備方法， 該封裝的多單元可堆棧式垂直功率MOSFET堆棧具有多個可堆棧式垂直功率MOSFET單元一個壓一個地向上粘合，并且相互并聯(lián)。該方法包括制備多個可堆棧式垂直功率MOSFET單元?？啥褩Ｊ酱怪惫β蔒OSFET單元一個壓一個地向上堆棧并粘合，以構成帶有由導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔實現(xiàn)的并聯(lián)連接的多單元可堆棧式垂直功率MOSFET堆棧。將該堆棧與其外部作業(yè)環(huán)境互聯(lián)。在一個較典型的實施例中，其中每個可堆棧式垂直功率MOSFET單元都具有超薄的厚度，以便減小多單元可堆棧式垂直功率MOSFET堆棧的相應的厚度以及導通電阻Rds， 制備每個可堆棧式垂直功率MOSFET單元包括一個原始厚度的襯底晶圓上，制備可堆棧式垂直功率MOSFET單元的頂部，在襯底晶圓上方連接一個臨時的晶圓承載器件。將襯底晶圓的底部減薄至所需的超薄厚度，平行制備以下項目a.導電直通襯底漏極通孔加上其底部漏極接觸墊、導電直通襯底柵極通孔加上其底部柵極接觸墊、導電直通襯底源極通孔加上其底部源極接觸墊。除去臨時的晶圓承載器件。在上述內容中，制備可堆棧式垂直功率MOSFET的頂部部分包括，在需要導電直通襯底漏極通孔的位置處將源極本體金屬層分段，并在上面制備頂部漏極接觸墊。而且，制備導電直通襯底漏極通孔加上其底部漏極接觸墊包括制備底部漏極金屬層，并在需要導電直通襯底漏極通孔的位置處打開它。一起制備導電直通襯底漏極通孔及其底部漏極接觸墊，使導電直通襯底漏極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部漏極接觸墊以及底部漏極接觸墊接觸。
在一個較詳細的實施例中，并行制備導電直通襯底漏極通孔加上其底部漏極接觸墊、導電直通襯底柵極通孔加上其底部柵極接觸墊、導電直通襯底源極通孔加上其底部源極接觸墊包括制備底部漏極金屬層，并在需要導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔的不同位置處打開它。同時制備以下項目a. 一起制備導電直通襯底漏極通孔及其底部漏極接觸墊，使導電直通襯底漏極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部漏極接觸墊以及底部漏極接觸墊接觸。b. 一起制備導電直通襯底柵極通孔及其底部柵極接觸墊，使導電直通襯底柵極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部柵極接觸墊以及底部柵極接觸墊接觸。c. 一起制備導電直通襯底源極通孔及其底部源極接觸墊，使導電直通襯底源極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部源極接觸墊以及底部源極接觸墊接觸。在一個較詳細的實施例中，一起制備導電直通襯底漏極通孔加上其底部漏極接觸墊包括在漏極金屬層上沉積漏極金屬鈍化物，并形成圖案，同時包圍著需要導電直通襯底漏極通孔的位置。帶開口的漏極金屬層和帶圖案的漏極金屬鈍化物作為掩膜，穿過半導體襯底定向刻蝕，以制成一個直通襯底隧道，觸及分段的源極本體金屬層，但受到分段的源極本體金屬層的限制。在直通襯底隧道內部，制備導電直通襯底漏極通孔，以及在漏極金屬層和漏極金屬鈍化物上制備底部漏極接觸墊。這還需要a.在半導體襯底的底部上方和直通襯底隧道的裸露表面，沉積一個通孔絕緣層。b.定向刻蝕掉通孔絕緣層的所有的水平導向層，以便裸露出分段的源極本體金屬層和漏極金屬層。c.用導電通孔材料，過填充直通襯底隧道和帶圖案的漏極金屬鈍化物。d.將導電通孔材料的底部形成圖案，以制成底部漏極接觸墊。在上述內容中，制備可堆棧式垂直功率MOSFET頂部部分包括，在柵極金屬層上方制備頂部柵極接觸墊。而且，制備導電直通襯底柵極通孔加上其底部柵極接觸墊包括制備底部漏極金屬層，并在需要導電直通襯底柵極通孔的位置處打開它。一起制備導電直通襯底柵極通孔及其底部柵極接觸墊，使導電直通襯底柵極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部柵極接觸墊以及底部柵極接觸墊接觸。在一個較詳細的實施例中，一起制備導電直通襯底柵極通孔加上其底部柵極接觸墊包括在漏極金屬層上沉積漏極金屬鈍化物，并形成圖案，同時包圍著需要導電直通襯底柵極通孔的位置。以帶開口的漏極金屬層和帶圖案的漏極金屬鈍化物作為掩膜，穿過半導體襯底定向刻蝕，以制成一個直通襯底隧道，觸及柵極金屬層，但受到柵極金屬層的限制。在直通襯底隧道內部制備導電直通襯底柵極通孔，以及在漏極金屬層和漏極金屬鈍化物上制備底部柵極接觸墊，。這還需要
a.在半導體襯底的底部上方和直通襯底隧道的裸露表面，沉積一個通孔絕緣層。b.直接刻蝕掉通孔絕緣層的所有的水平導向層，以便裸露出柵極金屬層。c.用導電通孔材料，過填充直通襯底隧道和帶圖案的漏極金屬鈍化物。d.將導電通孔材料的底部形成圖案，以制成底部柵極接觸墊。在上述內容中，制備可堆棧式垂直功率MOSFET頂部部分包括，在需要導電直通襯底源極通孔的位置處的源極本體金屬層上方，制備頂部源極接觸墊。而且，制備導電直通襯底源極通孔加上其底部源極接觸墊包括制備底部漏極金屬層，并在需要導電直通襯底源極通孔的位置處打開它。一起制備導電直通襯底源極通孔及其底部源極接觸墊，使導電直通襯底源極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部源極接觸墊以及底部源極接觸墊接觸。在一個較詳細的實施例中，一起制備導電直通襯底源極通孔加上其底部源極接觸墊包括在漏極金屬層上沉積漏極金屬鈍化物，并形成圖案，同時包圍著需要導電直通襯底源極通孔的位置。以帶開口的漏極金屬層和帶圖案的漏極金屬鈍化物作為掩膜，穿過半導體襯底定向刻蝕，以制成一個直通襯底隧道，觸及源極本體金屬層，但受到源極本體金屬層的限制。在直通襯底隧道內部，以及在漏極金屬層和漏極金屬鈍化物上的底部源極接觸墊中，制備導電直通襯底源極通孔。這還需要a.在半導體襯底的底部上方和直通襯底隧道的裸露表面，沉積一個通孔絕緣層。b.直接刻蝕掉通孔絕緣層的所有的水平導向層，以便裸露出源極本體金屬層。c.用導電通孔材料，過填充直通襯底隧道和帶圖案的漏極金屬鈍化物。d.將導電通孔材料的底部形成圖案，以制成底部源極接觸墊。對于底部可堆棧式可堆棧式垂直功率MOSFET單元的特殊情況，減薄襯底晶圓的底部并制備導電直通襯底漏極通孔加上其底部漏極接觸墊包括在需要導電直通襯底漏極通孔的位置處，打開源極本體金屬層。一起制備部分直通襯底漏極通孔(PTSDV及其頂部漏極接觸墊，使得a.部分導電直通襯底漏極通孔與半導體襯底絕緣。b.部分導電直通襯底漏極通孔的一部分進入襯底晶圓中，但部分導電直通襯底漏極通孔的底部將縮短至稍后襯底晶圓的減薄處。將襯底晶圓的底部減薄至所需的超薄厚度，同時裸露出縮短的部分導電直通襯底漏極通孔底部，從而制成導電直通襯底漏極通孔。在襯底晶圓上方制備底部漏極金屬層。對于本領域的技術人員，閱讀本說明的以下內容后，本發(fā)明的這些方面及其多個實施例將顯而易見。


為了更加完整地說明本發(fā)明的各種實施例，可參照附圖。但是，這些附圖僅用作解釋說明，并不作為本發(fā)明范圍的局限。圖1摘自原有技術US 20090108469。
圖2摘自原有技術US20090135638。圖3A和圖;3B摘自原有技術US20080150105。圖4表示一種傳統(tǒng)的多溝槽功率M0SFET。圖5表示本發(fā)明所述的帶有導電直通襯底源極通孔、導電直通襯底柵極通孔以及導電直通襯底漏極通孔的第一實施例可堆棧式垂直功率M0SFET。圖6A表示本發(fā)明所述的帶有導電直通襯底源極通孔以及導電直通襯底柵極通孔的第二實施例可堆棧式垂直功率M0SFET。圖6B表示本發(fā)明所述的帶有導電直通襯底漏極通孔的第三實施例可堆棧式垂直功率 MOSFET。圖6C表示除了直通襯底通孔的內部結構的變化之外，其他都與圖6A的第二實施例類似的本發(fā)明所述的第四實施例可堆棧式垂直功率M0SFET。圖6D表示本發(fā)明的第五實施例，即兩個可堆棧式垂直功率MOSFET單元的堆棧。圖7A表示對應圖6D所示的兩重可堆棧式垂直功率MOSFET堆棧的等效電路圖。圖7B表示對應由本發(fā)明所述的四個可堆棧式垂直功率MOSFET單元制成的四重可堆棧式垂直功率MOSFET堆棧的等效電路圖。圖8表示本發(fā)明的第六實施例，即三個可堆棧式垂直功率MOSFET單元的堆棧。圖9A至圖9F表示本發(fā)明所述的廣義三重可堆棧式垂直功率MOSFET堆棧的獨立可堆棧式垂直功率MOSFET單元的頂部和底部示意圖，該結構帶有大量分別并聯(lián)的直通襯底源極通孔和直通襯底漏極通孔。圖IOA表示本發(fā)明所述的四重可堆棧式垂直功率MOSFET堆棧的部分源極接觸墊、 柵極接觸墊、漏極接觸墊、直通襯底源極通孔、直通襯底柵極通孔以及直通漏極通孔的三維透視圖。圖IOB表示本發(fā)明所述的四重可堆棧式垂直功率MOSFET堆棧的部分源極接觸墊、 柵極接觸墊、直通襯底源極通孔以及直通襯底柵極通孔的三維透視圖。圖IOC表示本發(fā)明所述的四重可堆棧式垂直功率MOSFET堆棧的部分漏極接觸墊以及直通漏極通孔的三維透視圖。圖IOD表示同引線框和連接板一起封裝的四重可堆棧式垂直功率MOSFET堆棧的剖面圖。圖IlA至圖IlM表示制備圖8所示的三重可堆棧式垂直功率MOSFET堆棧的中間的可堆棧式垂直功率MOSFET單元的詳細工藝流程。圖12A至圖12G表示制備圖8所示的三重可堆棧式垂直功率MOSFET堆棧的底部的可堆棧式垂直功率MOSFET單元的詳細工藝流程。
具體實施例方式本文所含的上述及以下說明和附圖僅用于說明本發(fā)明的一個或多個現(xiàn)有的較佳實施例，以及一些典型的可選件和/或可選實施例。說明及附圖用于解釋說明，就其本身而言，并不局限本發(fā)明。因此，本領域的技術人員將輕松掌握各種改動、變化和修正。這些改動、變化和修正也應認為屬于本發(fā)明的范圍。圖5表示本發(fā)明所述的可堆棧式功率溝槽M0SFET20的第一實施例。除了與傳統(tǒng)的功率溝槽MOSFET 10(與圖4和圖5相比較)的那些零部件相同之外，本發(fā)明所述的可堆棧式垂直功率MOSFET 20的顯著特點是，具有導電直通襯底源極通孔(TSSV) 26、導電直通襯底柵極通孔(TSGV) 27以及導電直通襯底漏極通孔(TSDV)觀。傳統(tǒng)的功率溝槽MOSFET 10 的典型厚度約為200微米，與之相反，本發(fā)明所述的可堆棧式垂直功率MOSFET 20具有超薄的厚度TSVP，例如，其范圍約為5微米至100微米。更確切地說，與傳統(tǒng)的功率溝槽MOSFET 10相同的零部件包括以下內容a.半導體襯底21，底部漏極金屬層22形成在上面。作為一個更加詳細的示例，半導體襯底21可以由一個上部輕摻雜的漂流層21b和一個下部重摻雜的接觸層21a制成，以便接觸底部漏極金屬層22并支撐半導體器件。b.多個相互間隔的溝槽柵極區(qū)Ma_24g和柵極滑道Mj，以及形成在半導體襯底 21上方的源極本體區(qū)23a-23g。C. 一個帶圖案的柵極金屬層^h，接觸溝槽柵極區(qū)Ma_24g和柵極滑道Mj，以及帶圖案的源極本體金屬層25a、25c，接觸源極本體區(qū)23a_23g。源極本體金屬層2 和25c 在第三維度上相互連接。然而，與本發(fā)明所述的可堆棧式垂直功率MOSFET 20不同的零部件包括以下內容a.穿過半導體襯底21并與底部漏極金屬層22相接觸的導電直通襯底漏極通孔 (TSDV08。該導電直通襯底漏極通孔觀具有一個頂部漏極接觸墊以及一個底部漏極接觸墊^b，分別用于將頂面和底面電接觸到導電直通襯底漏極通孔觀上。要注意的是，頂面電接觸到導電直通襯底漏極通孔觀上，是通過一個分段的源極本體金屬35，分段的源極本體金屬35與帶圖案的源極本體金屬層2 和25c分開。為了清楚說明導電直通襯底漏極通孔觀，位于導電直通襯底漏極通孔觀附近的源極本體區(qū)23b和23c都帶有源極本體切斷結構36，這些結構距離導電直通襯底漏極通孔觀足夠遠，以便當本發(fā)明所述的可堆棧式垂直功率MOSFET 20工作時，承載它們之間的漏源電壓。b.穿過半導體襯底21并與帶圖案的柵極金屬層2 相接觸的導電直通襯底柵極通孔(TSGV) 27。該導電直通襯底柵極通孔27具有一個頂部柵極接觸墊27a以及一個底部柵極接觸墊27b，分別用于將頂面和底面電接觸到導電直通襯底柵極通孔27上。c.穿過半導體襯底21并與帶圖案的源極本體金屬層25c相接觸的導電直通襯底源極通孔(TSSV)沈。該導電直通襯底源極通孔沈具有一個頂部源極接觸墊以及一個底部源極接觸墊26b，分別用于將頂面和底面電接觸到導電直通襯底源極通孔沈上。d.每個頂部漏極接觸墊、頂部柵極接觸墊27a、頂部源極接觸墊26a的周圍，都通過頂部鈍化物四，與下面的器件結構分開。而且，除了在底部漏極接觸墊28b和底部漏極金屬層22之間直接接觸之外，每個底部柵極接觸墊27b、底部源極接觸墊26b都通過漏極金屬鈍化物30，與底部漏極金屬層22分開。作為一個較典型的實施例，每個導電直通襯底漏極通孔觀、導電直通襯底柵極通孔27和導電直通襯底源極通孔沈都用鎢或銅、或一般金屬填充。導電直通襯底漏極通孔 28具有一個漏極通孔絕緣層33包圍著它，使它與半導體襯底21絕緣。與之類似，導電直通襯底柵極通孔27具有一個柵極通孔絕緣層32包圍著它，使它與半導體襯底21絕緣，導電直通襯底源極通孔沈具有一個源極通孔絕緣層31包圍著它，使它與半導體襯底21絕緣。通孔絕緣層33、32、31可以由半導體氧化物、氮化物或聚合材料制成。圖6A表示本發(fā)明所述的帶有導電直通襯底源極通孔沈和導電直通襯底柵極通孔 27的第二實施例可堆棧式垂直功率MOSFET 2302。該導電直通襯底源極通孔沈具有一個頂部源極接觸墊26a以及一個底部源極接觸墊，分別用于將頂面和底面電接觸到導電直通襯底源極通孔沈上。該導電直通襯底柵極通孔27具有一個頂部柵極接觸墊27a以及一個底部柵極接觸墊27b，分別用于將頂面和底面電接觸到導電直通襯底柵極通孔27上。 為了將底面僅僅電接觸到底部漏極金屬層22上，該可堆棧式垂直功率MOSFET 2302具有一個不帶有導電直通襯底漏極通孔的底部漏極接觸墊28b。在堆棧式器件中，可堆棧式垂直功率MOSFET 2302可以位于堆棧的頂部。圖6B表示本發(fā)明所述的僅僅帶有與底部漏極金屬層22直接接觸的導電直通襯底漏極通孔觀，不帶有底部漏極接觸墊的第三實施例可堆棧式垂直功率MOSFET 1301。該導電直通襯底漏極通孔觀具有一個頂部漏極接觸墊^a，用于將頂面電接觸到導電直通襯底漏極通孔觀上。為了將頂面電接觸到帶圖案的源極本體金屬層25c上，該可堆棧式垂直功率MOSFET 1301具有一個不帶有導電直通襯底源極通孔的頂部源極接觸墊沈^為了將頂面僅僅電接觸到帶圖案的柵極金屬層2 上，該可堆棧式垂直功率MOSFET 1301具有一個不帶有導電直通襯底柵極通孔的頂部柵極接觸墊27a。在堆棧式器件中，可堆棧式垂直功率 MOSFET 1301可以位于堆棧的底部。圖6C表示本發(fā)明所述的可堆棧式垂直功率MOSFET 230 的第四實施例，其中直通襯底通孔的內部結構發(fā)生了變化，不再是實心導電內核，取而代之的是導電直通襯底柵極通孔27具有一個空殼導電內核40加上柵極通孔絕緣層32，導電直通襯底源極通孔沈具有一個空殼導電內核38加上源極通孔絕緣層31，除此之外都與圖6A所示的可堆棧式垂直功率MOSFET 2302的第二實施例相類似。空殼導電內核40與空殼導電內核38可以由鎢、 銅或其他金屬制成。因此，空殼導電內核40是一個導電層，穿過柵極通孔絕緣層32，遍布在導電直通襯底柵極通孔27的側壁上。雖然空殼導電內核所具有的電阻高于同種材料制成的實心導電內核的電阻，但是只要空殼導電內核電阻仍遠低于可堆棧式垂直功率MOSFET 2302a的器件內部電阻，就仍然可以維持較低的直通襯底電阻。在這種情況下，空殼導電內核的優(yōu)勢在于，減少材料消耗，降低內在的材料應力，在某些情況下，比其他實心導電內核更加易于制備。圖6D表示兩重可堆棧式垂直功率MOSFET堆棧300的第五實施例，這兩個堆棧是圖6B所示的兩個可堆棧式垂直功率MOSFET單元可堆棧式垂直功率MOSFET 1301以及圖6A 所示的可堆棧式垂直功率MOSFET 2302。此時，導電直通襯底漏極通孔觀、導電直通襯底柵極通孔27以及導電直通襯底源極通孔沈在它們各自可堆棧式垂直功率MOSFET單元的主器件平面(XY平面)內適當?shù)卦O置，從而在它們的堆棧上a.可堆棧式垂直功率MOSFET 1301的頂部漏極接觸墊^a與可堆棧式垂直功率 MOSFET 2302的底部漏極接觸墊28b排成直線。b.可堆棧式垂直功率MOSFET 1301的頂部源極接觸墊^a與可堆棧式垂直功率 MOSFET 2302的底部源極接觸墊2 排成直線。c.可堆棧式垂直功率MOSFET 1301的頂部柵極接觸墊27a與可堆棧式垂直功率 MOSFET 2302的底部柵極接觸墊27b排成直線。
圖7A表示兩個并聯(lián)MOSFET等效電路圖352，對應圖6D所示的兩重可堆棧式垂直功率MOSFET堆棧300。要注意的是，盡管這兩個可堆棧式垂直功率MOSFET單元FET 1和 FET 2(圖6D中的可堆棧式垂直功率M0SFET1301和可堆棧式垂直功率MOSFET 2302)是并聯(lián)的，但是所有物理互聯(lián)的元件都表現(xiàn)出在FET 1和FET 2之間的寄生互聯(lián)電阻的有限量。 例如，寄生漏極互聯(lián)電阻Rdv來自于可堆棧式垂直功率MOSFET 1301的導電直通襯底漏極通孔觀。又例如，寄生柵極互聯(lián)電阻Rgv來自于可堆棧式垂直功率MOSFET 2302的導電直通襯底柵極通孔27。再例如，寄生源極互聯(lián)電阻Rsv來自于可堆棧式垂直功率MOSFET 2302 的導電直通襯底源極通孔26。圖7B表示四個并聯(lián)MOSFET等效電路圖354，對應由本發(fā)明所述的四個可堆棧式垂直功率MOSFET單元(FET UFET 2,FET 3,FET 4)制成的四重可堆棧式垂直功率MOSFET堆棧。由于獨立的可堆棧式垂直功率MOSFET的各個直通襯底通孔的寄生互聯(lián)電阻都對總電阻有貢獻，因此相應的互聯(lián)電阻就會隨堆?？啥褩Ｊ酱怪惫β蔒OSFET 單元數(shù)量的增加而增大。因此，本發(fā)明提出的另一個重要思想是，制備多重并聯(lián)的直通襯底通孔，以降低互聯(lián)電阻，這在下文將作詳細介紹。另外，也可以通過用金屬等高導電率材料制備直通通孔， 來降低通孔電阻(例如Rsv)。在這些電路中，當路由信號從柵極墊到柵極溝槽電極傳輸時， 所有的MOSFET中都有內部柵極電阻Rg。圖8表示三重可堆棧式垂直功率MOSFET堆棧400的第六實施例，即三個可堆棧式垂直功率MOSFET單元可堆棧式垂直功率MOSFET 1401、可堆棧式垂直功率MOSFET M02以及可堆棧式垂直功率MOSFET 3403的堆棧?？啥褩Ｊ酱怪惫β蔒OSFET 1401對應圖6B所示的可堆棧式垂直功率MOSFET 301，可堆棧式垂直功率MOSFET 3402對應圖5所示的可堆棧式垂直功率MOSFET 20，可堆棧式垂直功率MOSFET 3403對應圖6A所示的可堆棧式垂直功率MOSFET 302。此時，導電直通襯底漏極通孔觀、導電直通襯底柵極通孔27以及導電直通襯底源極通孔26在它們各自可堆棧式垂直功率MOSFET單元的主器件平面(XY平面)內適當?shù)卦O置，從而在它們的堆棧上a.可堆棧式垂直功率MOSFET 1401的頂部漏極接觸墊^a與可堆棧式垂直功率 MOSFET 2402的底部漏極接觸墊28b排成直線；可堆棧式垂直功率MOSFET 2402的頂部漏極接觸墊28a與可堆棧式垂直功率MOSFET 3403的底部漏極接觸墊28b排成直線。b.可堆棧式垂直功率MOSFET 1401的頂部源極接觸墊^a與可堆棧式垂直功率 MOSFET 2402的底部源極接觸墊26b排成直線；可堆棧式垂直功率MOSFET 2402的頂部源極接觸墊26a與可堆棧式垂直功率MOSFET 3403的底部源極接觸墊26b排成直線。c.可堆棧式垂直功率MOSFET 1401的頂部柵極接觸墊27a與可堆棧式垂直功率 MOSFET 2402的底部柵極接觸墊27b排成直線；可堆棧式垂直功率MOSFET 2402的頂部柵極接觸墊27a與可堆棧式垂直功率MOSFET 3403的底部柵極接觸墊27b排成直線。然而，可堆棧式垂直功率MOSFET 3403的導電直通襯底源極通孔(導電直通襯底源極通孔)46的頂部源極接觸墊，用于外部源極接觸到三重可堆棧式垂直功率MOSFET 堆棧400上。同樣地，可堆棧式垂直功率M0SFET3403的導電直通襯底柵極通孔(導電直通襯底柵極通孔)47的頂部源極接觸墊27a，用于外部源極接觸到三重可堆棧式垂直功率 MOSFET 堆棧 400 上。至此，本領域的技術人員應明確，只要各種頂部和底部接觸墊06aJ6b、27a、27b、28a,28b)用于可堆棧式垂直功率MOSFET堆棧的作用相同，例如突起和多個球形接頭，那么就可以其他形式實現(xiàn)它們。這些接觸墊可以由銅、金屬和/或用于銅銅直接接合或焊錫焊錫接合的焊錫材料制成。然而，對于底部可堆棧式垂直功率MOSFET 1401而言，在導電直通襯底漏極通孔(導電直通襯底漏極通孔)48底部的底部漏極金屬層22，已經(jīng)用作外部接頭。如上所述，本發(fā)明的一個重要方面在于，制備多個并聯(lián)的直通襯底通孔，以降低總互聯(lián)電阻，如圖9A至圖9F所示，類似于圖8所示的堆棧400的一種一般的三重可堆棧式垂直功率MOSFET堆棧。圖9A和圖9B分別表示其頂部可堆棧式垂直功率MOSFET單元的頂面和底面示意圖。圖9C和圖9D分別表示其中部可堆棧式垂直功率MOSFET單元的頂面和底面示意圖。圖9E和圖9F分別表示其底部可堆棧式垂直功率MOSFET單元的頂面和底面示意圖。因此，圖9A表示頂部柵極接觸墊27a和頂部源極接觸墊^a。圖9B、圖9C、圖9D和圖9E表示在平行于XY平面的頂部和底部視圖中，一個導電直通襯底柵極通孔27、23個導電直通襯底漏極通孔觀以及M個導電直通襯底源極通孔26相互間隔的陣列，圖9F表示底部可堆棧式垂直功率MOSFET單元的底部漏極金屬層22。這23個導電直通襯底漏極通孔 28通過每個可堆棧式垂直功率MOSFET單元的底部漏極金屬層22并聯(lián)，同時，這M個導電直通襯底源極通孔沈通過每個可堆棧式垂直功率MOSFET單元的頂部源極接觸墊^a以及頂部源極金屬(圖中沒有表示出)并聯(lián)。雖然，這種并聯(lián)體系也可適用于直通襯底柵極通孔，但是在本例中卻并沒有采用，這是由于MOSFET器件的柵極電流明顯遠低于漏極和源極電極的電流，因此一個單獨的柵極通孔就已足夠了。源極和漏極通孔相互間隔，使得直通襯底連接無需將源極短接至漏極，就可以降低橫向導通電阻。實際上，將多個本發(fā)明所述的具有一個挨一個地相互間隔的直通通孔的超薄可堆棧式垂直功率MOSFET器件堆棧并接合起來，所形成的可堆棧式垂直功率MOSFET堆棧作為堆棧式可堆棧式垂直功率MOSFET器件的并聯(lián)連接，可相應地減少導通電阻Rds，降低電流承載能力，減少封裝引腳，并且封裝高度與以前相同。源極和漏極直通通孔在整個晶片上相互間隔，使得直通襯底連接無需將源極短接至漏極，就能降低橫向導通電阻。圖IOA至圖IOC表示對于由可堆棧式垂直功率MOSFET 1601、可堆棧式垂直功率 MOSFET 2602、可堆棧式垂直功率MOSFET 3603以及可堆棧式垂直功率MOSFET 4604(每個都帶有各自的頂部源極接觸墊26a和底部漏極接觸墊^b)制成的一種一般的四重可堆棧式垂直功率MOSFET堆棧600，利用多個并聯(lián)的直通襯底通孔另一示例的三維透視圖，以便降低總互聯(lián)電阻以及傳導電阻。柵極連接是通過四個頂部柵極接觸墊27a制成的，頂部柵極接觸墊27a連接有一個單獨的導電直通襯底柵極通孔(TSGV)47。為了表示清晰，圖IOA 僅僅表示四重可堆棧式垂直功率MOSFET堆棧600的部分源極接觸墊、柵極接觸墊、漏極接觸墊、直通襯底源極通孔、直通襯底柵極通孔以及直通襯底漏極通孔。因此，并聯(lián)的導電直通襯底漏極通孔是48，并聯(lián)的導電直通襯底源極通孔是46。同樣地，為了表示清晰，圖IOB 僅僅表示四重可堆棧式垂直功率MOSFET堆棧600的部分源極接觸墊、柵極接觸墊、直通襯底源極通孔、直通襯底柵極通孔。同樣地，為了表示清晰，圖IOC僅僅表示四重可堆棧式垂直功率MOSFET堆棧600的部分漏極接觸墊和直通襯底通孔。要注意的是，導電直通襯底源極通孔46可以無需接觸，就能穿過漏極接觸墊^b，同樣地，導電直通襯底漏極通孔48也可以無需接觸，就能穿過源極接觸墊^a。因此，可以形成相互間隔的源極和漏極通孔，以便分別并聯(lián)堆棧式MOSFET的源極和漏極，并且無需將源極短接至漏極，就能降低傳導電阻。
圖IOD表示封裝的多單元功率MOSFET堆棧500的剖面圖，其中封裝圖IOA所示的四重可堆棧式垂直功率MOSFET堆棧600，用作帶有引線框502和接合板506 (如美國申請 11/906，136所述)的外部運行環(huán)境。然而，四重可堆棧式垂直功率MOSFET堆棧600可以通過引線框502上方的晶片接合材料504(例如焊錫或導電環(huán)氧樹脂)接合起來，引線框502 可以用印刷電路板(PCB)或普通的多層電路層壓板等其他類型的電路襯底代替。同樣地， 接合板506可以用接合線等其他封裝元件代替。另外地，盡管在此沒有詳述，封裝的多單元功率MOSFET堆棧500也可以用成型混料密封。如上所述，傳統(tǒng)的MOSFET 10的典型厚度約為200微米，與之相反，本發(fā)明所述的每個可堆棧式垂直功率MOSFET單元(可堆棧式垂直功率MOSFET 1601、可堆棧式垂直功率MOSFET 2602、可堆棧式垂直功率MOSFET 3603、可堆棧式垂直功率MOSFET 4604)的超薄厚度Tsvp約為5微米至100微米。因此，封裝的多單元功率MOSFET堆棧500的優(yōu)點在于，與之前相同封裝高度下的小封裝引腳，極其低的Rdson。 另一優(yōu)勢在于，多個并聯(lián)的導電直通襯底漏極通孔48和導電直通襯底源極通孔46用于將橫向電流(平行于XY平面)局限在每個MOSFET的源極金屬和漏極金屬內。這將降低相關的傳導電阻。圖IlA至圖IlM表示制備圖8所示的三重可堆棧式垂直功率MOSFET堆棧400的中間可堆棧式垂直功率MOSFET單元可堆棧式垂直功率M0SFET2402(也可參見圖5所示的可堆棧式垂直功率MOSFET單元20)的詳細工藝流程。由該工藝可知，從圖IlA至圖IlE表示在一個原始厚度的襯底晶圓上，制備可堆棧式垂直功率MOSFET 2402的頂部，無需以下內容導電直通襯底漏極通孔加上其底部漏極接觸墊、導電直通襯底柵極通孔加上其底部柵極接觸墊、導電直通襯底源極通孔加上其底部源極接觸墊。然后，圖1IF至圖1IM表示將襯底晶圓的底部減薄至所需的超薄厚度，并制備以下內容導電直通襯底漏極通孔加上其底部漏極接觸墊、導電直通襯底柵極通孔加上其底部柵極接觸墊、導電直通襯底源極通孔加上其底部源極接觸墊。在圖IlA中，被鈍化層34覆蓋的多個相互間隔的源極本體區(qū)23a_23g以及帶溝槽的柵極區(qū)Ma-Mh，都制備在半導體襯底21上方，半導體襯底21的原始厚度為T·。作為一個典型示例，半導體襯底21具有一個下部重摻雜的接觸層21a以及一個上部輕摻雜的漂流層21b。例如，鈍化層34的材料為含有硼酸的硅玻璃(BPSG)。要注意的是，源極本體區(qū) 23b,23c都帶有源極本體切斷結構36，以便清除稍后在它們之間形成的導電直通襯底漏極通孔。源極本體區(qū)23f、23g不帶有柵極溝槽或在中間的源極區(qū)，以便為稍后形成的導電直通襯底源極通孔留有空隙。在圖IlB中，將鈍化層34形成柵極鈍化物分段的圖案，對應源極本體區(qū)23a_23g 以及帶溝槽的柵極區(qū)Ma-Mh，然后進行源極本體接觸刻蝕以及本體接觸植入。在圖IlC中，沉積頂部金屬，然后形成圖案，以制備帶圖案的柵極金屬層、帶圖案的源極本體金屬層25a以及帶圖案的源極本體金屬層25c，并帶有之間的分段頂部漏極金屬35，位于稍后的導電直通襯底漏極通孔的位置處。對于本領域的技術人員而言，源極本體金屬層2 和25c在第三維度上相互連接。在圖IlD中，沉積頂部鈍化層，并形成圖案，以制備帶圖案的頂部鈍化元件^a、^bJ9cJ9d，鄰近帶圖案的源極本體金屬層25c、分段的源極本體金屬35以及帶圖案的柵極金屬層26h。頂部鈍化元件可以用氧化物、氮化物或兩者的組合制成。在圖IlE中，頂部漏極接觸墊^a、頂部源極接觸墊^a以及頂部柵極接觸墊27a 都同時形成在上方，使頂部漏極接觸墊28a接觸分段的頂部漏極金屬35，頂部源極接觸墊 26a接觸帶圖案的源極本體金屬層25c，并且頂部柵極接觸墊27a接觸帶圖案的柵極金屬層 26h0這可以通過以下方式完成，例如濺射種子層，在種子層上方電鍍銅，然后對鍍銅形成圖案。還可選擇，使用無電、無掩膜的鎳金電鍍工藝。此后，可以利用可選的化學機械拋光 (CMP)和/或退火工藝，使頂面平坦光滑，以消除內部材料應力。在圖IlF中，還可選擇在制備中的器件上方連接一個臨時的支撐器件(圖中沒有表示出)，并將半導體襯底21從原始厚度Traffi減薄至所需的超薄厚度TSVP，例如5微米至100 微米。在制備中的半導體器件上連接一個臨時的支撐器件，有利于向下減薄其背面，這在本領域中是眾所周知的。作為示例，也可以在制備中的器件頂部，連接一個玻璃板或硅晶圓。在圖IlG中，在制備中的器件上沉積一個底部漏極金屬層22，然后形成在之間帶有開口的漏極金屬元件22a-22d的圖案，以容納稍后形成的各種導電直通襯底漏極通孔、 導電直通襯底源極通孔和導電直通襯底柵極通孔。作為一個典型示例，沉積底部漏極金屬層22，可以通過背部刻蝕，以及用界面鈦或鋁進行背面金屬沉積。在圖IlH中，在制備中的器件上沉積一個底部漏極金屬鈍化物30 (例如一種氧化物)，然后形成漏極金屬鈍化物元件30a-30d的圖案。在圖IlI中，通過直接刻蝕穿過半導體襯底21，制成直通襯底隧道128、126、127， 帶圖案的漏極金屬元件22和漏極金屬鈍化元件30作為硬掩膜。要注意，直通襯底隧道128 觸及分段頂部漏極金屬35和鈍化層34，但是受分段頂部漏極金屬35和鈍化層34的限制。 與之類似，直通襯底隧道1 觸及帶圖案的源極本體金屬層25c和鈍化層34，但是受帶圖案的源極本體金屬層25c和鈍化層34的限制。與之類似，直通襯底隧道127觸及帶圖案的柵極金屬層2 和鈍化層34，但是受帶圖案的柵極金屬層2 和鈍化層34的限制。在圖IlJ中，在制備中的器件上方，沉積底部通孔絕緣層130(例如氧化物或聚合材料)，也就是說，在半導體襯底21的底部和漏極金屬22以及鈍化物30的上方，以及直通襯底隧道128、126、127裸露的表面上方。在圖IlK中，直接刻蝕掉(例如通過直接等離子刻蝕工藝)通孔絕緣層130所有的水平定向層部分，使分段的頂部漏極金屬35、帶圖案的源極本體金屬層25c、帶圖案的柵極金屬層26h以及漏極金屬元件22裸露出來，保留分別位于直通襯底隧道128、126、127的側壁上方的漏極通孔絕緣層33、源極通孔絕緣層31以及柵極通孔絕緣層32。在圖IlL中，用導電通孔材料132過填充直通襯底隧道128、126、127、漏極金屬鈍化物30以及漏極金屬22。作為一個示例工藝，首先在制備中的器件所有裸露的底面上方， 濺射一個種子層。然后，在種子層上方，電鍍厚金屬，直到電鍍的厚金屬填滿并形成導電通孔材料132為止。作為一種示例材料，厚金屬為銅，種子層是由鈦和銅制成。還可選擇，用 CMP平整化導電通孔材料132的底面，并對制備中的器件退火，以消除其內部應力。作為另一種選擇，可以用第一金屬化過程，填充通孔，然后用第二金屬化過程，在通孔上方，形成底部接觸墊。在圖IlM中，形成導電通孔材料132的底部圖案，以制成所需的底部漏極接觸墊28b、底部源極接觸墊26b和底部柵極接觸墊27b，它們分別是導電直通襯底漏極通孔觀、導電直通襯底源極通孔26和導電直通襯底柵極通孔27的一部分。然后，從制備中的器件上除去臨時的支撐器件，以制成厚度為Tsvp的最終的可堆棧式垂直功率MOSFET 2402。要注意的是，我們的目的是a.導電直通襯底漏極通孔觀與半導體襯底21和頂部源極接觸墊^a絕緣，同時， 與漏極金屬層22、頂部漏極接觸墊^a以及底部漏極接觸墊28b相接觸。b.導電直通襯底源極通孔沈與半導體襯底21和底部漏極金屬層22絕緣，同時， 與頂部源極接觸墊26a以及底部源極接觸墊26b相接觸。c.導電直通襯底柵極通孔27與半導體襯底21和底部漏極金屬層22絕緣，同時， 與頂部柵極接觸墊27a以及底部柵極接觸墊27b相接觸。圖12A至圖12G表示制備圖8所示的三重可堆棧式垂直功率MOSFET堆棧400的底部可堆棧式垂直功率MOSFET單元可堆棧式垂直功率M0SFET1401的詳細化簡工藝流程。 該工藝簡化為底部可堆棧式垂直功率MOSFET單元401，導電直通襯底源極通孔沈和導電直通襯底柵極通孔27都不需要該工藝。圖12A中除了不帶有分段的頂部漏極金屬35 (圖11C)，并且相互間隔的源極本體區(qū)和帶溝槽的柵極區(qū)數(shù)量有所增加之外，其他都與圖IlC類似。因此，對于本領域的技術人員而言，只要相應地調整掩膜設備，就可以用與圖IlC相同的工藝制備圖12A所示的制備中的器件。要注意的是，在帶圖案的源極本體金屬層2 和帶圖案的源極本體金屬層25c之間的源極本體金屬層中，要留有開口，以用于將來的導電直通襯底漏極通孔。圖12B至圖12E表示部分直通襯底漏極通孔(PTSDV) 138及其頂部漏極接觸墊28a 的制備。在圖12B中，沉積一個頂部鈍化層，并形成圖案，以制備帶圖案的頂部鈍化元件四，鄰近帶圖案的源極本體金屬層25a、帶圖案的源極本體金屬層25c以及帶圖案的柵極金屬層^h。頂部鈍化元件可以用氧化物、氮化物或兩者的組合制成。在圖12C中，通過直接部分刻蝕到半導體襯底21中，制備襯底中的溝槽134，頂部鈍化元件四、帶圖案的源極本體接觸25c以及帶圖案的柵極金屬層2 作為硬掩膜。在圖12D中，在制備中的器件(包括襯底中的溝槽134裸露的表面)上方，沉積通孔絕緣材料130(例如氧化物或聚合材料)，然后各向異性地回刻，以除去它的水平部分，同時保留襯底中的溝槽134側壁上的漏極通孔絕緣層33。在圖12E中，用導電通孔材料132，過填充襯底中的溝槽134和頂部鈍化物29，以制備部分直通襯底漏極通孔部分導電直通襯底漏極通孔138，直通襯底漏極通孔部分導電直通襯底漏極通孔138通過通孔絕緣層130，與半導體襯底21絕緣。然后，形成導電通孔材料132的頂部圖案，以制備所需的頂部漏極接觸墊、頂部源極接觸墊以及頂部柵極接觸墊27a，頂部漏極接觸墊28a作為部分導電直通襯底漏極通孔138的一部分。要注意的是，從圖12A至圖12E所示的全部工藝都是在原始厚度為T·的半導體襯底21上進行的。在圖12F中，通過背部減薄，將半導體襯底21的厚度減至所需的超薄厚度TSVP。由于，設計的部分導電直通襯底漏極通孔138要部分穿過半導體襯底21，從而使部分導電直通襯底漏極通孔的底部將觸及到稍后減薄的厚度為T的半導體襯底21上方，同時，底部減薄將變短后的部分導電直通襯底漏極通孔底部裸露出來，用于外部接觸。由于，底部晶片除了回刻和背部金屬化之外，不再需要其他處理(即，不需要再形成導電直通通孔)，因此，在這種情況下，其實不需要臨時支撐器件。但是，如果的確需要，仍可選用臨時支撐器件。在圖12G中，在減薄的半導體襯底21上方，形成一個底部漏極金屬層22。最終的可堆棧式垂直功率MOSFET 1401的厚度為TSVP，并且具有一個直通襯底漏極通孔觀。參照上述制備如圖8所示的三重可堆棧式垂直功率MOSFET堆棧400的中間可堆棧式垂直功率MOSFET M02和底部可堆棧式垂直功率MOSFET 1401的詳細工藝，本領域的技術人員應掌握，如何制備三重可堆棧式垂直功率MOSFET堆棧400的頂部可堆棧式垂直功率MOSFET 3403。盡管上述說明含有許多具體參數(shù)，但是這些參數(shù)僅僅用作對本發(fā)明現(xiàn)有的較佳實施例的解釋說明，而不應作為本發(fā)明范圍的局限。例如，除了 MOSFET之外，本發(fā)明也可用于一般的垂直功率半導體器件，在這些器件中，器件電流主要集中在其正面和背部襯底之間， 例如絕緣柵雙極晶體管(IGBT)。通過說明和附圖，給出了關于典型結構的各種典型實施例。對于本領域的技術人員應顯而易見，本發(fā)明可以用于各種其他特殊形式，上述各種實施例經(jīng)過輕松修改，就可以適合于其他具體應用。本專利文件旨在說明，本發(fā)明的范圍不應局限于上述說明中的典型實施例，而應由以下的權利要求書來界定。任何和所有來自于權利要求書中內容或同等范圍中的修正，都將被認為屬于本發(fā)明的保護范圍之內。
權利要求
1.一種可堆棧式垂直功率MOSFET (SVP-M0SFET)器件包括 一個形成在它上面的帶有底部漏極金屬層的半導體襯底； 多個形成在半導體襯底上方的交叉指型的柵極區(qū)和源極本體區(qū)；一個帶圖案的柵極金屬層和一個帶圖案的源極本體金屬層，它們分別接觸柵極區(qū)和源極本體區(qū)；以及下列頂目中的至少一個一個導電直通襯底漏極通孔(TSDV)，穿過半導體襯底，并與漏極金屬層接觸，但與半導體襯底絕緣，具有一個頂部漏極接觸結構和一個底部漏極接觸結構，分別在頂面和底面電接觸到導電直通襯底漏極通孔上；一個導電直通襯底柵極通孔(TSGV)，穿過半導體襯底，并與柵極金屬層接觸，但與半導體襯底絕緣，具有一個頂部柵極接觸結構和一個底部柵極接觸結構，分別在頂面和底面電接觸到導電直通襯底柵極通孔上；以及一個導電直通襯底源極通孔(TSSV)，穿過半導體襯底，并與源極本體金屬層接觸，但與半導體襯底絕緣，具有一個頂部源極接觸結構和一個底部源極接觸結構，分別在頂面和底面電接觸到導電直通襯底源極通孔上；當多個可堆棧式垂直功率MOSFET器件一個壓一個地向上堆棧起來，所形成的可堆棧式垂直功率MOSFET堆棧就會起并聯(lián)導電連接的作用，從而降低了導通電阻Rds、增大了載流能力并減少了封裝引腳。
2.如權利要求1所述的可堆棧式垂直功率M0SFET，其特征在于，可堆棧式垂直功率 MOSFET器件厚度約為5微米至100微米。
3.如權利要求1所述的可堆棧式垂直功率M0SFET，其特征在于，每個位于導電直通襯底漏極通孔附近的所述的源極本體區(qū)，都帶有一個源極本體切斷剖面，距離導電直通襯底漏極通孔足夠遠，以承載它們之間的漏極源極電壓。
4.如權利要求1所述的可堆棧式垂直功率M0SFET，其特征在于，每個所述的導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔還包括一個相應的通孔絕緣層包圍著它，從而使它與半導體襯底絕緣。
5.一種封裝多單元可堆棧式垂直功率MOSFET的堆棧包括多個可堆棧式功率MOSFET單元一個壓一個地向上粘合，每個可堆棧式功率MOSFET單元包括一個形成在它上面的帶有底部漏極金屬層的半導體襯底； 多個形成在半導體襯底上方的交叉指型的柵極區(qū)和源極本體區(qū)； 一個帶圖案的柵極金屬層和一個帶圖案的源極本體金屬層，它們分別接觸柵極區(qū)和源極本體區(qū)；以及下列項目中的至少一個一個導電直通襯底漏極通孔(TSDV)，穿過半導體襯底，并與漏極金屬層接觸，但與半導體襯底絕緣，具有一個頂部漏極接觸結構和一個底部漏極接觸結構，分別在頂面和底面電接觸到導電直通襯底漏極通孔上；一個導電直通襯底柵極通孔(TSGV)，穿過半導體襯底，并與柵極金屬層接觸，但與半導體襯底絕緣，具有一個頂部柵極接觸結構和一個底部柵極接觸結構，分別在頂面和底面電接觸到導電直通襯底柵極通孔導電直通襯底柵極通孔上；以及一個導電直通襯底源極通孔(TSSV)，穿過半導體襯底，并與源極本體金屬層接觸，但與半導體襯底絕緣，具有一個頂部源極接觸結構和一個底部源極接觸結構，分別在頂面和底面電接觸到導電直通襯底源極通孔上；使得該堆棧起到可堆棧式功率MOSFET器件的并聯(lián)導電連接的作用，從而降低了導通電阻Rds、增大了載流能力并減少了封裝引腳。
6.如權利要求5所述的封裝堆棧，其特征在于，在含有導電直通襯底源極通孔和/或導電直通襯底漏極通孔的一個可堆棧式功率MOSFET單元中，導電直通襯底源極通孔和/或導電直通襯底漏極通孔分布在整個MOSFET單元的有源區(qū)上。
7.如權利要求5所述的封裝堆棧，其特征在于，在含有多個導電直通襯底源極通孔和導電直通襯底漏極通孔的一個可堆棧式功率MOSFET單元中，導電直通襯底源極通孔和導電直通襯底漏極通孔相互間隔，相互電絕緣。
8.如權利要求5所述的封裝堆棧，其特征在于，導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔在它們各自的可堆棧式功率MOSFET單元的主器件平面內，都設置于恰當?shù)奈恢茫虼?，一旦將它們堆棧起來功率MOSFET單元的頂部漏極接觸結構和底部漏極接觸結構就會分別與它們相鄰的功率MOSFET單元的底部漏極接觸結構和頂部漏極接觸結構對齊；功率MOSFET單元的頂部柵極接觸結構和底部柵極接觸結構就會分別與它們相鄰的功率MOSFET單元的底部柵極接觸結構和頂部柵極接觸結構對齊；并且功率MOSFET單元的頂部源極接觸結構和底部源極接觸結構就會分別與它們相鄰的功率MOSFET單元的底部源極接觸結構和頂部源極接觸結構對齊。
9.如權利要求5所述的封裝堆棧，其特征在于，每個位于導電直通襯底漏極通孔附近的所述的源極本體區(qū)，都帶有一個源極本體切斷剖面，距離導電直通襯底漏極通孔足夠遠， 以承載它們之間的漏極源極電壓。
10.如權利要求5所述的封裝堆棧，其特征在于，每個所述的導電直通襯底漏極通孔、 導電直通襯底柵極通孔和導電直通襯底源極通孔還包括一個相應的通孔絕緣層包圍著它， 從而使它與半導體襯底絕緣。
11.如權利要求5所述的封裝堆棧，其特征在于，最底部的功率MOSFET單元僅含有導電直通襯底漏極通孔，最頂部的功率MOSFET單元僅含有導電直通襯底柵極通孔和導電直通襯底源極通孔，并且其中如果有中間的功率MOSFET單元，則中間功率MOSFET單元含有導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔。
12.一種封裝的多單元功率MOSFET堆棧的制備方法，該封裝的多單元功率MOSFET堆棧具有多個功率MOSFET單元一個壓一個地向上粘合，并且相互并聯(lián)，該方法包括制備多個可堆棧式功率MOSFET單元，每個可堆棧式功率MOSFET單元都具有 一個形成在它上面的帶有底部漏極金屬層的半導體襯底； 多個形成在半導體襯底上方的交叉指型的柵極區(qū)和源極本體區(qū)； 一個帶圖案的柵極金屬層和一個帶圖案的源極本體金屬層，它們分別接觸柵極區(qū)和源極本體區(qū)；并且直通襯底通孔含有下列頂目中的至少一個一個導電直通襯底漏極通孔(TSDV)，與漏極金屬層接觸，具有一個頂部漏極接觸結構和一個底部漏極接觸結構，分別在頂面和底面電接觸到導電直通襯底漏極通孔上；一個導電直通襯底柵極通孔(TSGV)，與柵極金屬層接觸，具有一個頂部柵極接觸結構和一個底部柵極接觸結構，分別在頂面和底面電接觸到導電直通襯底柵極通孔上；以及一個導電直通襯底源極通孔(TSSV)，與源極本體金屬層接觸，具有一個頂部源極接觸結構和一個底部源極接觸結構，分別在頂面和底面電接觸到導電直通襯底源極通孔上；將功率MOSFET單元一個壓一個地向上堆棧并粘合，以構成帶有由導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔實現(xiàn)的并聯(lián)連接的多單元功率 MOSFET堆棧；并且將該堆棧與其外部作業(yè)環(huán)境互聯(lián)。
13.如權利要求12所述的方法，其特征在于，在含有導電直通襯底漏極通孔和/或導電直通襯底源極通孔的一個功率MOSFET單元中，該方法還包括將導電直通襯底漏極通孔和/ 或導電直通襯底源極通孔分布在整個MOSFET單元的有源區(qū)上。
14.如權利要求12所述的方法，其特征在于，每個功率MOSFET單元都有一個超薄厚度， 以便減少多單元功率MOSFET堆棧相應的厚度和導通電阻Rds，因此，制備每個功率MOSFET 單元還包括制備功率MOSFET單元的頂部；將襯底晶圓的底部減薄至所需的超薄厚度，并制備導電直通襯底漏極通孔加上其底部漏極接觸結構、導電直通襯底柵極通孔加上其底部柵極接觸結構以及導電直通襯底源極通孔加上其底部源極接觸結構的至少其中之一。
15.如權利要求14所述的方法，其特征在于制備導電直通襯底漏極通孔加上其底部漏極接觸結構、導電直通襯底柵極通孔加上其底部柵極接觸結構以及導電直通襯底源極通孔加上其底部源極接觸結構的至少其中之 還包括將它們并行進行。
16.如權利要求15所述的方法，其特征在于，還包括制備一個底部漏極金屬層，并且如果需要，就在各個需要導電直通襯底漏極通孔、導電直通襯底柵極通孔和導電直通襯底源極通孔的位置處，打開底部漏極金屬層；以及如果需要，就同時制備在需要導電直通襯底漏極通孔的位置處，一起制備導電直通襯底漏極通孔及其底部漏極接觸結構，使導電直通襯底漏極通孔與半導體襯底絕緣，同時，與頂部漏極接觸結構、底部漏極接觸結構以及底部漏極金屬層電接觸；在需要導電直通襯底柵極通孔的位置處，一起制備導電直通襯底柵極通孔及其底部柵極接觸結構，使導電直通襯底柵極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部柵極接觸結構、底部柵極接觸結構以及柵極金屬層電接觸；并且在需要導電直通襯底源極通孔的位置處，一起制備導電直通襯底源極通孔及其底部源極接觸結構，使導電直通襯底源極通孔與半導體襯底以及漏極金屬層絕緣，同時，與頂部源極接觸結構、底部源極接觸結構以及源極本體金屬層電接觸。
17.如權利要求12所述的方法，其特征在于，為底部可堆棧式功率MOSFET單元，制備導電直通襯底漏極通孔加上其底部漏極接觸結構，還包括在需要導電直通襯底漏極通孔的位置處，打開源極本體金屬層； 在需要導電直通襯底漏極通孔的位置處，一起制備一個部分直通襯底漏極通孔(PTSDV)及其頂部漏極接觸結構，使部分直通襯底漏極通孔與半導體襯底絕緣；并且部分穿入半導體晶圓中；將襯底晶圓的底部減薄至所需厚度，同時將部分直通襯底漏極通孔的底部裸露出來， 以制成導電直通襯底漏極通孔；并且在襯底晶圓上形成一個底部漏極金屬層。
18.如權利要求12所述的方法，其特征在于，制備直通襯底通孔還包括 在半導體襯底上方，制備一個頂部金屬層；將頂部金屬層分段設置成源極本體金屬層、柵極金屬層以及在需要導電直通襯底漏極通孔的位置處，設置頂部漏極金屬層；制備一個底部漏極金屬層，并在需要直通襯底通孔的位置處，打開它；并且在需要直通襯底通孔的位置處，制備帶有底部接觸結構的直通襯底通孔，使直通襯底通孔與半導體襯底絕緣，同時與合適的頂部分段金屬層和底部接觸結構相接觸，其中，導電直通襯底源極通孔和導電直通襯底柵極通孔與底部漏極金屬絕緣。
19.如權利要求18所述的方法，其特征在于，制備直通襯底通孔還包括在底部漏極金屬層上，沉積一個漏極金屬鈍化物并形成圖案，同時包圍著需要直通襯底通孔處；以帶開口的底部漏極金屬層和帶圖案的漏極金屬鈍化物作為掩膜，對半導體襯底進行定向刻蝕，以形成一個直通襯底隧道，觸及分段的頂部金屬層，但受分段的頂部金屬層限制；并且在直通襯底隧道內，制備直通襯底通孔，并且在底部漏極金屬層和漏極金屬鈍化物上， 制備底部接觸結構。
20.如權利要求19所述的方法，其特征在于，制備直通襯底通孔還包括 在直通襯底隧道裸露的表面上方，制備一個通孔絕緣層；定向刻蝕掉通孔絕緣層的所有的水平導向層，以便裸露出在直通襯底隧道末端的分段的頂部金屬層；用導電通孔材料，過填充直通襯底隧道和帶圖案的漏極金屬鈍化物；并且形成導電通孔材料底部的圖案，以形成底部接觸結構。
21.如權利要求20所述的方法，其特征在于，用導電通孔材料過填充包括 在半導體襯底的背面，濺射一個種子層；在種子層上方電鍍厚金屬，直到厚金屬過填充直通襯底隧道以及帶圖案的漏極金屬鈍化物為止，從而構成一個底面金屬層。
全文摘要
本發(fā)明涉及一種可堆棧式功率MOSFET、功率MOSFET堆棧及其制備工藝。本發(fā)明提出了一種薄的可堆棧式功率MOSFET及其方法。該可堆棧式垂直功率MOSFET含有帶有底部漏極金屬層的半導體襯底。形成在半導體襯底上方的是，帶溝槽的柵極區(qū)和源極本體區(qū)。帶圖案的柵極金屬層和源極本體金屬層分別接觸帶溝槽的柵極區(qū)和源極本體區(qū)。提供直通襯底連接通孔(TSDV)、直通襯底柵極通孔(TSGV)、直通襯底源極通孔(TSSV)中的至少一個。穿過半導體襯底形成，并與漏極金屬層相接觸的導電直通襯底漏極通孔，具有頂部漏極接觸墊和底部漏極接觸墊，以便在上面制備頂部和底部接頭。與之類似，穿過半導體襯底形成，并與柵極金屬層相接觸的導電直通襯底柵極通孔，具有頂部柵極接觸墊和底部柵極接觸墊。同樣地，穿過半導體襯底形成，并與源極本體金屬層相接觸的導電直通襯底源極通孔，具有頂部源極接觸墊和底部源極接觸墊。
文檔編號H01L21/50GK102280478SQ20111010914
公開日2011年12月14日 申請日期2011年4月24日 優(yōu)先權日2010年4月30日
發(fā)明者馮濤 申請人:萬國半導體股份有限公司