專利名稱：芯片封裝體及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝體及其制作方法，特別是涉及一種具有遮光層的芯片封 裝體及其制作方法。
背景技術(shù)：
在已知的影像感測(cè)元件(image sensors)封裝體中，影響影像品質(zhì)的其中一個(gè)原 因就是光串音效應(yīng)(crosstalk)，串音效應(yīng)越嚴(yán)重，影像的失真也越嚴(yán)重。例如入射至非感 光區(qū)的光偏折進(jìn)入感光區(qū)，或是應(yīng)入射至鄰近影像感測(cè)元件封裝體的感光區(qū)的光因偏折進(jìn) 入感光區(qū)中都會(huì)造成光串音效應(yīng)(crosstalk)的問(wèn)題。另外，入射至感光區(qū)的光也可能會(huì) 反射出影像感測(cè)元件封裝體而造成漏光的問(wèn)題，進(jìn)而使影像感測(cè)元件封裝體的影像品質(zhì)惡 化。因此，亟需一種具有新穎結(jié)構(gòu)的芯片封裝體及其制造方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的實(shí)施例提供一種芯片封裝體，包括芯片，具有基板及導(dǎo)電墊結(jié) 構(gòu)，芯片具有上表面和下表面；上蓋層，覆蓋芯片的上表面；間隔層，介于上蓋層與芯片之 間；導(dǎo)電通道，電性連接導(dǎo)電墊結(jié)構(gòu)；以及遮光層，設(shè)置于上蓋層與間隔層之間，其中遮光 層與間隔層具有重疊部分。本發(fā)明的另一實(shí)施例提供一種芯片封裝體的制造方法，包括下列步驟提供上蓋 層及包括至少一芯片的晶片；于該上蓋層上形成遮光層圖案；通過(guò)間隔層粘結(jié)該上蓋層與 包括至少一芯片的晶片上表面，其中該間隔層覆蓋設(shè)置于該芯片上的至少一導(dǎo)電墊，其中 該遮光層圖案與該間隔層具有重疊部分；從該晶片的下表面形成導(dǎo)電通道以電性連接該導(dǎo) 電墊；以及實(shí)施切割步驟，以分離該晶片形成封裝后的各該芯片。


圖IA至圖IC顯示制作一種根據(jù)本發(fā)明實(shí)施例的光致抗蝕劑層的剖面示意圖。圖2A至圖2H顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝體的剖面示意圖。附圖標(biāo)記說(shuō)明200 上蓋層；204 間隔層圖案；100A 元件區(qū)；300 基板；302 半導(dǎo)體元件；303 層間介電層；306 芯片保護(hù)層；316 空穴；
202 遮光層圖案； 206 粘著材料； 100B 周邊接墊區(qū)； 300a 背面； 30 感光區(qū)； 304 導(dǎo)電墊結(jié)構(gòu)； 306h 開(kāi)口 ； SC 切割道；
300ha、300hb 開(kāi)口330a 導(dǎo)電層；340 保護(hù)層；d 重疊部分；500 芯片封裝體。
320 絕緣層； 330b 導(dǎo)電層； 350 導(dǎo)電凸塊 S 水平間距；
具體實(shí)施例方式以下以各實(shí)施例詳細(xì)說(shuō)明并伴隨著

的范例，做為本發(fā)明的參考依據(jù)。在 附圖或說(shuō)明書描述中，相似或相同的部分皆使用相同的圖號(hào)。且在附圖中，實(shí)施例的形狀或 是厚度可擴(kuò)大，并以簡(jiǎn)化或是方便標(biāo)示。再者，附圖中各元件的部分將以分別描述說(shuō)明之， 值得注意的是，圖中未繪示或描述的元件，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，另 外，特定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。本發(fā)明實(shí)施例的芯片封裝體是利用晶片級(jí)封裝(wafer level chip seal印ackage，WLCSP)工藝封裝各種包含有源元件或無(wú)源元件(active or passiveelements)、數(shù)字電路或類比電路(digital or analog circuits)等集成電路的電 子兀件(electronic components)，例如是有關(guān)于光電兀件(opto electronic devices) > 微機(jī)電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(microfluidic systems)、或利用熱、光線及壓力等物理量變化來(lái)測(cè)量的物理傳感器(Physical Sensor)。 特別是可選擇使用晶片級(jí)封裝(wafer scale package ；WSP)工藝對(duì)影像感測(cè)元件(image sensors)、發(fā)光二極管、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、加速 計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、表面聲波元 件(surface acoustic wave devices)、壓力傳感器(process sensors)或噴墨頭(ink printer heads)等半導(dǎo)體芯片進(jìn)行封裝。其中上述晶片級(jí)封裝工藝主要是指在晶片階段完成封裝步驟后，再予以切割成 獨(dú)立的封裝體，然而，在特定實(shí)施例中，例如將已分離的半導(dǎo)體芯片重新分布在承載晶片 上，再進(jìn)行封裝工藝，亦可稱之為晶片級(jí)封裝工藝。另外，上述晶片級(jí)封裝工藝亦適用于通 過(guò)堆疊(stack)方式安排具有集成電路的多片晶片，以形成多層集成電路(multi-layer integrated circuit devices)的芯片封裝體。圖IA至圖IC及圖2A至圖2H顯示制作一種根據(jù)本發(fā)明實(shí)施例的芯片封裝體500 的剖面示意圖。本發(fā)明實(shí)施例的芯片封裝體以影像感測(cè)元件(image sensors)為例，其于 芯片與其上的上蓋層之間設(shè)有一層遮光層，以改善已知技術(shù)中，入射至非感光區(qū)的光(例 如入射至間隔層的光)偏折進(jìn)入感光區(qū)，或是應(yīng)入射至鄰近影像感測(cè)元件的感光區(qū)的光因 偏折進(jìn)入感光區(qū)中而造成光串音效應(yīng)(crosstalk)的問(wèn)題。另外，上述遮光層也可避免入 射至感光區(qū)的光因反射出芯片封裝體而造成漏光的問(wèn)題，進(jìn)而提升影像品質(zhì)。請(qǐng)參閱圖IA至圖1C，首先提供上蓋層200。在本發(fā)明實(shí)施例中，上蓋層200可使 光通過(guò)，其材料可包括鏡片級(jí)玻璃或石英等透明材料(transparentmaterial)。然后，可利 用涂布(coating)及光刻蝕刻工藝，在上蓋層200上形成遮光層圖案202。在本發(fā)明實(shí)施例 中，遮光層圖案202可以選擇具有阻擋、吸收、或反射光線等性質(zhì)的材料，例如可包括黑光 致抗蝕劑(black resin)、底層抗反射涂料(BARC)或金屬材料如鉻(Cr)等。
之后，請(qǐng)參考圖1B，其顯示間隔層圖案204的形成方式。例如可利用沉積及光刻 工藝，在上蓋層200上形成間隔層圖案204。如圖IB所示，間隔層圖案204設(shè)置任兩個(gè)相 鄰的遮光層圖案202之間，其中遮光層圖案202與其下的間隔層圖案204具有重疊部分d， 此重疊部分d—方面可以固定遮光層圖案202，另一方面可以避免少許光線從間隔層圖案 204直接穿射過(guò)來(lái)。在本發(fā)明實(shí)施例中，間隔層圖案204可以選擇隔離材料(isolation) 以隔絕環(huán)境污染或避免水氣侵入。而例如在對(duì)晶片基底實(shí)施刻痕工藝以形成凹口時(shí)，間隔 層可以選擇緩沖材料以避免上蓋層破損。此外，當(dāng)芯片包含光電元件時(shí)，間隔層圖案204 可以形成圍堰結(jié)構(gòu)(Dam)以在供光線進(jìn)出的上蓋層與光電元件之間圍出空穴，使得光電 元件的光學(xué)特性因空穴中的空氣介質(zhì)而提升。在另一實(shí)施例中，間隔層圖案204的材料 可為感光型環(huán)氧樹(shù)脂、防焊層、或其他適合的絕緣物質(zhì)，例如無(wú)機(jī)材料的氧化硅層、氮化硅 層、氮氧化硅層、金屬氧化物或其組合；或有機(jī)高分子材料的聚酰亞胺樹(shù)脂(polyimide)、 苯環(huán)丁烯(butylcyclobutene :BCB，道氏化學(xué)公司)、聚對(duì)二甲苯(parylene)、萘聚合物 (polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酉旨(accrylates)等。然后，如圖IC所示，可利用印刷方式，在間隔層圖案204上形成粘著材料206。在 本發(fā)明實(shí)施例中，粘著材料206可包含高分子膜或者是一或多種粘著劑，例如一般型環(huán)氧 樹(shù)脂或聚氨基甲酸酯(polyurethane)。接著，提供晶片，其中有關(guān)晶片的制作實(shí)施例如圖2A至圖2B所示。請(qǐng)參閱圖2A， 首先提供半導(dǎo)體基板300，一般為半導(dǎo)體晶片(如硅晶片)或硅基板。其次，半導(dǎo)體基板300 定義有多個(gè)元件區(qū)100A，圍繞元件區(qū)100A為周邊接墊區(qū)100B。元件區(qū)100A及周邊接墊區(qū) 100B共同形成部分的管芯區(qū)。接續(xù)，如圖2B所示，在元件區(qū)100A制作半導(dǎo)體元件302，例如影像傳感器元件或是 微機(jī)電結(jié)構(gòu)，而覆蓋上述半導(dǎo)體基板300及半導(dǎo)體元件302為層間介電層303 (IMD)，一般 可選擇低介電系數(shù)(low k)的絕緣材料，例如多孔性氧化層。接著于周邊接墊區(qū)100B的層 間介電層303中制作多個(gè)導(dǎo)電墊結(jié)構(gòu)304。上述導(dǎo)電墊結(jié)構(gòu)優(yōu)選可以由銅(copper ；Cu)、鋁 (aluminum ；Al)或其它合適的金屬材料所制成。此外，半導(dǎo)體基板300可覆蓋有芯片保護(hù)層306 (passivation layer)，同時(shí)為將 芯片內(nèi)的元件電性連接至外部電路，可事先定義芯片保護(hù)層306以形成多個(gè)暴露出導(dǎo)電墊 結(jié)構(gòu)的開(kāi)口 306h。接著，如圖2C所示，提供上蓋層200以與半導(dǎo)體基板300接合，其中為方便說(shuō)明 起見(jiàn)，上述半導(dǎo)體基板300僅揭示導(dǎo)電墊結(jié)構(gòu)304。在實(shí)施例中，可通過(guò)設(shè)置于間隔層圖案 204上的粘著材料206，將上蓋層200與晶片300粘結(jié)，并形成間隔層圖案204，其中間隔層 圖案204介于晶片300與上蓋層200之間，以于晶片300與上蓋層200之間形成空穴316， 在此空穴中，元件區(qū)是由間隔層圖案204所圍繞。在本例中，晶片300可包括多個(gè)芯片，每 一個(gè)芯片彼此以切割道SC區(qū)隔。如圖2C所示，每一個(gè)芯片設(shè)有感光區(qū)30 以制作感光 元件302，其上可覆蓋著對(duì)應(yīng)的微陣列結(jié)構(gòu)(未顯示)。在本發(fā)明實(shí)施例中，上述感光元件 302可以是互補(bǔ)式金屬氧化物半導(dǎo)體元件(complementary metal-oxide-semiconductor ； CMOS)或電荷耦合元件(charge-coupled device ;CCD)，用以擷取影像或圖像。如圖2C所示，遮光層圖案202部分延伸至空穴316中。特別注意的是，感光區(qū)30 與遮光層圖案202之間具有間隙S，如此可避免遮光層圖案202阻擋到所需入射至感光區(qū)302a的光線。在本發(fā)明實(shí)施例中，感光區(qū)30 與遮光層圖案202之間的間隙S可介于2 μ m 至100 μ m之間。優(yōu)選者，感光區(qū)30 與遮光層圖案202之間的水平間距S可介于5 μ m至 40 μ m之間。請(qǐng)參閱圖2D，可以上蓋層200為承載基板，自半導(dǎo)體基板300的背面300a進(jìn)行蝕 刻，例如通過(guò)各向異性蝕刻工藝去除部分的半導(dǎo)體基板300，以于其中形成暴露出導(dǎo)電墊結(jié) 構(gòu)304的連通開(kāi)口 300ha及300hb。圖2E顯示半導(dǎo)體基板300的較大范圍的剖面圖，除了圖2D所示的部分管芯區(qū)外， 還包括相鄰的切割區(qū)域以及另一管芯區(qū)。如圖2E所示，在開(kāi)口 300ha及300hb內(nèi)選擇性形成露出導(dǎo)電墊結(jié)構(gòu)304的絕緣層 320，例如高分子，如聚酯亞胺(PI)薄膜，可先通過(guò)熱氧化法或等離子體化學(xué)氣相沉積法， 同時(shí)形成氧化硅層于開(kāi)口 300ha及3001Λ內(nèi)，其并可延伸至半導(dǎo)體基板300的背面300a，接 著，除去開(kāi)口 300ha及300hb的底部上的絕緣層(例如通過(guò)光刻工藝)以暴露出導(dǎo)電墊結(jié) 構(gòu)304。在此實(shí)施例中，開(kāi)口 300ha及300hb內(nèi)的絕緣層320同時(shí)形成。接著，如圖2F所示，在開(kāi)口 300ha及開(kāi)口 300hb中分別形成第一導(dǎo)電層330a及第 二導(dǎo)電層330b。在此實(shí)施例中，第一導(dǎo)電層330a及第二導(dǎo)電層330b為重布線路圖案，因此 其除了形成于開(kāi)口 300ha、300hb的側(cè)壁上，還進(jìn)一步延伸至半導(dǎo)體基板300的下表面300a 上。第一導(dǎo)電層330a及第二導(dǎo)電層330b的形成方式可包括物理氣相沉積、化學(xué)氣相 沉積、電鍍、或無(wú)電鍍等，其材料可為金屬材料，例如銅、鋁、金、或前述的組合。第一導(dǎo)電 層330a及第二導(dǎo)電層330b的材料還可包括導(dǎo)電氧化物，例如氧化銦錫(ΙΤ0)、氧化銦鋅 (IZO)、或前述的組合。在實(shí)施例中，于整個(gè)半導(dǎo)體基板300上順應(yīng)性形成導(dǎo)電層，接著將導(dǎo) 電層圖案化為例如圖2F所示的導(dǎo)電圖案分布，形成導(dǎo)電通道。雖然，在圖2E中的導(dǎo)電層順 應(yīng)性形成于開(kāi)口 300ha及3001Λ的側(cè)壁上，然在其他實(shí)施例中，導(dǎo)電層亦可大抵分別將開(kāi)口 300ha及3001Λ填滿。此外，在此實(shí)施例中，開(kāi)口 300ha及3001Λ內(nèi)的第一導(dǎo)電層330a及第 二導(dǎo)電層330b與半導(dǎo)體基板300之間是由同一絕緣層320所隔離。此外，上述實(shí)施例的導(dǎo) 電通道的結(jié)構(gòu)和位置僅為其中一實(shí)施例的說(shuō)明，并非特別限定，例如其也可形成于切割道 的位置上。接續(xù)，請(qǐng)參閱圖2G，其顯示保護(hù)層340的形成方式。在本發(fā)明實(shí)施例中，保護(hù)層340 例如為阻焊膜(solder mask)，可經(jīng)由涂布防焊材料的方式于半導(dǎo)體基板背面300a處形成 保護(hù)層340。然后，對(duì)保護(hù)層340進(jìn)行圖案化工藝，以形成暴露部分第一導(dǎo)電層330a及第 二導(dǎo)電層330b的多個(gè)終端接觸開(kāi)口。然后，在終端接觸開(kāi)口處形成焊球下金屬層(Under Bump Metallurgy，UBM)(未顯示)和導(dǎo)電凸塊350。舉例而言，由導(dǎo)電材料構(gòu)成的焊球下金 屬層(UBM)可以是金屬或金屬合金，例如鎳層、銀層、鋁層、銅層或其合金；或者是摻雜多晶 硅、單晶硅、或?qū)щ姴Ａ拥炔牧稀４送?，耐火金屬材料例如鈦、鉬、鉻、或是鈦鎢層，亦可單 獨(dú)或和其他金屬層結(jié)合。而在特定實(shí)施例中，鎳/金層可以局部或全面性的形成于金屬層 表面。其中導(dǎo)電凸塊350可通過(guò)第一導(dǎo)電層330a及第二導(dǎo)電層330b而電性連接至導(dǎo)電墊 結(jié)構(gòu)304。接著，沿著周邊接墊區(qū)的切割區(qū)SC將半導(dǎo)體基板300分割，即可形成多個(gè)分離的 芯片封裝體。如圖2H所示的切割形成的芯片封裝體500的剖面圖。如圖2H所示，在本發(fā)明實(shí)施例中，位于每一個(gè)芯片上方的間隔層圖案204與遮光層圖案202的重疊部分d的最小值可為5 μ m，最大值可為間隔層圖案20 寬度w的二分之一ο其中，本實(shí)施例的芯片封裝體500，包括芯片，具有基板300及導(dǎo)電墊結(jié)構(gòu)304 ；上 蓋層200，通過(guò)間隔層圖案204固定于基板300的上表面；導(dǎo)電通道330a、330b設(shè)置于基板 300中，其經(jīng)由基板300下表面電性連接該導(dǎo)電墊結(jié)構(gòu)304 ；以及遮光層圖案202，設(shè)置于上 述上蓋層200與上述間隔層圖案204之間，其中上述遮光層202與上述間隔層圖案204可 具有重疊部分d，其最小值可為5 μ m，其最大值可為間隔層圖案204寬度w的二分之一。另 外，上述遮光層圖案202與設(shè)于上述芯片上的感光區(qū)30 之間可具有間隙S，其值可介于 2μπ 至ΙΟΟμ 之間，或可介于5μπ 至40μπ 之間。雖然本發(fā)明已以實(shí)施例披露如上，然而其并非用以限定本發(fā)明，任何熟悉此項(xiàng)技 術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù) 范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，包括芯片，具有基板及導(dǎo)電墊結(jié)構(gòu)，該芯片具有上表面和下表面；上蓋層，覆蓋該芯片的上表面；間隔層，介于該上蓋層與該芯片之間；導(dǎo)電通道，電性連接該導(dǎo)電墊結(jié)構(gòu)；以及遮光層，設(shè)置于該上蓋層與該間隔層之間，其中該遮光層與該間隔層具有重疊部分。
2.如權(quán)利要求1所述的芯片封裝體，其中該基板還包括元件區(qū)，由該間隔層所圍繞。
3.如權(quán)利要求2所述的芯片封裝體，其中該間隔層于該基板與該上蓋層之間形成空 穴，且該遮光層部分延伸至該空穴中。
4.如權(quán)利要求3所述的芯片封裝體，其中該元件區(qū)與該遮光層之間具有水平間距。
5.如權(quán)利要求4所述的芯片封裝體，其中該水平間距介于2μ m至100 μ m之間。
6.如權(quán)利要求4所述的芯片封裝體，其中該水平間距介于5μ m至40 μ m之間。
7.如權(quán)利要求1所述的芯片封裝體，其中該重疊部分的最小值為5μ m。
8.如權(quán)利要求1所述的芯片封裝體，其中該重疊部分的最大值為該間隔層寬度的二分 之一。
9.如權(quán)利要求1所述的芯片封裝體，其中該遮光層包括黑光致抗蝕劑、抗反射涂料或 金屬材料。
10.如權(quán)利要求1所述的芯片封裝體，其中該上蓋層和該間隔層之間還包括粘著層，且 該粘著層覆蓋部分該遮光層。
11.一種芯片封裝體的制造方法，包括下列步驟提供上蓋層及包括至少一芯片的晶片；于該上蓋層上形成遮光層圖案；通過(guò)間隔層粘結(jié)該上蓋層與該晶片上表面，其中該間隔層覆蓋設(shè)置于該芯片上的至少 一導(dǎo)電墊，其中該遮光層圖案與該間隔層具有重疊部分；從該晶片的下表面形成導(dǎo)電通道以電性連接該導(dǎo)電墊；以及實(shí)施切割步驟，以分離該晶片形成封裝后的各該芯片。
12.如權(quán)利要求11所述的芯片封裝體的制造方法，其中該間隔層于該芯片與該上蓋層 之間形成空穴，且該遮光層圖案部分延伸至該空穴中。
13.如權(quán)利要求12所述的芯片封裝體的制造方法，其中該間隔層所圍區(qū)域包括元件 區(qū)，其與該遮光層圖案之間具有水平間距。
14.如權(quán)利要求11所述的芯片封裝體的制造方法，其中該遮光層圖案包括黑光致抗蝕 劑、底層抗反射涂料或金屬材料。
全文摘要
本發(fā)明提供一種芯片封裝體，其包括芯片，具有基板及導(dǎo)電墊結(jié)構(gòu)，芯片還具有上表面和下表面；上蓋層，覆蓋芯片的上表面；間隔層，介于上蓋層與芯片之間；導(dǎo)電通道，電性連接導(dǎo)電墊結(jié)構(gòu)；以及遮光層，設(shè)置于上蓋層與間隔層之間，其中遮光層與間隔層具有重疊部分。
文檔編號(hào)H01L23/50GK102130089SQ201010616859
公開(kāi)日2011年7月20日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者劉滄宇, 林大玄, 許傳進(jìn), 鄭家明 申請(qǐng)人:精材科技股份有限公司