專利名稱：基于soi材料的可抑制埋氧化層界面暗電流的ccd的制作方法
技術領域：
本發(fā)明涉及一種CCD器件，尤其涉及一種基于SOI材料的可抑制埋氧化層界面暗 電流的CXD。
背景技術：
應用在微光環(huán)境下的CXD要求有較高的量子效率，而正照CXD由于正面的多晶硅 電極會吸收入射光而使得其量子效率較低，難以滿足微光環(huán)境使用要求，所以，常通過背面 減薄法來制造背照CCD以提高其量子效率，常用的背面減薄法有機械拋光、化學腐蝕和化 學-機械拋光等方法，最終器件厚度為15微米左右；現有技術中的這些工藝需要專門的設 備，且存在工藝復雜、成品率低、成本高等缺點。通常SOI材料的結構是由SOKSilicon on hsulator，絕緣體上硅)襯底硅層-埋 氧化層-P型頂層硅層組成的三明治結構，中間的埋氧化層非常適合用作化學腐蝕時的自 停止層。所以，基于SOI材料的CCD在采用背面減薄法時具有很好的優(yōu)勢，且成本低、成品 率高、工藝簡單、工藝兼容性好，是背照式CCD的發(fā)展方向之一。但是，采用SOI材料制造的CXD存在上下兩個Si-SiA界面，兩個Si-SiA界面處 的硅原子未能完全與氧原子相結合，存在懸掛鍵而導致界面態(tài)，是產生界面暗電流的原因。 特別是埋氧化層和P型頂層硅層交界處所形成的Si-Si02界面(即下Si-S^2界面)，P型 頂層硅層與埋氧化層之間是由鍵合的方式形成，硅原子與氧原子的結合情況遠遠不及N型 BCCD溝道層和Si02/Si3N4復合柵介質層交界處由熱生長形成的Si-SiA界面(即上Si-SiA 界面)，埋氧化層和P型頂層硅層之間的Si-Si02界面態(tài)密度很大，產生的暗信號也遠遠大 于N型BCXD溝道層和Si02/Si3N4復合柵介質層之間的Si-S^2界面產生的暗信號。所以， 目前的基于SOI材料的CCD暗電流大，遠遠大于基于傳統(tǒng)硅材料的CCD暗電流，尚不能滿足 實際應用。

發(fā)明內容
針對背景技術中的問題，本發(fā)明提出了一種基于SOI材料的可抑制埋氧化層界面 暗電流的CCD，它包括SOI材料層以及附著于SOI材料層上的CCD器件，其中SOI材料層由 順次連接的SOI襯底硅層、埋氧化層和P型頂層硅層組成，P型頂層硅層與CXD器件連接， 其改進在于在埋氧化層和P型頂層硅層之間順次插入N型硅層和P+型硅層，形成結構為 SOI襯底硅層-埋氧化層-N型硅層-P+型硅層-P型頂層硅層的五層結構的SOI材料 層。所述的CXD器件由順次連接的N型BCXD溝道層、Si02/Si3N4復合柵介質層和多晶 硅轉移柵層組成；其中，在N型BCXD溝道層上設置有P+型溝阻。P+型硅層的雜質濃度和P+型硅層的厚度均大于N型硅層的雜質濃度和厚度，且 P+型硅層的雜質濃度和P+型硅層的厚度滿足使N型硅層完全耗盡。本發(fā)明的有益技術效果是采用本發(fā)明結構所制作出的基于SOI材料的CCD，可以
3抑制SOI材料層中的埋氧化層的界面暗電流。


圖1、常規(guī)的采用SOI材料制作出的CXD結構示意圖2、本發(fā)明的基于SOI材料的可抑制埋氧化層界面暗電流的CCD結構示意圖； 圖3、圖2所示結構的A-A剖視圖4、常規(guī)的采用SOI材料制作出的CCD的暗電流來源示意圖； 圖5、本發(fā)明的基于SOI材料的可抑制埋氧化層界面暗電流的CCD的暗電流來源示意
圖6、常規(guī)的采用SOI材料制作出的CCD的電勢圖7、本發(fā)明的基于SOI材料的可抑制埋氧化層界面暗電流的CCD的電勢圖。圖中SOI襯底硅層1、埋氧化層2、N型硅層3、P+型硅層4、P型頂層硅層5、N型 BCCD溝道層6、P+型溝阻7、Si02/Si3N4復合柵介質層8、多晶硅轉移柵9、勢阱10、上Si-SW2 界面11，下Si-SW2界面12，內建電場13。
具體實施例方式參見圖1，現有的基于SOI材料的CXD結構為它包括SOI材料層以及附著于SOI 材料層上的CXD器件，其中SOI材料層由順次連接的SOI襯底硅層1、埋氧化層2和P型頂 層硅層5組成，P型頂層硅層5與CXD器件連接；SOI襯底硅層1起支撐作用，維持硅片機 械強度，埋氧化層2在基于SOI材料的背照式CCD制造過程中起腐蝕自停止作用。其中的 CXD器件的結構為它由順次連接的N型BCXD溝道層6、Si02/Si3N4復合柵介質層8和多晶 硅轉移柵層9組成；其中，在N型BCXD溝道層6上設置有P+型溝阻7。參見圖2，本發(fā)明的基于SOI材料的可抑制埋氧化層界面暗電流的CCD結構為它 在現有的基于SOI材料的CXD的結構基礎上，在埋氧化層2和P型頂層硅層5之間順次插 入N型硅層3和P+型硅層4，形成結構為SOI襯底硅層1-埋氧化層2- N型硅層3- P+型 硅層4- P型頂層硅層5的五層結構的SOI材料層(相較而言，現有的SOI材料層為三層結 構)。本發(fā)明結構中的CCD器件上的多晶硅轉移柵9由按傳統(tǒng)工藝方法制作的三次多晶 硅組成，形成CXD的三個轉移相？？1、？竹和？ 3，多晶硅之間的絕緣依賴于多晶硅上生長的
熱氧化層。在器件內，存在由熱生長氧化層形成的上Si-SiO2界面11 (N型BCXD溝道層6 和Si02/Si3N4復合柵介質層8交界處)和在埋氧化層2與P型頂層硅層5交界處形成的下 Si-SiO2界面12兩個界面；在兩個Si-S^2界面處，由于半導體晶格的周期性中斷，硅原子 的4個價鍵未能全部與氧原子相結合，存在懸掛鍵。而該懸掛鍵能只有一個電子，既能較容 易地釋放到硅體內，也能從硅體內接受電子，這也就是界面態(tài)。所以，界面態(tài)可以起施主作 用，即向體內供給電子；也可以起受主作用，即從體內接受電子，這就是說界面態(tài)起著復合 中心的作用。當CCD處于空阱積分狀態(tài)時，界面態(tài)向體內發(fā)射電子，形成界面暗電流，當CCD 處于滿阱轉移狀態(tài)時，界面態(tài)從體內吸收電子影響轉移效率。CCD有兩個主要的暗電流來源，耗盡層體暗電流和表面暗電流，它們可分別用式(1)和式(2)來表示 —桃+0
1 H￡P、丄/
^^HJCP
⑵
2
一般地，若常規(guī)硅基CXD的柵介質界面(可等效為本發(fā)明內容中所述的上Si-SiO2界面 11)態(tài)密度Nss為IX 101(lCm_2，此時，器件的表面暗電流Is是耗盡層體暗電流^iep的50倍。 而基于SOI材料制作的CCD的下Si-S^2界面12常由鍵合方式形成，該界面處的界面態(tài)密 度遠遠大于上Si-SiO2界面11的界面態(tài)密度，至少為IX IO11CnT2，則下Si-SiO2界面12所 產生的表面暗電流遠遠大于上Si-SiA界面11所產生的表面暗電流，前者約為后者的2 10倍，這受器件耗盡層邊緣與埋氧化層2之間的距離的影響?，F有的基于SOI材料的CXD器件，當向多晶硅轉移柵9施加高電壓時，比如10V，在 多晶硅轉移柵9下形成如圖4所示的勢阱10，此時器件內的電勢分布如圖6所示。此時，上 Si-SiO2界面11產生的電子在N型BCXD溝道層6和P型頂層硅層5形成的電場作用下向 硅體內運動，被收集勢阱10內。埋氧化層2上的下Si-SiO2界面12產生的電子雖然不會 直接受到電場作用向勢阱10運動，但也會因擴散作用而運動到耗盡區(qū)邊緣，從而被電場收 集到勢阱10內，貢獻為器件暗電流。對于本發(fā)明結構的基于SOI材料的可抑制埋氧化層界面暗電流的CCD而言，當向 多晶硅轉移柵9施加高電壓時，比如10V，在多晶硅轉移柵9下形成如圖5所示的勢阱10， 此時器件內的電勢分布如圖7所示。由于在埋氧化層2和P型頂層硅層5之間有一層N型 硅層3和一層P+型硅層4，N型硅層3與P+型硅層4形成從埋氧化層2指向P型頂層硅層 5的內建電場13，當埋氧化層2處的下Si-S^2界面12產生的電子向耗盡區(qū)方向擴散時， 電子在內建電場13的作用下會回到埋氧化層2附近而不能靠近耗盡區(qū)邊緣，從而不被勢阱 10收集。若N型硅層3未能完全耗盡且P+型硅層4雜質濃度較小，下Si-SiA界面12的熱 產生的電子可能會越過內建電場13的勢壘朝勢阱10擴散，不僅起不到降低暗電流的作用， 還會在CXD成像時引起拖影、轉移效率不好等現象。所以，必須選擇合適的N型硅層3和P+ 型硅層4的厚度和雜質濃度，其參數確定的原則為P+型硅層4的雜質濃度和P+型硅層4 的厚度均大于N型硅層3的雜質濃度和厚度，且P+型硅層的雜質濃度和P+型硅層的厚度 滿足使N型硅層3完全耗盡。實施例工藝制作完成后的P+型硅層4的雜質濃度為5 X IO1W3,其厚度為2 μ m ； N型硅層3的雜質濃度為5 X 1015cm_3，其厚度為0.3 μ m，此時，內建電場13的電場強度為 3. 18X104V/cm,內建勢壘高度為0. 7V，N型硅層3被完全耗盡，滿足阻擋埋氧化層2處的下 Si-SiO2界面12產生的電子朝耗盡區(qū)方向擴散運動的要求。P+型硅層4除了起著與N型硅層3形成內建電場13的作用外，還起著地的作用， 抽走器件工作時產生的空穴和中和不需要的光電子。此外，當本發(fā)明結構的CCD被用于制 作背照式CXD時，器件背面的SOI襯底硅層1、埋氧化層2和N型硅層3都被化學腐蝕法去 除，剩下的P+型硅層4與P型頂層硅層5形成內建電場13，引導表面產生的光電子向體內 運動而提高量子效率。
5
N型硅層3與P+型硅層4形成的內建電場13有效抑制了埋氧化層2處的下 Si-SiO2界面12產生的電子朝耗盡區(qū)方向擴散運動，使得基于SOI材料的CCD只能收集到 Si02/Si3N4復合柵介質層8 (也叫柵介質)處的上Si-S^2界面U產生的電子，從而抑制了 埋氧化層2處的下Si-SiA界面12產生的暗電流，使暗電流得到有效降低。對基于SOI材料制作的CXD來說，面臨著柵介質處和埋氧化層2處的兩個Si-S^2 界面，特別是埋氧化層2處的下Si-SiA界面12是基于SOI材料CCD的暗電流的主要來源。 本發(fā)明有效地抑制了埋氧化層2處的下Si-S^2界面暗電流，相比現有技術，本發(fā)明結構的 CCD具有更低的暗電流特性。
權利要求
1.一種基于SOI材料的可抑制埋氧化層界面暗電流的CCD，它包括SOI材料層以及附 著于SOI材料層上的CXD器件，其中SOI材料層由順次連接的SOI襯底硅層(1)、埋氧化層 (2)和P型頂層硅層(5)組成，P型頂層硅層(5)與CXD器件連接，其特征在于在埋氧化層 (2 )和P型頂層硅層(5 )之間順次插入N型硅層(3 )和P+型硅層(4 )，形成結構為SOI襯底 硅層(1)-埋氧化層(2)- N型硅層(3)- P+型硅層(4)- P型頂層硅層(5)的五層結構的 SOI材料層。
2.根據權利要求1所述的基于SOI材料的可抑制埋氧化層界面暗電流的CCD，其特征 在于所述CXD器件由順次連接的N型BCXD溝道層(6)、Si02/Si3N4復合柵介質層(8)和多 晶硅轉移柵層(9)組成；其中，在N型BCXD溝道層(6)上設置有P+型溝阻(7)。
3.根據權利要求1所述的基于SOI材料的可抑制埋氧化層界面暗電流的CCD，其特征 在于P+型硅層(4)的雜質濃度和P+型硅層(4)的厚度均大于N型硅層(3)的雜質濃度和 厚度，且P+型硅層的雜質濃度和P+型硅層的厚度滿足使N型硅層(3)完全耗盡。
全文摘要
本發(fā)明公開了一種基于SOI材料的可抑制埋氧化層界面暗電流的CCD，其中SOI材料層由順次連接的SOI襯底硅層、埋氧化層和P型頂層硅層組成，P型頂層硅層與CCD器件連接，其改進在于在埋氧化層和P型頂層硅層之間順次插入N型硅層和P+型硅層，形成結構為SOI襯底硅層-埋氧化層-N型硅層-P+型硅層-P型頂層硅層的五層結構的SOI材料層。本發(fā)明的有益技術效果是采用本發(fā)明結構所制作出的基于SOI材料的CCD，可以抑制SOI材料層中的埋氧化層的界面暗電流。
文檔編號H01L21/762GK102064181SQ20101057317
公開日2011年5月18日 申請日期2010年12月3日 優(yōu)先權日2010年12月3日
發(fā)明者雷仁方 申請人:中國電子科技集團公司第四十四研究所